JPH0433137B2 - - Google Patents
Info
- Publication number
- JPH0433137B2 JPH0433137B2 JP59182683A JP18268384A JPH0433137B2 JP H0433137 B2 JPH0433137 B2 JP H0433137B2 JP 59182683 A JP59182683 A JP 59182683A JP 18268384 A JP18268384 A JP 18268384A JP H0433137 B2 JPH0433137 B2 JP H0433137B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat dissipation
- chips
- wiring board
- dissipation cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度集積回路パツケージに関するも
ので、特に、複数個のLSIチツプを高密度に搭載
可能で、かつ放熱特性の良好なマルチチツプ集積
回路パツケージに関するものである。
ので、特に、複数個のLSIチツプを高密度に搭載
可能で、かつ放熱特性の良好なマルチチツプ集積
回路パツケージに関するものである。
近年のコンピユータは、高性能化、高密度化に
向つて著しい改善がなされている。これは主とし
てICチツプの高集積化技術の進歩に負うところ
が大きく、高速論理ICチツプの集積度は数年前
には数百ゲート／チツプであつたものが、最近で
は100〜2000ゲート／チツプのものまで実用化さ
れるに至つている。
向つて著しい改善がなされている。これは主とし
てICチツプの高集積化技術の進歩に負うところ
が大きく、高速論理ICチツプの集積度は数年前
には数百ゲート／チツプであつたものが、最近で
は100〜2000ゲート／チツプのものまで実用化さ
れるに至つている。
ICチツプの高集積化は、シリコン基板上に能
動素子や受動素子を高密度に形成し、かつ、これ
らの素子間を微細な配線で結合できる微細加工技
術の発展とともに、これらの素子の形成プロセス
技術の改良によるゲートあたり消費電力の低減に
よつて達成されていると言える。しかしながら、
このような高集積化の実現に伴い高速度論理IC
チツプあたりの消費電力は、従来に比べむしろ上
昇する傾向にある。この理由は、ゲート回路の高
密度化により、ゲート回路間の接続配線長を可能
な限り短縮して配線によつて消耗する信号伝搬ス
ピード及び駆動エネルギーを最小にとどめようと
する設計技術者の当然の試みの結果として、１チ
ツプ内にできるだけ多くのゲート回路をつめこん
だことにより、１チツプあたりの合計消費電力は
むしろ従来よりも上昇することによるものであ
る。従つて、これらのICチツプを実装するパツ
ケージ構造においては、高電力のICチツプが発
生する熱をいかに効果的に放散させるかが重要な
技術課題となる。このような技術の一例は米国特
許第221104号（日本国公開公報特開昭57−134953
号）においてみることができる。すなわち、この
文献の第１図に示すようにICチツプ１６の発生
する熱をフアイバーガラスと熱硬化性プラスチツ
ク樹脂からなるプリフオーム１４を介してヒート
シンク４２に効率的に伝達し、放散する方法であ
る。
動素子や受動素子を高密度に形成し、かつ、これ
らの素子間を微細な配線で結合できる微細加工技
術の発展とともに、これらの素子の形成プロセス
技術の改良によるゲートあたり消費電力の低減に
よつて達成されていると言える。しかしながら、
このような高集積化の実現に伴い高速度論理IC
チツプあたりの消費電力は、従来に比べむしろ上
昇する傾向にある。この理由は、ゲート回路の高
密度化により、ゲート回路間の接続配線長を可能
な限り短縮して配線によつて消耗する信号伝搬ス
ピード及び駆動エネルギーを最小にとどめようと
する設計技術者の当然の試みの結果として、１チ
ツプ内にできるだけ多くのゲート回路をつめこん
だことにより、１チツプあたりの合計消費電力は
むしろ従来よりも上昇することによるものであ
る。従つて、これらのICチツプを実装するパツ
ケージ構造においては、高電力のICチツプが発
生する熱をいかに効果的に放散させるかが重要な
技術課題となる。このような技術の一例は米国特
許第221104号（日本国公開公報特開昭57−134953
号）においてみることができる。すなわち、この
文献の第１図に示すようにICチツプ１６の発生
する熱をフアイバーガラスと熱硬化性プラスチツ
ク樹脂からなるプリフオーム１４を介してヒート
シンク４２に効率的に伝達し、放散する方法であ
る。
しかしながら、このようなプラスチツク樹脂の
熱伝導特性は0.005W／インチ・℃のオーダであ
り、無機材料に比べると１桁悪い。例えば、アル
ミナのような金属酸化物の熱伝導率は0.7W／イ
ンチ・℃のオーダであり、銅の如き金属の場合は
10W／インチ・℃のオーダである。また上記引用
文献の第１図に示すようにICチツプ１６を基板
１２に固着すると同時に熱放散もはかろうとする
目的のため絶縁性が高く、かつ、機械的ストレス
を吸収できる高分子材料を使用しているものと思
われる。しかし、このような構造の場合、プラス
チツク樹脂の熱伝導特性によつてICチツプの冷
却能力の限界が決定されることになり、より高消
費電力すなわち高発熱のICチツプを搭載するこ
とが困難となる。
熱伝導特性は0.005W／インチ・℃のオーダであ
り、無機材料に比べると１桁悪い。例えば、アル
ミナのような金属酸化物の熱伝導率は0.7W／イ
ンチ・℃のオーダであり、銅の如き金属の場合は
10W／インチ・℃のオーダである。また上記引用
文献の第１図に示すようにICチツプ１６を基板
１２に固着すると同時に熱放散もはかろうとする
目的のため絶縁性が高く、かつ、機械的ストレス
を吸収できる高分子材料を使用しているものと思
われる。しかし、このような構造の場合、プラス
チツク樹脂の熱伝導特性によつてICチツプの冷
却能力の限界が決定されることになり、より高消
費電力すなわち高発熱のICチツプを搭載するこ
とが困難となる。
本発明の目的は、ICチツプとヒートシンクと
の間の放熱経路の熱抵抗を最小とするために、
ICチツプを直接、高熱伝導性接着剤を用いて放
熱板に固着することによりＩチツプからヒートシ
ンクまでの熱伝導特性を向上させ、かつ、ICチ
ツプの搭載された配線基板と放熱板との間の温度
差による熱伸縮の機械的ストレスをも緩和させる
ことができるマルチチツプ集積回路パツケージを
提供することにある。
の間の放熱経路の熱抵抗を最小とするために、
ICチツプを直接、高熱伝導性接着剤を用いて放
熱板に固着することによりＩチツプからヒートシ
ンクまでの熱伝導特性を向上させ、かつ、ICチ
ツプの搭載された配線基板と放熱板との間の温度
差による熱伸縮の機械的ストレスをも緩和させる
ことができるマルチチツプ集積回路パツケージを
提供することにある。
本発明のマルチチツプ集積回路パツケージは、
配線基板と、前記配線基板上にリード接続された
複数個のICチツプと、これらのICチツプを覆う
ように前記配線基板に取り付けられた放熱カバー
と、前記放熱カバーに取り付けられたヒートシン
クとを有し、前記ICチツプの各々と前記配線基
板との間には、弾力性を有する樹脂材料が挿入さ
れ、かつ、前記複数個のICチツプの本体の各々
は、前記放熱カバーの内面に熱伝導性ダイ接着剤
によつて一括的にダイボンデイングされた構造と
なつている。
配線基板と、前記配線基板上にリード接続された
複数個のICチツプと、これらのICチツプを覆う
ように前記配線基板に取り付けられた放熱カバー
と、前記放熱カバーに取り付けられたヒートシン
クとを有し、前記ICチツプの各々と前記配線基
板との間には、弾力性を有する樹脂材料が挿入さ
れ、かつ、前記複数個のICチツプの本体の各々
は、前記放熱カバーの内面に熱伝導性ダイ接着剤
によつて一括的にダイボンデイングされた構造と
なつている。
次に、本発明の実施例について、図面を参照し
て説明する。
て説明する。
本発明の実施例を示す第１図において、１は配
線基板、２はICチツプ、３はダイ接着剤、４は
放熱カバー、５はヒートシンク、６はICリード、
７はボンデイングパツド、８は入出力端子、９は
シリコンラバーである。
線基板、２はICチツプ、３はダイ接着剤、４は
放熱カバー、５はヒートシンク、６はICリード、
７はボンデイングパツド、８は入出力端子、９は
シリコンラバーである。
第２図は第１図のテープ・オートメイテツド・
ボンデイング（Tape Automated Bonding：以
下、TABと略称する）形式のICチツプ２の回路
面を示しており、第３図は前記TAB ICチツプ２
の側面を示しており、第４図は前記TAB ICチツ
プ２の実装状態を示している。
ボンデイング（Tape Automated Bonding：以
下、TABと略称する）形式のICチツプ２の回路
面を示しており、第３図は前記TAB ICチツプ２
の側面を示しており、第４図は前記TAB ICチツ
プ２の実装状態を示している。
第１図〜第４図を参照して、配線基板１は、例
えばProceedings 1980 30th Electronic
Components Conference p283〜p285にＡ
Multi−Layer Ceramic，Multi−Chip Module
と題して掲載された論文中の284ページに
MULTI−LAYER CERAMIC
TECHNOLOGYと題して説明されているような
アルミナグリーンシートを積層し焼成してなる積
層セラミツク基板であり、同様に入出力端子８は
同文献の284ページFIGURE5で示されている如
く、基板のテストの後（SUBSTRATE
ELECT.TEST）ろう付け（PIN BRAZE）され
てなるものである。
えばProceedings 1980 30th Electronic
Components Conference p283〜p285にＡ
Multi−Layer Ceramic，Multi−Chip Module
と題して掲載された論文中の284ページに
MULTI−LAYER CERAMIC
TECHNOLOGYと題して説明されているような
アルミナグリーンシートを積層し焼成してなる積
層セラミツク基板であり、同様に入出力端子８は
同文献の284ページFIGURE5で示されている如
く、基板のテストの後（SUBSTRATE
ELECT.TEST）ろう付け（PIN BRAZE）され
てなるものである。
ICチツプ２はその回路面にシリコンラバー９
をはさみこんで前記基板１の表面に固定されてい
る。シリコンラバー９が用いられている主な理由
はその弾力性によつてICチツプ２が受ける押え
方向のストレスを緩衝するためであり、かつ前記
ICチツプ２のリード６を前記基板１イにボンデ
イングするときICチツプ２を固定するためのも
のでもある。
をはさみこんで前記基板１の表面に固定されてい
る。シリコンラバー９が用いられている主な理由
はその弾力性によつてICチツプ２が受ける押え
方向のストレスを緩衝するためであり、かつ前記
ICチツプ２のリード６を前記基板１イにボンデ
イングするときICチツプ２を固定するためのも
のでもある。
放熱カバー４はその内側に前記基板１上の複数
個のICチツプ２のダイが接着されるように基板
１上に取りつけられている。ICチツプ２の各々
と放熱カバー４との接着にはダイ接着剤３が用い
られている。ダイ接着剤３は可能な限り熱伝導特
性の良好なものが好ましく、本発明の実施例では
錫−鉛共晶半田が用いられている。
個のICチツプ２のダイが接着されるように基板
１上に取りつけられている。ICチツプ２の各々
と放熱カバー４との接着にはダイ接着剤３が用い
られている。ダイ接着剤３は可能な限り熱伝導特
性の良好なものが好ましく、本発明の実施例では
錫−鉛共晶半田が用いられている。
ヒートシンク５は放熱カバー４の上に接着され
ICチツプ２の発生した熱を効率よく放散する。
ICチツプ２の発生した熱を効率よく放散する。
以上説明したように本発明は、配線基板１、
TAB ICチツプ２、シリコンラバー９、ダイ接着
剤３、放熱カバー４、ヒートシンク５から構成さ
れ、放熱特性の良好なマルチチツプ集積回路パツ
ケージを提供するものであるが、このような良好
な放熱特性を実現するために上記本発明を構成す
る各々の部品の一つ一つは極めて重要な役割を果
している。以下にその役割と、これによつて得ら
れる良好な放熱特性について詳細に説明する。
TAB ICチツプ２、シリコンラバー９、ダイ接着
剤３、放熱カバー４、ヒートシンク５から構成さ
れ、放熱特性の良好なマルチチツプ集積回路パツ
ケージを提供するものであるが、このような良好
な放熱特性を実現するために上記本発明を構成す
る各々の部品の一つ一つは極めて重要な役割を果
している。以下にその役割と、これによつて得ら
れる良好な放熱特性について詳細に説明する。
良好な放熱特性を得るためには、ICチツプ２
からヒートシンク５に至る熱伝導経路において、
可能な限り熱伝導特性の良好な材料を使用し、か
つ、熱伝導特性を疎外するような構造をさけるこ
とが望ましいことは言うまでもない。
からヒートシンク５に至る熱伝導経路において、
可能な限り熱伝導特性の良好な材料を使用し、か
つ、熱伝導特性を疎外するような構造をさけるこ
とが望ましいことは言うまでもない。
また一方、特に本発明の如きマルチチツプパツ
ケージ構造においては、ICチツプを配線基板上
に高密度に実装するためにはICチツプ各各に個
別にヒートシンクを取りつけるよりも、一括して
取りつけた方が好ましいことも明らかである。本
発明を構成する各要素はいずれも上記要求条件を
満し、秀でた熱伝導特性を実現するために選ばれ
た最適なものである。
ケージ構造においては、ICチツプを配線基板上
に高密度に実装するためにはICチツプ各各に個
別にヒートシンクを取りつけるよりも、一括して
取りつけた方が好ましいことも明らかである。本
発明を構成する各要素はいずれも上記要求条件を
満し、秀でた熱伝導特性を実現するために選ばれ
た最適なものである。
すなわち、放熱カバー４は配線基板１上の全て
のICチツプ２を覆うように配線基板１に取りつ
けられており、かつ、その内部に各々のICチツ
プ２のダイがダイ接着剤３によつて固定されてい
るが、この場合、基板１上において配列された少
しずつ高さにバラツキのある複数個のICチツプ
を均一に放熱カバー４の内面に接着する必要があ
る。１個のICでも放熱カバーへの接着が十分で
ないと十分な熱経路が形成されず、そのチツプの
み放熱が不十分となつてしまうからである。
のICチツプ２を覆うように配線基板１に取りつ
けられており、かつ、その内部に各々のICチツ
プ２のダイがダイ接着剤３によつて固定されてい
るが、この場合、基板１上において配列された少
しずつ高さにバラツキのある複数個のICチツプ
を均一に放熱カバー４の内面に接着する必要があ
る。１個のICでも放熱カバーへの接着が十分で
ないと十分な熱経路が形成されず、そのチツプの
み放熱が不十分となつてしまうからである。
シリコンラバー９は、この問題を解決するため
に用いられている。即ち第４図に示す如く、シリ
コンラバー９はICチツプ２と基板１との間には
さみこまれ、その弾力性によつてICチツプが放
熱カバー４によつてダイ接着時に押え込まれても
過大なストレスが加わることによるICチツプの
破壊を防止する。従つて上記の如く放熱カバー４
の取付時にはある程度の圧力をかけてICチツプ
２を押え込むことにより基板上の全てのICチツ
プを放熱カバーの内面に均一に接触させ、接着す
ることができる。
に用いられている。即ち第４図に示す如く、シリ
コンラバー９はICチツプ２と基板１との間には
さみこまれ、その弾力性によつてICチツプが放
熱カバー４によつてダイ接着時に押え込まれても
過大なストレスが加わることによるICチツプの
破壊を防止する。従つて上記の如く放熱カバー４
の取付時にはある程度の圧力をかけてICチツプ
２を押え込むことにより基板上の全てのICチツ
プを放熱カバーの内面に均一に接触させ、接着す
ることができる。
ICチツプ２には周知のTABチツプが用いられ
ている。TABチツプは第２図及び第３図に示す
如く、ICチツプ単体の状態でテープ状のリード
６が取りつけられている構造となつている。従つ
て基板１上にリードボンデイングするときに第３
図に示す如く、リード６の折り曲げ整形を施して
おけばICチツプ本体の上下方向の移動に対して
もリード切れをおこすことがなく追従でき、前述
の如くシリコンラバー９をクツシヨンとしてIC
チツプが押え込まれてもリードが接着された基板
１上のボンデイングパツド７との間で断線を起す
こともない。
ている。TABチツプは第２図及び第３図に示す
如く、ICチツプ単体の状態でテープ状のリード
６が取りつけられている構造となつている。従つ
て基板１上にリードボンデイングするときに第３
図に示す如く、リード６の折り曲げ整形を施して
おけばICチツプ本体の上下方向の移動に対して
もリード切れをおこすことがなく追従でき、前述
の如くシリコンラバー９をクツシヨンとしてIC
チツプが押え込まれてもリードが接着された基板
１上のボンデイングパツド７との間で断線を起す
こともない。
ダイ接着剤には前述の都く、熱伝導性の良好な
金属接着剤が用いられICチツプ２と放熱カバー
４との間の良好な熱伝導経路を形成している。
金属接着剤が用いられICチツプ２と放熱カバー
４との間の良好な熱伝導経路を形成している。
ICチツプ２にTABチツプを使用する他の利点
は、放熱カバー４と配線基板との温度差により両
者の熱膨張量が異なり、このためICチツプ２の
リード６が受けるストレスに対する耐性である。
すなわち、放熱カバー４にはICチツプ２の本体
が接着されるためICチツプの発生する熱により
温度が上昇するが、基板１はICチツプリード６
のみが接着されているのみであるから温度は上昇
せず、従つて例え放熱カバー４と基板１に同じ材
料を用いたとしても熱膨張量が異なり各々のIC
チツプ２は主として横方向の位置ずれを起すが、
第３図の如く、ICリード６が折り曲げ整形され
ていれば、上記程度の位置ずれに対しては基板上
のボンデイングパツド７との間でリード断線を起
すことはない。
は、放熱カバー４と配線基板との温度差により両
者の熱膨張量が異なり、このためICチツプ２の
リード６が受けるストレスに対する耐性である。
すなわち、放熱カバー４にはICチツプ２の本体
が接着されるためICチツプの発生する熱により
温度が上昇するが、基板１はICチツプリード６
のみが接着されているのみであるから温度は上昇
せず、従つて例え放熱カバー４と基板１に同じ材
料を用いたとしても熱膨張量が異なり各々のIC
チツプ２は主として横方向の位置ずれを起すが、
第３図の如く、ICリード６が折り曲げ整形され
ていれば、上記程度の位置ずれに対しては基板上
のボンデイングパツド７との間でリード断線を起
すことはない。
このことは、さらにリードの整形量を加減すれ
ば、かなりの程度の位置ずれに対しても追従でき
ることを示唆し、従つて放熱カバー４の材質選択
においてより良好な熱伝導性の材料を追求できる
可能性を与えてくれるものである。
ば、かなりの程度の位置ずれに対しても追従でき
ることを示唆し、従つて放熱カバー４の材質選択
においてより良好な熱伝導性の材料を追求できる
可能性を与えてくれるものである。
本発明は以上説明したように、マルチチツプ集
積回路パツケージにおいて、TAB ICチツプ、シ
リコンラバー、金属性ダイ接着剤、放熱カバーと
から成る構造とすることにより、極めて放熱特性
の良好で、かつ、高密度なマルチチツプ集積回路
パツケージを実現できるという効果がある。
積回路パツケージにおいて、TAB ICチツプ、シ
リコンラバー、金属性ダイ接着剤、放熱カバーと
から成る構造とすることにより、極めて放熱特性
の良好で、かつ、高密度なマルチチツプ集積回路
パツケージを実現できるという効果がある。
第１図は本発明の一実施例を示す断面図、第２
図及び第３図は第１図に示したICチツプの詳細
を示す平面図及び正面図、第４図は第１図で示し
たICチツプの実装状態の詳細を示す斜視図であ
る。 １……配線基板、２……TAB ICチツプ、３…
…ダイ接着剤、４……放熱カバー、５……ヒート
シンク、９……シリコンラバー。
図及び第３図は第１図に示したICチツプの詳細
を示す平面図及び正面図、第４図は第１図で示し
たICチツプの実装状態の詳細を示す斜視図であ
る。 １……配線基板、２……TAB ICチツプ、３…
…ダイ接着剤、４……放熱カバー、５……ヒート
シンク、９……シリコンラバー。
Claims (1)
- １ 配線基板と、前記配線基板上にフエースダウ
ンの状態でリード接続された複数個のテープ・オ
ートメイテツド・ボンデイング形式のICチツプ
と、前記配線基板上で、前記複数個のICチツプ
を覆うように取りつけられた放熱カバーと、前記
放熱カバー上に固着したヒートシンクとを有し、
前記ICチツプと前記配線基板との間に弾力性を
有する樹脂材料を挿入しかつ前記複数個のICチ
ツプ本体が熱伝導性の良好なダイ接着剤によつて
前記放熱カバーの内側に一括してダイ接着された
ことを特徴とするマルチチツプ集積回路パツケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182683A JPS6161449A (ja) | 1984-09-03 | 1984-09-03 | マルチチップ集積回路パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182683A JPS6161449A (ja) | 1984-09-03 | 1984-09-03 | マルチチップ集積回路パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6161449A JPS6161449A (ja) | 1986-03-29 |
| JPH0433137B2 true JPH0433137B2 (ja) | 1992-06-02 |
Family
ID=16122606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182683A Granted JPS6161449A (ja) | 1984-09-03 | 1984-09-03 | マルチチップ集積回路パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161449A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184211A (en) * | 1988-03-01 | 1993-02-02 | Digital Equipment Corporation | Apparatus for packaging and cooling integrated circuit chips |
| JP2923884B2 (ja) | 1997-05-13 | 1999-07-26 | 日本電気株式会社 | 光送受信装置 |
| DE19832710A1 (de) * | 1998-07-14 | 2000-01-27 | Siemens Ag | Elektrooptische Baugruppe |
| JP4672902B2 (ja) * | 2001-05-11 | 2011-04-20 | 株式会社三社電機製作所 | 電力用半導体モジュール |
| JP5846824B2 (ja) * | 2011-09-26 | 2016-01-20 | ダイヤモンド電機株式会社 | 電動パワーステアリングコントロールユニット |
| JP5686127B2 (ja) * | 2012-11-16 | 2015-03-18 | 日立金属株式会社 | 信号伝送装置 |
| CN109860131A (zh) * | 2019-03-22 | 2019-06-07 | 西安微电子技术研究所 | 一种具有内散热装置的系统级封装结构 |
-
1984
- 1984-09-03 JP JP59182683A patent/JPS6161449A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6161449A (ja) | 1986-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1229155A (en) | High density lsi package for logic circuits | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP2548602B2 (ja) | 半導体実装モジュール | |
| KR20020079477A (ko) | 다중소자모듈 형태의 반도체 장치 | |
| US7561436B2 (en) | Circuit assembly with surface-mount IC package and heat sink | |
| JPH0433137B2 (ja) | ||
| TW200423348A (en) | Semiconductor package with heatsink | |
| JP2958380B2 (ja) | 半導体装置 | |
| JPS6250981B2 (ja) | ||
| JP2002176135A (ja) | 積層型の半導体装置とその製造方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JP2007281201A (ja) | 半導体装置 | |
| JPH07202120A (ja) | 高放熱型メモリおよび高放熱型メモリモジュール | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH0326543B2 (ja) | ||
| TW541673B (en) | Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| US20020050378A1 (en) | Double-layered multiple chip module package | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| KR20050031599A (ko) | 열 매개 물질을 갖는 반도체 패키지 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPS6136961A (ja) | マルチチツプ集積回路パツケ−ジ | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPS6217871B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |