JPH0434817B2 - - Google Patents
Info
- Publication number
- JPH0434817B2 JPH0434817B2 JP59260295A JP26029584A JPH0434817B2 JP H0434817 B2 JPH0434817 B2 JP H0434817B2 JP 59260295 A JP59260295 A JP 59260295A JP 26029584 A JP26029584 A JP 26029584A JP H0434817 B2 JPH0434817 B2 JP H0434817B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- silicon
- aqueous solution
- alkaline aqueous
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
イ 「発明の目的」
〔産業上の利用分野〕
本発明は、半導体のシリコン単結晶を微細に加
工する方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION A. Object of the Invention [Field of Industrial Application] The present invention relates to a method for finely processing a semiconductor silicon single crystal.
従来、シリコン単結晶を微細に加工する方法と
しては、次のような方法がとられていた。
Conventionally, the following methods have been used to finely process silicon single crystals.
アルカリ水溶液による結晶異方性を利用した
方法。 A method that utilizes crystal anisotropy with an alkaline aqueous solution.
この加工方法は、次の通りである。シリコン
半導体の結晶は、ダイヤモンド形の結晶構造を
有し、多数の方向の結晶面が存在する。そし
て、この異なつた向きの結晶面は、その面ごと
にアルカリ水溶液によるエツチング特性が異な
つている。の加工方法は、このことを利用す
る方法である。 This processing method is as follows. A silicon semiconductor crystal has a diamond-shaped crystal structure and has crystal planes in many directions. These crystal planes with different orientations have different etching characteristics with an alkaline aqueous solution. The processing method takes advantage of this fact.
ボロン(B)をシリコンに拡散させ、1020／cm3以
上の高濃度部分と拡散していない部分とは、ア
ルカリ水溶液に対するエツチ・レートが異な
る。この差を利用した方法。 When boron (B) is diffused into silicon, the etch rate with respect to an alkaline aqueous solution is different between a high concentration area of 10 20 /cm 3 or more and a non-diffused area. A method that takes advantage of this difference.
エチレン・デイアミン・ピロカテコール
（EDP）又は水酸化カリウム（KOH）水溶液
中に白金（Pt）電極を設け、シリコンのＰ形
又はｎ形のいづれかに対して、＋0.5〜0.6vを加
えることにより、エツチングの選択性をもたせ
る方法。 By installing a platinum (Pt) electrode in an aqueous solution of ethylene diamine pyrocatechol (EDP) or potassium hydroxide (KOH) and adding +0.5 to 0.6 V to either P-type or N-type silicon. , a method for providing etching selectivity.
しかし、以上のような手段は次の問題点を有し
ている。
However, the above-mentioned means have the following problems.
の方法は、結晶面の特定な面のみしか、選択
することができないので、シリコン単結晶を任意
に微細加工する方法としては、不適切である。 This method is inappropriate as a method for arbitrarily microfabrication of a silicon single crystal because only a specific crystal plane can be selected.
の方法は、ボロンを1020／cm3以上に拡散する
と、その部分に歪みが発生し、また熱膨脹係数も
変化する等の欠点がある。 This method has drawbacks such as when boron is diffused to a density of 10 20 /cm 3 or more, distortion occurs in the region and the coefficient of thermal expansion changes.
の方法は、実験してみると、電圧０，５〜
０，6vでは、エツチ・ストツプにならず、エツ
チングが不安定である。また、選択性も、pn接
合部に限定されている等の欠点がある。 When experimenting, this method shows that the voltage is 0.5~
At 0.6V, etching does not stop and etching is unstable. Furthermore, there are drawbacks such as selectivity being limited to the pn junction.
本発明の目的は、シリコンの選択エツチングの
自由度を大幅に広げて、複雑で精密な微細加工を
行なうことができる方法を抵抗することである。 It is an object of the present invention to significantly increase the flexibility of selective etching of silicon to resist methods that allow complex and precise microfabrication.
ロ 「発明の構成」
〔問題点を解決するための手段〕
出願人は実験により、不動態電位が、シリコン
の不純物濃度より変化することを突止めた。この
現像を利用し、シリコンの不純物濃度の高い部分
と、低い部分とを選択してエツチングするように
したものである。B "Structure of the invention" [Means for solving the problem] Through experiments, the applicant found that the passive potential changes depending on the impurity concentration of silicon. This development is used to selectively etch areas of silicon with a high impurity concentration and areas with a low impurity concentration.
以下、図面を用いて、本発明に係る半導体の微
細加工法の動作を説明する。
The operation of the semiconductor microfabrication method according to the present invention will be described below with reference to the drawings.
第１図は、本発明を実施した例を示した図であ
る。同図において、１は容器、２はこの容器１に
注がれたアルカリ水溶液である。このアルカリ水
溶液２は、例えば水酸化カリウム（KOH）等が
用いられる。３ａと３ｂは加工対象のシリコ半導
体である。３ａは不純物濃度が低い部分であり、
３ｂは不純物濃度の高い部分であつて、どちらも
ｐ形、ｎ形をとわない。 FIG. 1 is a diagram showing an example of implementing the present invention. In the figure, 1 is a container, and 2 is an alkaline aqueous solution poured into this container 1. As this aqueous alkali solution 2, potassium hydroxide (KOH) or the like is used, for example. 3a and 3b are silicon semiconductors to be processed. 3a is a part with low impurity concentration,
3b is a portion with high impurity concentration, both of which are either p-type or n-type.
第２図と第３図にこのシリコン半導体の構成例
を拡大して示す。第２図のシリコン半導体は、ｐ
形又はｎ形のサブストレートの上に、拡散により
p+の薄い高不純物濃度の層を構成したものであ
る。 FIGS. 2 and 3 show enlarged examples of the structure of this silicon semiconductor. The silicon semiconductor in Figure 2 has p
or n-type substrate by diffusion.
It consists of a thin p + layer with high impurity concentration.
第３図は、ｎ形又はｐ形のサブストレートの上
に、拡散によりn+の薄い高不純物濃度の層を構
成したものである。 FIG. 3 shows a structure in which a thin n + layer with high impurity concentration is formed by diffusion on an n-type or p-type substrate.
本発明では、低い不純物濃度の部分３ａをエツ
チングして除去し、高い不純物濃度の部分３ｂを
残すように加工しようとするものである。 In the present invention, the portion 3a with a low impurity concentration is removed by etching, and the portion 3b with a high impurity concentration is left behind.
第１図に戻つて、４は不純物濃度が高い部分３
ｂに取付けられた電極、５は例えば白銀（Pt）
で構成された電極である。６は電源である。 Returning to Figure 1, 4 is the area 3 with high impurity concentration.
The electrode attached to b, 5 is, for example, white silver (Pt).
It is an electrode made up of. 6 is a power source.
以上のように構成された第１図装置の動作は以
下の如くである。 The operation of the apparatus shown in FIG. 1 constructed as described above is as follows.
アルカリ水溶液２中において、この液の電位に
対して正の電位をシリコン半導体に加えると、電
流が２つのルートに流れる。 When a positive potential is applied to the silicon semiconductor in the alkaline aqueous solution 2 relative to the potential of this solution, current flows through two routes.
＜＞ 一つのルートは、電極４→高不純物濃度
３ｂ→低不純物濃度部３ａを経由して、アルカ
リ水溶液２中を矢印のように流れる。<> One route is to flow through the alkaline aqueous solution 2 as shown by the arrow, via the electrode 4 → high impurity concentration 3b → low impurity concentration section 3a.
＜＞ 他方のルートは、電極４→高不純物濃度
部３ｂを経由してアルカリ水溶液２中を矢印の
ように流れる。<> The other route flows through the alkaline aqueous solution 2 as shown by the arrow from the electrode 4 to the high impurity concentration region 3b.
上記の２つの電流のうち＜＞のルートを流れ
る電流の方が大きい。その理由は、抵抗値の大き
い低不純物濃度部３ａをその電流ルートに含まな
いからである。 Of the above two currents, the current flowing through the <> route is larger. The reason for this is that the current route does not include the low impurity concentration portion 3a having a large resistance value.
一方、電流がシリコン半導体からアリカリ水溶
液２中に流れると、シリコン半導体の表面に
SiOxの膜が形成される。 On the other hand, when current flows from the silicon semiconductor into the alkaline aqueous solution 2, the surface of the silicon semiconductor
A SiOx film is formed.
しかし、この形成されたSiOxもアルカリ水溶
液２によりエツチングされる。そして、SiOxの
膜がアルカリ水溶液でエツチングされる速さよ
り、速くシリコン半導体の表面にSiOxが形成さ
れる場合には、その部分のシリコン半導体は、
SiOxの膜により常に保護される。その結果、保
護された部分のシリコンは、エツチングされなく
なる。この状態の現象を不動態化と言う。 However, this formed SiOx is also etched by the alkaline aqueous solution 2. If SiOx is formed on the surface of the silicon semiconductor faster than the SiOx film is etched with an alkaline aqueous solution, the silicon semiconductor in that area will
Always protected by SiOx film. As a result, the silicon in the protected areas is no longer etched. This phenomenon is called passivation.
従つて、或るレベルの電圧を電源６で加える
と、低不純物濃度３ａの部分には、SiOxの膜が
形成されず、高不純物濃度３ｂの部分には、
SiOxの膜が形成されるようにすることができる。 Therefore, when a certain level of voltage is applied by the power supply 6, no SiOx film is formed in the area with low impurity concentration 3a, and a film of SiOx is not formed in the area with high impurity concentration 3b.
A film of SiOx can be formed.
ここで、以上の現象を実測データに基づいて説
明する。シリコン半導体の不純物濃度と不動態電
位との関係を示すと、第４図のようになる。この
第４図は本出願人が実験的に求めたデータであ
る。 Here, the above phenomenon will be explained based on actually measured data. The relationship between the impurity concentration and the passive potential of a silicon semiconductor is shown in FIG. 4. This FIG. 4 is data obtained experimentally by the applicant.
第４図において、サブストレートである低不純
物濃度部３ａが1014／cm3の不純物を含んでいると
すると、不動態電位はVp1である。従つて、これ
により高い電位では、アルカリ液によるエツチン
グが阻止され、低い電位では、エツチングが行な
われる。 In FIG. 4, assuming that the low impurity concentration region 3a, which is the substrate, contains impurities of 10 14 /cm 3 , the passive potential is V p1 . Therefore, at high potentials this prevents etching by the alkaline solution, while at low potentials etching takes place.
一方、拡散によつて形成された高不純物濃度の
領域３ｂの不純物濃度が1018／cm3とすると、不動
態電位はVp2となる。 On the other hand, if the impurity concentration of the region 3b with high impurity concentration formed by diffusion is 10 18 /cm 3 , the passive potential becomes V p2 .
そこで、第１図の電源６の電圧をVp1とVp2の
間の電位Vp0とすると、サブストレート３ａは、
Vp0＜Vp1なのでエツチングされる。 Therefore, if the voltage of the power supply 6 in FIG. 1 is set to a potential V p0 between V p1 and V p2 , the substrate 3a will be
Since V p0 < V p1 , it is etched.
しかし、高不純物濃度の拡散領域３ｂは、 Vp2＜Vp1なのでエツチングされずに残る。 However, the high impurity concentration diffusion region 3b remains without being etched since V p2 <V p1 .
以上のように本発明では、選択性を持つてエツ
チング加工が行なわれる。 As described above, in the present invention, etching is performed with selectivity.
ハ 「本発明の効果」 本発明によれば、次の効果が得られる。C. “Effects of the present invention” According to the present invention, the following effects can be obtained.
(1) 拡散、エピタキシヤル等により不純物濃度差
の異なる部分を作り込むことは、半導体プロセ
ス技術を使用することにより、微細で高精度に
行なうことができる。従つて、この不純物濃度
差を形成したシリコン半導体に、以上に説明し
た本発明の方法を用いることにより、自由に高
精度の微細加工が可能となる。(1) By using semiconductor process technology, it is possible to create parts with different impurity concentrations using diffusion, epitaxial techniques, etc., in a fine and highly accurate manner. Therefore, by applying the above-described method of the present invention to a silicon semiconductor having this impurity concentration difference, it becomes possible to freely perform highly accurate microfabrication.
(2) 既述したボロンを1020／cm3以上に選択拡散し
た方法と比べて、不純物濃度の制限がなく、歪
み等の欠点もない。(2) Compared to the previously described method of selectively diffusing boron to 10 20 /cm 3 or more, there is no restriction on impurity concentration and there are no drawbacks such as distortion.
(3) ｐ形、ｎ形の組み合せが自由である。(3) Any combination of p-type and n-type is possible.
第１図は本発明を実施した例を示した図、第２
図と第３図はシリコン半導体の構成例を拡大して
描いた図、第４図は不純物濃度と不動態電位との
関係を示した実験データの図である。
１……容器、２……アルカリ水溶液、３ａ……
シリコン半導体の低不純物濃度部、３ｂ……シリ
コン半導体の高不純物濃度部、４，５……電極、
６……電源。
Figure 1 is a diagram showing an example of implementing the present invention, Figure 2 is a diagram showing an example of implementing the present invention.
3 and 3 are enlarged views of a configuration example of a silicon semiconductor, and FIG. 4 is a diagram of experimental data showing the relationship between impurity concentration and passive potential. 1... Container, 2... Alkaline aqueous solution, 3a...
Low impurity concentration part of silicon semiconductor, 3b... High impurity concentration part of silicon semiconductor, 4, 5... Electrode,
6...Power supply.
Claims (1)
極５とをアルカリ水溶液中に配置し、不純物濃度
の高い部分と電極５との間に下記(イ)の電圧を印加
して、不純物濃度の低い部分をエツチングするよ
うにした半導体の微細加工方法。 (イ) 不純物濃度の高い部分の不動態電位以上であ
つて、不純物濃度の低い部分の不動態電位未満
の電圧。[Claims] 1. A silicon semiconductor having a difference in impurity concentration and an electrode 5 are placed in an alkaline aqueous solution, and the following voltage (a) is applied between the part with a high impurity concentration and the electrode 5, A semiconductor microfabrication method that etches areas with low impurity concentration. (a) A voltage that is higher than the passivation potential of the part with high impurity concentration and lower than the passivation potential of the part with low impurity concentration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260295A JPS61137329A (en) | 1984-12-10 | 1984-12-10 | Fine processing method for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260295A JPS61137329A (en) | 1984-12-10 | 1984-12-10 | Fine processing method for semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137329A JPS61137329A (en) | 1986-06-25 |
| JPH0434817B2 true JPH0434817B2 (en) | 1992-06-09 |
Family
ID=17346057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59260295A Granted JPS61137329A (en) | 1984-12-10 | 1984-12-10 | Fine processing method for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61137329A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456790B2 (en) * | 1995-04-18 | 2003-10-14 | 三菱電機株式会社 | Method of manufacturing semiconductor device and silicon substrate cassette for selective etching |
| JPH09115978A (en) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | Evaluation method of semiconductor device |
| JP3638715B2 (en) * | 1996-05-27 | 2005-04-13 | 株式会社ルネサステクノロジ | Semiconductor device evaluation method |
| JP2008078202A (en) * | 2006-09-19 | 2008-04-03 | Yokogawa Electric Corp | Boron diffusion type single crystal resonator and manufacturing method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130039A (en) * | 1984-07-23 | 1986-02-12 | Nec Corp | Etching method |
-
1984
- 1984-12-10 JP JP59260295A patent/JPS61137329A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61137329A (en) | 1986-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3151816B2 (en) | Etching method | |
| US3000768A (en) | Semiconductor device with controlled zone thickness | |
| US2862160A (en) | Light sensitive device and method of making the same | |
| JPH0434817B2 (en) | ||
| GB1325756A (en) | Semiconductor electromechanical transducer element | |
| JPH0479131B2 (en) | ||
| Choi et al. | The role of the Mercury-Si Schottky-barrier height in/spl Psi/-MOSFETs | |
| EP0174712A2 (en) | Semiconductor devices having electrically conductive paths | |
| JPH08316470A (en) | Power semiconductor device | |
| JPS6081867A (en) | MOS field effect transistor | |
| JPS6070774A (en) | Detector for radiation | |
| JPH04221834A (en) | Double hetero bipolar transistor | |
| JPH08213348A (en) | Dividing method of crystal wafer | |
| JPH07101743B2 (en) | Method for manufacturing semiconductor pressure sensor | |
| JPH01301120A (en) | Semiconductor flow velocity sensor | |
| JPS61221665A (en) | Detecting method for current of output transistor | |
| JPS58119675A (en) | germanium semiconductor element | |
| JPS61295636A (en) | Method for etching silicon | |
| JP3500959B2 (en) | Semiconductor substrate processing method | |
| JPH03240240A (en) | semiconductor equipment | |
| JPH052742B2 (en) | ||
| JPH0130308B2 (en) | ||
| JPH0684931A (en) | Bipolar semiconductor device | |
| JPH04150073A (en) | Junction type field effect transistor | |
| JPS5591824A (en) | Manufacture of semiconductor device |