Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0435987B2 - - Google Patents
[go: Go Back, main page]

JPH0435987B2 - - Google Patents

Info

Publication number
JPH0435987B2
JPH0435987B2 JP57127472A JP12747282A JPH0435987B2 JP H0435987 B2 JPH0435987 B2 JP H0435987B2 JP 57127472 A JP57127472 A JP 57127472A JP 12747282 A JP12747282 A JP 12747282A JP H0435987 B2 JPH0435987 B2 JP H0435987B2
Authority
JP
Japan
Prior art keywords
turn
circuit
drive
pulse
base current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57127472A
Other languages
Japanese (ja)
Other versions
JPS5921277A (en
Inventor
Tsuneo Ikegami
Yoshitada Hata
Saburo Sasaki
Osamu Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Ricoh Co Ltd
Original Assignee
Tohoku Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Ricoh Co Ltd filed Critical Tohoku Ricoh Co Ltd
Priority to JP57127472A priority Critical patent/JPS5921277A/en
Publication of JPS5921277A publication Critical patent/JPS5921277A/en
Publication of JPH0435987B2 publication Critical patent/JPH0435987B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 この発明は、DC−AC変換あるいはDC−DC変
換に用いられるスイツチング制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching control circuit used for DC-AC conversion or DC-DC conversion.

従来、この種の変換回路にはパルス幅変調信号
によつてターンオン、ターンオフパルス信号を発
生させ、この両信号により主スイツチング回路を
スイツチング制御するものがある。このようなス
イツチング制御回路に用いられる制御用素子に
は、トランジスタ、電界効果トランジスタなどが
あるが、トランジスタを制御用素子として用いた
場合につき主スイツチング回路の制御回路の従来
例について2例を第1図、第2図により説明す
る。
Conventionally, some conversion circuits of this type generate turn-on and turn-off pulse signals using pulse width modulation signals, and use these signals to control switching of the main switching circuit. Control elements used in such switching control circuits include transistors, field effect transistors, etc., but in the case where a transistor is used as a control element, two examples of conventional control circuits for the main switching circuit are described in Part 1. This will be explained with reference to FIG.

第1図に示す従来例では、1はパルス制御回路
で図示していないがパルス発生回路、パルス幅変
調回路等からなる。2はターンオン駆動回路でコ
ンデンサCと抵抗Rによつて形成されたターンオ
ン結合回路2aとターンオン駆動素子Q1(図にお
いてはNPNトランジスタ)を備えている。3は
ターンオフ駆動回路でコンデンサC、ダイオード
Dからなるターンオフ結合回路3aとターンオフ
駆動素子Q2(図においてはPNPトランジスタ)を
備えている。
In the conventional example shown in FIG. 1, reference numeral 1 denotes a pulse control circuit which includes a pulse generation circuit, a pulse width modulation circuit, etc., although not shown. 2 is a turn-on drive circuit comprising a turn-on coupling circuit 2a formed by a capacitor C and a resistor R, and a turn-on drive element Q 1 (NPN transistor in the figure). Reference numeral 3 denotes a turn-off drive circuit, which includes a turn-off coupling circuit 3a consisting of a capacitor C and a diode D, and a turn-off drive element Q 2 (PNP transistor in the figure).

上記において、ターンオン駆動回路2、ターン
オフ駆動回路3はパルス制御回路1からの入力信
号により、それぞれスイツチ素子Q3のゲート
(図においてはトランジスタのベース)の正方向
電流(ベース電流IB1)、逆方向電流(ベース電
IB2)を流すように回路が接続されている。4は
前述のトランジスタ等からなるスイツチ素子Q3
を具えた主電源電流をスイツチングする主スイツ
チング回路、5はこのスイツチング制御回路の出
力電圧Vを基準電圧Eと比較して出力電圧Vの誤
差を増幅してパルス制御回路1に入力するための
誤差増幅器である。Tは出力トランスでその一次
側は主スイツチング回路4に直列接続され、2次
側は整流回路6を経て平滑回路7を介し出力端8
に接続されている。
In the above, the turn-on drive circuit 2 and the turn-off drive circuit 3 control the forward current (base current IB 1 ) and the reverse current (base current IB 1 ) of the gate of the switch element Q 3 (the base of the transistor in the figure), respectively, according to the input signal from the pulse control circuit 1. Directional current (base current
The circuit is connected to flow IB 2 ). 4 is a switch element Q 3 consisting of the above-mentioned transistor, etc.
5 is an error for comparing the output voltage V of this switching control circuit with a reference voltage E, amplifying the error in the output voltage V, and inputting it to the pulse control circuit 1. It's an amplifier. T is an output transformer whose primary side is connected in series to the main switching circuit 4, and whose secondary side is connected to the output end 8 via a rectifier circuit 6 and a smoothing circuit 7.
It is connected to the.

次に、このような従来の回路の動作について説
明する。
Next, the operation of such a conventional circuit will be explained.

パルス制御回路1において、誤差増幅器5の出
力によりパルス幅変調された被変調パルス(制御
用パルス)は第1a図イに示すような矩形波のパ
ルス信号となる。
In the pulse control circuit 1, the modulated pulse (control pulse) whose pulse width is modulated by the output of the error amplifier 5 becomes a rectangular wave pulse signal as shown in FIG. 1A.

この信号は、ターンオン駆動回路2のターンオ
ン結合回路2aを介してターンオン駆動素子Q1
のベースに印加され、その結果ターンオン駆動素
子Q1はオンして第1a図のロのようなストレー
ジタイム(蓄積時間)tstだけ終了時点(立下り)
の遅れた矩形波形のエミツタ出力電流が流れるタ
ーンオフ駆動素子Q2がターンオンされていない
限りこの電流はスイツチ素子Q3をターンオンす
る方向のベース電流IB1となり、第1図の矢符の
方向に流れる。一方ターンオン結合回路3aはイ
のターンオンパルスの終了時点においてのみ動作
し、必要な幅の短いパルス(第1a図ハ)をター
ンオフ駆動素子Q2のエミツタ出力電流としてス
イツチ素子Q3のベースに送り、主スイツチング
回路4のスイツチ素子Q3をターンオフする方向
の矢符に示すベース電流IB2と成り、これはベー
ス電流IB1と逆方向に流れる。
This signal is transmitted to the turn-on drive element Q1 via the turn-on coupling circuit 2a of the turn-on drive circuit 2.
As a result, the turn-on driving element Q1 is turned on and the storage time (storage time) tst as shown in Fig. 1a (b) ends (falling edge).
As long as the turn-off drive element Q2 is not turned on, this current becomes the base current IB1 in the direction of turning on the switch element Q3 , and flows in the direction of the arrow in Figure 1. . On the other hand, the turn-on coupling circuit 3a operates only at the end of the turn-on pulse (a), and sends the necessary short pulse (FIG. 1a, c) to the base of the switch element Q3 as the emitter output current of the turn-off drive element Q2 . The base current IB2 shown by the arrow turns off the switch element Q3 of the main switching circuit 4, and flows in the opposite direction to the base current IB1 .

このようにスイツチ素子Q3はベース電流IB1
IB2が矢符のように急激に互に逆方向に流れるか
ら急速にターンオンからターンオフ化される。
In this way, the switch element Q 3 has a base current IB 1 ,
Since IB 2 suddenly flows in opposite directions like an arrow, it rapidly changes from turn-on to turn-off.

しかしながら第1a図イのターンオンパルスの
終了時においてターンオン駆動素子Q1はまだス
トレージタイムtstg1の時間内のためターンオン
しており、ターンオフ駆動素子Q2がターンオン
する際ターンオン駆動素子Q1のターンオフ駆動
素子Q2を通じて短絡電流が流れるとともにスイ
ツチ素子Q3のベース電流IB1,IB2は互に打ち消
し合い実際にはスイツチ素子Q3ベース電流IB2
同図ホの実線部のように崩れた波形となつて鋭い
非導通化が妨げられる。また上記短絡電流によつ
てターンオン駆動素子Q1、ターンオフ駆動素子
Q2に大きな発熱が生じ、駆動損失となるのみな
らず、さらに破損の原因となりスイツチ素子Q3
のコレクタ電流も同図ヘのようになる。他の従来
例として第2図に示すような回路がある。第2図
において第1図と同一部分に同一符号を付し説明
は省略する。パルス制御回路1の出力はパルスト
ランスPTと直列接続されたトランジスタQ4から
なる駆動回路9を介して、結合回路10に入力さ
れる。コンデンサC,抵抗Rからなりターンオン
結合回路10aとこれと並列に接続されたダイオ
ードDを備えたターンオフ結合回路10bに加え
られ、結合回路10の出力が主スイツチング回路
4のスイツチ素子Q3のベースに加えられる。こ
のようにしてターンオン時にはターンオン結合回
路10aを、ターンオフ時にはターンオフ結合回
路10bを介してそれぞれスイツチ素子Q3を導
通化あるいは非導通化している。
However, at the end of the turn-on pulse in FIG. 1a, the turn-on driving element Q1 is still turned on because it is within the storage time tstg1 , and when the turn-off driving element Q2 is turned on, the turn-on driving element Q1 is turned off. As the short-circuit current flows through element Q 2 , the base currents IB 1 and IB 2 of switch element Q 3 cancel each other out, and in reality, the base current IB 2 of switch element Q 3 has a distorted waveform as shown in the solid line in the figure (e). This prevents sharp nonconduction. In addition, due to the above short circuit current, the turn-on driving element Q 1 and the turn-off driving element
A large amount of heat is generated in Q 2 , which not only causes drive loss but also causes damage to the switch element Q 3.
The collector current of is also as shown in the same figure. Another conventional example is a circuit as shown in FIG. In FIG. 2, the same parts as in FIG. 1 are denoted by the same reference numerals, and their explanation will be omitted. The output of the pulse control circuit 1 is input to a coupling circuit 10 via a drive circuit 9 consisting of a transistor Q4 connected in series with a pulse transformer PT. It is added to a turn-on coupling circuit 10a consisting of a capacitor C and a resistor R, and a turn-off coupling circuit 10b having a diode D connected in parallel with it . Added. In this way, the switch element Q3 is made conductive or non-conductive through the turn-on coupling circuit 10a during turn-on and through the turn-off coupling circuit 10b during turn-off.

なお図においてRTはパルストランスPTのリ
セツト回路である。
In the figure, RT is a reset circuit for the pulse transformer PT.

次にこの従来例の回路の動作について説明する
と、第2図において、パルス制御回路1の出力信
号を駆動回路9のトランジスタQ4のベースに印
加すると、トランジスタQ4は導通し、パルスト
ランスPTの1次側を励磁し、この励磁エネルギ
ーはパルストランスPTの2次側からターンオン
結合回路10aを介して主スイツチング回路4の
スイツチ素子Q3のベースに加えられ、スイツチ
素子Q3のターンオンベース電流IB1は同図矢符の
の如く流れ、トランジスタQ4が非導通化される
とパルストランスPTの蓄積エネルギーは逆起電
力を生じてターンオフ結合回路10bを導通さ
せ、スイツチ素子Q3のベースにターンオフベー
ス電流IB2を矢符の如くターンオンベース電流
IB1を逆方向に流す非導通化作用を生ずる。この
場合ターンオフ化を急速に行なうには、大きなタ
ーンオフベース電流IB2と必要充分なその持続時
間を必要とするが、そのためにはトランジスタ
Q4の導通時間内にパルストランスPTに大きな蓄
積エネルギーを蓄える必要がある。このことはパ
ルストランスPTの1次側と2次側の間にリーケ
ージフラツクスの存在を必要とし、このリーケー
ジフラツクスは等価的に1次側に直列なインダク
タンスとなる。しかし、このことはターンオンベ
ース電流IB1の立上りを悪くする。
Next, to explain the operation of this conventional circuit, in FIG. 2, when the output signal of the pulse control circuit 1 is applied to the base of the transistor Q 4 of the drive circuit 9, the transistor Q 4 becomes conductive, and the pulse transformer PT is turned on. The primary side is excited, and this excitation energy is applied from the secondary side of the pulse transformer PT to the base of the switch element Q3 of the main switching circuit 4 via the turn-on coupling circuit 10a, and the turn-on base current IB of the switch element Q3 is 1 flows as shown by the arrow in the figure, and when the transistor Q4 is made non-conductive, the accumulated energy of the pulse transformer PT generates a back electromotive force, which makes the turn-off coupling circuit 10b conductive, causing the base of the switch element Q3 to turn off. Turn on base current IB 2 like an arrow
This produces a non-conducting effect that causes IB 1 to flow in the opposite direction. In this case, rapid turn-off requires a large turn-off base current IB 2 and a sufficient duration;
It is necessary to store a large amount of stored energy in the pulse transformer PT within the conduction time of Q4 . This requires the existence of a leakage flux between the primary and secondary sides of the pulse transformer PT, and this leakage flux equivalently becomes an inductance in series with the primary side. However, this makes the rise of the turn-on base current IB1 worse.

従つてこの従来例の回路においても、ターンオ
ンベース電流の立上り特性、立下り特性はいずれ
か片方をよくすれば他方が悪くなり共に良好な特
性を得ることは難しい。
Therefore, in this conventional circuit as well, if one of the rise and fall characteristics of the turn-on base current is improved, the other deteriorates, and it is difficult to obtain good characteristics for both.

この発明は、叙上の問題点に鑑み成されたもの
で、主スイツチング回路のスイツチ素子の駆動方
法を改良することにより、該スイツチ素子のター
ンオンベース電流、同ターンオフベース電流の駆
動間に同時に流れる電流、および駆動素子による
短絡電流を除去し、駆動効率を改善する一方、鋭
い立上り、立下りを実現することによつて、スイ
ツチ素子の過渡損失を大幅に低減できるスイツチ
ング制御回路を提供することを目的とするもので
ある。
The present invention was made in view of the above-mentioned problems, and by improving the method of driving the switch element of the main switching circuit, the turn-on base current and turn-off base current of the switch element flow simultaneously. It is an object of the present invention to provide a switching control circuit that can significantly reduce transient loss of switching elements by eliminating current and short-circuit current caused by driving elements and improving driving efficiency, while realizing sharp rises and falls. This is the purpose.

以上にこの発明の数実施例を第3図ないし第8
図と共に説明する。なお第1図、第1a図、第2
図に記載の上述の従来例と回路あるいは素子と同
一物、同一機能のものについては同一符号を符し
その詳細な説明を省略する。
Several embodiments of this invention have been described above in Figures 3 to 8.
This will be explained with figures. In addition, Fig. 1, Fig. 1a, Fig. 2
Circuits or elements that are the same or have the same functions as those of the above-mentioned conventional example shown in the figures are denoted by the same reference numerals, and detailed explanation thereof will be omitted.

第3図はこの発明の第1の実施例を示すもの
で、回路構成上の特徴は、第1図の従来例に対
し、スイツチ素子Q3のターンオフベース電流IB2
の駆動回路すなわちターンオフ駆動回路3のター
ンオフ結合回路3aの入力側前段にターンオフ遅
延回路11を挿入した点にある。
FIG. 3 shows a first embodiment of the present invention, and the circuit configuration is characterized by a turn-off base current IB 2 of the switch element Q 3 compared to the conventional example shown in FIG. 1.
A turn-off delay circuit 11 is inserted at the front stage of the input side of the turn-off coupling circuit 3a of the drive circuit 3, that is, the turn-off drive circuit 3.

このような回路構成では、基本的には主スイツ
チング回路い4のターンオンベース電流IB1の駆
動については第1図の従来例と同じ回路構成で、
その動作も第1a図イ,ロと同様な波形すなわ
ち、第3a図の被変調パルス電圧波形イ、ターオ
ン駆動回路2のターンオン駆動素子Q1の出力電
流は第1a図イ,ロと全く同じでスイツチ素子
Q3の導通化については変りはない。しかし、ス
イツチ素子Q3の非導通化はターンオフ遅延回路
11がターンオフベース電流IB2の駆動回路すな
わち、ターンオフ駆動回路3の前段に挿入された
事により、2段に分けて行なわれる。非導通化の
第1段階はターンオン駆動素子Q1のベース電圧
の立下りによつて行われる。すなわち第3a図イ
の被変調パルス電圧波形の立下りによつてターン
オン駆動素子Q1のベース電流は逆転するがこれ
は同図ロのように、ターンオン駆動回路2のター
ンオン駆動素子Q1のエミツタ出力電流波形にお
いて示される。ターンオン駆動素子Q1の蓄積時
間tstg1を経過した後ターンオン駆動素子Q1のエ
ミツタ電流が停止し、スイツチ素子Q3へのター
ンオンベース電流IB1が断たれ、スイツチ素子Q3
への第1段階の非導化が行われる。
In such a circuit configuration, the drive of the turn-on base current IB1 of the main switching circuit 4 is basically the same as the conventional example shown in FIG.
Its operation also has the same waveform as in Fig. 1a A and B, that is, the modulated pulse voltage waveform A in Fig. 3A, and the output current of the turn-on drive element Q1 of the turn-on drive circuit 2 are exactly the same as in Fig. 1A A and B. switch element
There is no change in the conductivity of Q3 . However, since the turn-off delay circuit 11 is inserted in the drive circuit for the turn-off base current IB 2 , that is, in the preceding stage of the turn-off drive circuit 3, the switching element Q3 is rendered non-conductive. The first stage of non-conduction is performed by the fall of the base voltage of the turn-on driving element Q1 . That is , the base current of the turn-on driving element Q 1 is reversed by the fall of the modulated pulse voltage waveform shown in FIG. Shown in the output current waveform. After the accumulation time tstg 1 of the turn-on drive element Q 1 has elapsed, the emitter current of the turn-on drive element Q 1 stops, the turn-on base current IB 1 to the switch element Q 3 is cut off, and the switch element Q 3
A first stage of deconduction is performed.

ターンオフベース電流IB2の駆動側回路に挿入
されたターンオフ遅延回路11は同図ハに示すよ
うに、被変調パルス電圧波形イの立下りを基準に
して遅延時間tfを作るものである。この第3a図
ハに示すターンオフ遅延回路11の出力電圧波形
の立下りでターンオフベース電流IB2が駆動され
る。
The turn-off delay circuit 11 inserted in the drive side circuit of the turn-off base current IB 2 creates a delay time t f based on the fall of the modulated pulse voltage waveform A, as shown in FIG. The turn-off base current IB 2 is driven by the fall of the output voltage waveform of the turn-off delay circuit 11 shown in FIG. 3A and C.

遅延時間tfの適当な設定により、ターンオン駆
動素子Q1のストレージtstg1の時間を避けて、ス
イツチ素子Q3にチーンオンベース電流IB2を駆動
することができるから、前述の第1図に示した従
来の回路例における不都合な電流を防ぎ得る。
By appropriately setting the delay time t f , it is possible to drive the chain-on base current IB 2 to the switch element Q 3 while avoiding the storage time tstg 1 of the turn-on driving element Q 1 . Undesirable currents in the conventional circuit example shown can be avoided.

従つて駆動損失の低減、駆動素子の破損防止が
できる。
Therefore, driving loss can be reduced and damage to the driving element can be prevented.

このように、不都合な電流が生じないので第3
a図ニのターンオフ駆動素子Q2のエミツタ電流
波形と同図ホに示すスイツチ素子Q3のターンオ
フベース電流IB2の波形は従来例と全く同型にな
る。
In this way, since no undesirable current is generated, the third
The emitter current waveform of the turn-off drive element Q2 shown in FIG. 2A and the waveform of the turn-off base current IB2 of the switch element Q3 shown in FIG.

スイツチ素子Q3に対し、ターンオフベース電
流IB2駆動回路による第2段階の非導通化を開始
する時期には今一つの意味が含まれている。
The timing at which the second stage of turning off the switch element Q3 by the turn-off base current IB2 drive circuit is started has another meaning.

すなわち、スイツチ素子Q3に対するターンオ
ンベース電流IB1の非導通化直後はスイツチ素子
Q3のストレージ時間tstg3の初期はスイツチ素子
Q3内のベース附近の少数キヤリヤが充分に存在
し、スイツチ素子Q3を導通状態から非導通化す
る為にはかなり大量の電荷をそのベースからター
ンオンベース電流IB2で汲出さなければならな
い。
In other words, immediately after the turn-on base current IB 1 to the switch element Q 3 becomes non-conductive, the switch element
Q 3 storage time tstg 3 initial switch element
There are enough minority carriers near the base in Q 3 that a fairly large amount of charge must be pumped from its base by the turn-on base current IB 2 in order to turn the switch element Q 3 from a conducting state to a non-conducting state.

また、スイツチ素子Q3に対するターンオンベ
ース電流IB1非導通化後しばらくスイツチ素子Q3
の導通状態は良好でターンオンベース電流IB1
流入時と殆んど変らない。ターンオフベース電流
IB2駆動の開始はストレージtstg1経過後直ちに行
なう事は駆動損失が大きい割に効果的でない。
In addition, the turn-on base current IB 1 for switch element Q 3 is
The conduction state is good, and the turn-on base current IB1 is almost the same as when it flows in. Turn-off base current
Starting IB 2 drive immediately after storage tstg 1 has elapsed is not effective since the drive loss is large.

遅延時間tfとそれぞれの素子のストレージタイ
ムの合計時間tstg(tstg=tstg1+tstg3)との差の
時間(tf−tstg)が余り長くなると(第3a図ホ
参照)スイツチ素子Q3の導通は悪くなりスイツ
チ素子Q3のVCE飽和電圧が上昇しはじめ、スイ
ツチ素子Q3のコレクタ損失が増加する。
If the difference time (t f −tstg) between the delay time t f and the total storage time tstg (tstg = tstg 1 + tstg 3 ) of each element becomes too long (see Fig. 3a), the switching element Q 3 Continuity deteriorates, the VCE saturation voltage of switch element Q3 begins to rise, and collector loss of switch element Q3 increases.

従つて、遅延時間tfを適当な値に設定する事に
より全体的に見たスイツチング損失を最少にする
最良駆動が得られる。この様な状態でのスイツチ
素子Q3のコレクタ電流波形は第3a図ヘのよう
になる。
Therefore, by setting the delay time t f to an appropriate value, the best drive that minimizes the overall switching loss can be obtained. The collector current waveform of switch element Q3 in this state is as shown in FIG. 3a.

次に、第2の実施例について、第4図により説
明する。この実施例は第2図における従来例にお
けるターンオンベース電流IB1、ターンオフベー
ス電流IB2に対しそれぞれ別の駆動回路12a,
13aを設けてターンオン動作回路12、ターン
オフ駆動回路13を形成し、これら駆動回路12
a,13aはそれぞれパルストランスPTリセツ
ト回路RTおよひターンオン駆動素子Q1あるいは
ターンオフ駆動素子Q2からなり第2図における
駆動回路9とほぼ同様の構成であり、駆動回路1
3aの前段にはターンオフ遅延回路11が挿入さ
れたものである。
Next, a second embodiment will be explained with reference to FIG. 4. In this embodiment , separate drive circuits 12a ,
13a to form a turn-on operation circuit 12 and a turn-off drive circuit 13, and these drive circuits 12
a and 13a each consist of a pulse transformer PT reset circuit RT and a turn-on drive element Q1 or a turn-off drive element Q2 , and have almost the same configuration as the drive circuit 9 in FIG.
A turn-off delay circuit 11 is inserted before the circuit 3a.

このような回路構成における動作はターンオン
ベース電流IB1とターンオフベース電流IB2の駆
動について駆動用のパルストランスを分けたこと
により、ターンオンベース電流IB1の駆動回路1
2aのパルストランスPTに蓄積エネルギーを蓄
える必要がなくなり、従来の欠点であつたターン
オンベース電流IB1駆動特性とターンオフベース
電流IB2駆動特性の拮抗を解消できる。
The operation of such a circuit configuration is achieved by separating the drive pulse transformers for driving the turn-on base current IB 1 and the turn-off base current IB 2 .
It is no longer necessary to store energy in the pulse transformer PT of 2a, and the conflict between the turn-on base current IB 1 drive characteristic and the turn-off base current IB 2 drive characteristic, which was a conventional drawback, can be resolved.

第5図に示す第3の実施例では、第1の実施例
(第3図)の回路構成に対し、ターンオンベース
電流IB1の駆動用であるターンオン駆動回路2の
前段にもターンオン遅延回路14を挿入したもの
であつて、第1、第2の実施例における高速スイ
ツチング動作の場合に生ずる欠点に対処するもの
である。
In the third embodiment shown in FIG. 5, in contrast to the circuit configuration of the first embodiment (FIG. 3), a turn-on delay circuit 14 is also provided at the front stage of the turn-on drive circuit 2 for driving the turn-on base current IB 1 . This is to deal with the drawbacks that occur in the case of high-speed switching operations in the first and second embodiments.

すなわち、通常パルス応答特性に関してはスイ
ツチ素子Q3が最も遅く、ターンオン駆動素子Q1
ターンオフ駆動素子Q2も遅延回路の応答に比し
遅いから遅延回路は第1,第2の実施例に示すよ
うにターンオフベース電流IB2についてのみ挿入
するだけで充分である。
That is, in terms of normal pulse response characteristics, the switch element Q 3 is the slowest, and the turn-on drive element Q 1 ,
Since the turn-off drive element Q2 is also slower than the response of the delay circuit, it is sufficient to insert the delay circuit only for the turn-off base current IB2 as shown in the first and second embodiments.

しかしながら、スイツチング周波数が高くな
り、各駆動素子Q1,Q2、スイツチ素子Q3に応答
の良いものを使用した場合、遅延回路の選定によ
つては前記各素子Q1,Q2,Q3の応答が前記遅延
回路の最少遅延時間より速くなる場合が生じ得
る。いいかえれば、スイツチング周波数を高くし
た場合、パルス幅を狭くする必要があるため、こ
れに伴つて必然的にターンオフ遅延回路の動作時
間も短くする必要が生じてくる。このとき、ター
ンオフ遅延回路だけでは遅延時間を短くするのに
限界があるため、第3a図、ロ,ハに就いて必要
な時間(tf−tstg)が遅延回路の最少遅延時間より
短くなつてしまうといつた問題を生じ、第1,第
2の実施例では要求を満足し得ない。
However, when the switching frequency becomes high and each drive element Q 1 , Q 2 and switch element Q 3 are used with good response, each of the above-mentioned elements Q 1 , Q 2 , Q 3 depends on the selection of the delay circuit. A case may occur in which the response of the delay circuit becomes faster than the minimum delay time of the delay circuit. In other words, when the switching frequency is increased, the pulse width must be narrowed, and accordingly, the operating time of the turn-off delay circuit must also be shortened. At this time, since there is a limit to how much the turn-off delay circuit alone can shorten the delay time, the required time (t f −t stg ) in Figure 3a, B, and C is shorter than the minimum delay time of the delay circuit. If this happens, problems will arise, and the first and second embodiments cannot satisfy the requirements.

従つて、このような場合には、ターンオンベー
ス電流IB1についてもターンオン遅延回路を挿入
して、IB1電流を遅らせることにより、第5a
図、ロ,ニにおいて示されたto時間,tf時間を変
えられるようにし、それによつて電流IB2の流れ
始める時間を任意に作り出せるようにすること
で、上記目的を達することができる。
Therefore, in such a case, by inserting a turn-on delay circuit for the turn-on base current IB 1 and delaying the IB 1 current, the 5th a.
The above objective can be achieved by making it possible to change the t o time and t f time shown in Figs.

この間のタイミングを第5a図、イ,ロ,ハ,
ニのチヤートによつて示す。同図においてターン
オン駆動回路12の出力電圧波形ハの立下りとタ
ーンオフ駆動回路13の出力波形ホの立下りの時
間差tf−(tn+tstg)は同図ヘに示すように自由に
零に至る迄設定し得て目的を達することができ
る。
The timing during this period is shown in Figure 5a, A, B, C,
It is shown by the chart of 2. In the same figure, the time difference t f −(tn + tstg) between the fall of the output voltage waveform C of the turn-on drive circuit 12 and the fall of the output voltage waveform E of the turn-off drive circuit 13 is freely set until it reaches zero as shown in the figure F. You can achieve your goals.

この場合のスイツチ素子Q3のコレクタ電流波
形は同図トのようになる。
In this case, the collector current waveform of switch element Q3 is as shown in FIG.

第4の実施例として第6図に示す回路は、第
1,第2,第3実施例におけるターンオフ駆動素
子Q1ターンオン駆動素子Q2が互に逆極性であつ
たものを同極性の素子Q5,Q6に置きかえたもの
で、この置換えをできるように極性反転回路15
をターンオフベース電流IB2の駆動回路の前段に
挿入したものである。なお、この場合ターンオフ
駆動素子Q2として正逆反転極性のターンオフ駆
動素子としてQ22(図示せず)用いて2端子
型とすることにより極性反転回路15を省くこと
ができる。
The circuit shown in FIG . 6 as the fourth embodiment replaces the turn-off drive element Q1 and turn-on drive element Q2 in the first, second, and third embodiments, which had opposite polarities to an element Q with the same polarity. 5 , Q6 , and the polarity inversion circuit 15 is used to make this replacement possible.
is inserted before the turn-off base current IB2 drive circuit. In this case, the polarity reversing circuit 15 can be omitted by using Q 2,2 (not shown) as a turn-off driving element with forward and reverse polarity as the turn-off driving element Q 2 to form a two-terminal type.

またこの実施例ではターンオン駆動素子Q1
対する制御入力電圧電源からの電力供給を断ち、
ターンオン駆動素子Q1のコレクタを出力トラン
スTの1次線輪の中間タツプTaに接続した例を
示している。この接続変更によつてターンオン駆
動素子Q5のコレクタ抵抗を図示の如く取り去る
ことができる。その結果駆動損失を減少すること
ができる利点がある。またターンオン駆動素子
Q5のコレクタ電流も出力トランスTの1次電流
となるため、駆動損失の減少のみならずスイツチ
素子Q3の負荷低減にもなりスイツチ素子Q3の損
失も減少させる事が可能となる利点がある。
In addition, in this embodiment, the power supply from the control input voltage power source to the turn-on driving element Q1 is cut off,
An example is shown in which the collector of the turn-on drive element Q1 is connected to the intermediate tap Ta of the primary coil of the output transformer T. By this connection change, the collector resistance of the turn-on drive element Q5 can be removed as shown. As a result, there is an advantage that driving loss can be reduced. Also turn-on drive element
Since the collector current of Q 5 also becomes the primary current of the output transformer T, it not only reduces drive loss but also reduces the load on switch element Q 3 , which has the advantage of reducing the loss of switch element Q 3 . be.

第5の実施例として第7図に示す回路は、第2
の実施例(第4図)においてターンオンベース電
流IB1についてもターンオン遅延回路16を挿入
したものである。
As the fifth embodiment, the circuit shown in FIG.
In the embodiment (FIG. 4), a turn-on delay circuit 16 is also inserted for the turn-on base current IB1 .

第6の実施として第8図に示す回路は、ターン
オンベース電流IB1ターンオン駆動回路12とし
てパルストランスPTによるトランス結合型と、
ターンオフベース電流IB2のターンオフ駆動回路
17として直接結合型とを組合せた例である。
As a sixth implementation, the circuit shown in FIG .
This is an example in which a direct coupling type is combined as the turn-off drive circuit 17 for the turn-off base current IB2 .

以上のようにこの発明は、ターンオン駆動回路
から出力されるターンオンパルスの終了時点から
ターンオフ駆動回路から出力されるターンオフパ
ルス信号の送出を所望時間遅延させるように構成
したことによつて、ターンオンベース電流とター
ンオフベース電流の間にストレージによる正負の
同時ベース電流および駆動素子による短絡電流を
除去し、従つてこれに起因する駆動電力の損失を
防ぐことができ、更にスイツチ素子の出力電流の
スイツチ時における鋭い立上り、立下りを実現す
ることによつてスイツチ素子の過渡損失を大幅に
低減でき、従つて高い効率のDC〜ACまたはDC
〜DCの変換回路が得られる。
As described above, the present invention is configured to delay the transmission of the turn-off pulse signal output from the turn-off drive circuit for a desired time from the end point of the turn-on pulse output from the turn-on drive circuit, thereby reducing the turn-on base current. It is possible to eliminate simultaneous positive and negative base currents due to storage and short-circuit currents due to the drive element between the turn-off base current and the turn-off base current, thus preventing loss of drive power caused by this, and furthermore, when switching the output current of the switch element. By realizing sharp rise and fall, the transient loss of the switch element can be significantly reduced, and therefore high efficiency DC to AC or DC
~DC conversion circuit is obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のスイツチング制御回路の1例の
電気回路図、第1a図は第1図における要部の波
形図、第2図は従来の他の例の電気回路図、第3
図ないし第8図はこの発明に係わるもので第3図
は第1の実施例の回路図、第3a図は第3図にお
ける要部波形図、第4図は第2の実施例の回路
図、第5図は第3の実施例の回路図、第5a図は
第5図における要部波形図、第6図は第4の実施
例の回路図、第7図は第5の実施例の回路図、第
8図は第6の実施例の回路図である。 1……パルス制御回路、2,12……ターンオ
ン駆動回路、3,13……ターンオフ駆動回路、
4……主スイツチング回路、11,14,16…
…遅延回路。
Fig. 1 is an electric circuit diagram of one example of a conventional switching control circuit, Fig. 1a is a waveform diagram of the main part in Fig. 1, Fig. 2 is an electric circuit diagram of another conventional example, and Fig. 3 is an electric circuit diagram of an example of a conventional switching control circuit.
8 to 8 are related to the present invention, and FIG. 3 is a circuit diagram of the first embodiment, FIG. 3a is a waveform diagram of the main part in FIG. 3, and FIG. 4 is a circuit diagram of the second embodiment. , FIG. 5 is a circuit diagram of the third embodiment, FIG. 5a is a waveform diagram of the main part in FIG. 5, FIG. 6 is a circuit diagram of the fourth embodiment, and FIG. 7 is a circuit diagram of the fifth embodiment. Circuit diagram: FIG. 8 is a circuit diagram of the sixth embodiment. 1... Pulse control circuit, 2, 12... Turn-on drive circuit, 3, 13... Turn-off drive circuit,
4... Main switching circuit, 11, 14, 16...
...Delay circuit.

Claims (1)

【特許請求の範囲】 1 パルス幅変調信号を出力するパルス制御回路
と、主電源電流をスイツチングする主スイツチン
グ回路と、該主スイツチング回路のスイツチ素子
を前記パルス幅変調信号に従つてオンオフするタ
ーンオン駆動回路とターンオフ駆動回路とを具備
したスイツチング制御回路において、前記ターン
オン駆動回路の出力するターンオンパルスの終了
時点から所望時間遅延させて前記ターンオフ駆動
回路をしてターンオフパルスを出力するように構
成したことを特徴とするスイツチング制御回路。 2 前記ターンオン駆動回路と前記ターンオフ駆
動回路の前段にそれぞれ遅延回路を付加した特許
請求の範囲第1項記載のスイツチング制御回路。 3 前記ターンオフ駆動回路の前段のみに遅延回
路を付加したことを特徴とする特許請求の範囲第
1項記載のスイツチング制御回路。
[Claims] 1. A pulse control circuit that outputs a pulse width modulation signal, a main switching circuit that switches the main power supply current, and a turn-on drive that turns on and off switch elements of the main switching circuit according to the pulse width modulation signal. The switching control circuit includes a turn-off drive circuit and a turn-off drive circuit, and the turn-off drive circuit is configured to output a turn-off pulse after a desired time delay from the end of the turn-on pulse output from the turn-on drive circuit. Features a switching control circuit. 2. The switching control circuit according to claim 1, wherein a delay circuit is added at a stage before each of the turn-on drive circuit and the turn-off drive circuit. 3. The switching control circuit according to claim 1, characterized in that a delay circuit is added only at a stage before the turn-off drive circuit.
JP57127472A 1982-07-23 1982-07-23 switching control circuit Granted JPS5921277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57127472A JPS5921277A (en) 1982-07-23 1982-07-23 switching control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57127472A JPS5921277A (en) 1982-07-23 1982-07-23 switching control circuit

Publications (2)

Publication Number Publication Date
JPS5921277A JPS5921277A (en) 1984-02-03
JPH0435987B2 true JPH0435987B2 (en) 1992-06-12

Family

ID=14960765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57127472A Granted JPS5921277A (en) 1982-07-23 1982-07-23 switching control circuit

Country Status (1)

Country Link
JP (1) JPS5921277A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799826B2 (en) * 2012-01-20 2015-10-28 トヨタ自動車株式会社 Voltage regulator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484252A (en) * 1977-12-16 1979-07-05 Sony Corp Switching electric source circuit

Also Published As

Publication number Publication date
JPS5921277A (en) 1984-02-03

Similar Documents

Publication Publication Date Title
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
JP3199423B2 (en) Resonant type forward converter
JPH0328847B2 (en)
US4095128A (en) Push-pull switching circuit with minority carrier storage delay
JPS5826573A (en) Abruptly switching inverter circuit
JPS58119777A (en) High speed switching push-pull storage charge inverter circuit
EP0226299B1 (en) Base drive circuit for high-power switching transistor
JP2638625B2 (en) MOS-FET gate drive circuit
JPH0435987B2 (en)
JP3063823B2 (en) Power supply circuit
JPS5825719A (en) Driving circuit for switching transistor
US5412332A (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
US4105957A (en) Full wave bridge power inverter
JP2001275361A (en) Rectifying circuit in switching power supply and switching power supply circuit
JPH0117610B2 (en)
JPS631592Y2 (en)
EP0590716B1 (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JP3619116B2 (en) Synchronous rectifier drive circuit in flyback converter
JPH0246117Y2 (en)
JPS6243213A (en) Fet gate driving circuit
SU932616A1 (en) Magnetic-transistor switch
JPS6173576A (en) Power converter
JPS6127111Y2 (en)
JPS5910176A (en) Transistor drive circuit
JPH11214974A (en) Drive circuit for voltage-driven devices