JPH0441398B2 - - Google Patents
Info
- Publication number
- JPH0441398B2 JPH0441398B2 JP22457184A JP22457184A JPH0441398B2 JP H0441398 B2 JPH0441398 B2 JP H0441398B2 JP 22457184 A JP22457184 A JP 22457184A JP 22457184 A JP22457184 A JP 22457184A JP H0441398 B2 JPH0441398 B2 JP H0441398B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- preamplifier
- converter
- data acquisition
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Alarm Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力アナログ信号をＡ／Ｄ変換して
データ収集するアナログデータ収集回路に関する
ものであり、特にデータ収集レートが可変で、デ
ータ収集レートを下げたときに雑音成分が増加す
るのを抑制する手段をそなえたアナログデータ収
集回路に関する。
データ収集するアナログデータ収集回路に関する
ものであり、特にデータ収集レートが可変で、デ
ータ収集レートを下げたときに雑音成分が増加す
るのを抑制する手段をそなえたアナログデータ収
集回路に関する。
心電計や血流計などでは、たとえばモニタ表示
における時間軸単位や記録計の紙送り速度を変更
したとき、それに合わせてアナログ入力信号のサ
ンプリングレートも変更することが行われる。た
とえば、記録計の紙送り速度を半分にすれば、第
２図に示すように、信号波形の記録密度はＴ／cm
から2T／cmへ２倍になるので、アナログ入力信
号のデータ収集レートを半分にしている。
における時間軸単位や記録計の紙送り速度を変更
したとき、それに合わせてアナログ入力信号のサ
ンプリングレートも変更することが行われる。た
とえば、記録計の紙送り速度を半分にすれば、第
２図に示すように、信号波形の記録密度はＴ／cm
から2T／cmへ２倍になるので、アナログ入力信
号のデータ収集レートを半分にしている。
第３図は、このような装置に用いられているア
ナログデータ収集回路の一般的な構成を示したも
ので、１はセンサ、２は前置増幅器、３はＡ／Ｄ
変換器、４は処理装置、５はモニタデイスプレ
イ、６は記録計を表している。
ナログデータ収集回路の一般的な構成を示したも
ので、１はセンサ、２は前置増幅器、３はＡ／Ｄ
変換器、４は処理装置、５はモニタデイスプレ
イ、６は記録計を表している。
センサ１から出力された微弱なアナログ信号
は、前置増幅器２で増幅され、Ａ／Ｄ変換器３に
入力される。Ａ／Ｄ変換器３は、処理装置４から
与えられるデータ要求信号がONになつたとき、
内蔵しているサンプルホールド回路を制御して、
その時点のアナログ信号の瞬時値を保持し、それ
をアナログデジタル変換して、デジタルデータと
して処理装置４へ出力する。
は、前置増幅器２で増幅され、Ａ／Ｄ変換器３に
入力される。Ａ／Ｄ変換器３は、処理装置４から
与えられるデータ要求信号がONになつたとき、
内蔵しているサンプルホールド回路を制御して、
その時点のアナログ信号の瞬時値を保持し、それ
をアナログデジタル変換して、デジタルデータと
して処理装置４へ出力する。
ところでデータ収集の最高レート（スループツ
トレート）は、Ａ／Ｄ変換器３の変換時間をTc
とすると、 スループツトレート＝１／（Tc）（Hz） となり、また再生可能なアナログ信号の上限周波
数は、標本化定理によりデータ収集レートの半分
となる。したがつて前置増幅器２の周波数帯域
は、第４図に示すように、装置のデータ収集レー
トが可変の場合、その上限値fnに見合つた値fn／
２に設定される。
トレート）は、Ａ／Ｄ変換器３の変換時間をTc
とすると、 スループツトレート＝１／（Tc）（Hz） となり、また再生可能なアナログ信号の上限周波
数は、標本化定理によりデータ収集レートの半分
となる。したがつて前置増幅器２の周波数帯域
は、第４図に示すように、装置のデータ収集レー
トが可変の場合、その上限値fnに見合つた値fn／
２に設定される。
処理装置４は、モニタデイスプレイ５や記録計
６に対するデータ出力速度に応じてデータ収集レ
ートを決定し、それに基づく周期でＡ／Ｄ変換器
３にデータ要求信号を発信する。上述したよう
に、前置増幅器２の特性は、データ収集レートの
可変範囲の上限、すなわちそのデータ収集レート
の半分の帯域をもつように定められており、その
ため、データ収集レートが上限に設定されていれ
ば、入力アナログ信号中に前置増幅器の帯域以上
の高い周波数の雑音が含まれていても、Ａ／Ｄ変
換器によつて変換されることはない。
６に対するデータ出力速度に応じてデータ収集レ
ートを決定し、それに基づく周期でＡ／Ｄ変換器
３にデータ要求信号を発信する。上述したよう
に、前置増幅器２の特性は、データ収集レートの
可変範囲の上限、すなわちそのデータ収集レート
の半分の帯域をもつように定められており、その
ため、データ収集レートが上限に設定されていれ
ば、入力アナログ信号中に前置増幅器の帯域以上
の高い周波数の雑音が含まれていても、Ａ／Ｄ変
換器によつて変換されることはない。
データ収集回路のデータ収集レートが可変の装
置では、データ収集レートを低い方に設定したと
き、標本化定理によりそのデータ収集レートで再
生可能な上限周波数よりも前置増幅器の帯域が広
くなるため、帯域を超す高域周波数成分がＡ／Ｄ
変換器によつて変換され、収集データ中に雑音と
して含まれてしまう。
置では、データ収集レートを低い方に設定したと
き、標本化定理によりそのデータ収集レートで再
生可能な上限周波数よりも前置増幅器の帯域が広
くなるため、帯域を超す高域周波数成分がＡ／Ｄ
変換器によつて変換され、収集データ中に雑音と
して含まれてしまう。
そのためデータ収集レートを変更する際に、同
様に前置増幅器の帯域特性も変更する方法がとら
れるがその場合には、前置増幅器内の時定数回路
を切り換える機構を設ける必要があり、ICなど
による回路の小型化には適さないという問題があ
つた。
様に前置増幅器の帯域特性も変更する方法がとら
れるがその場合には、前置増幅器内の時定数回路
を切り換える機構を設ける必要があり、ICなど
による回路の小型化には適さないという問題があ
つた。
本発明は、上記した問題点を解決するため、
Ａ／Ｄ変換レートをデータ収集レートの上限値に
固定し、データ収集レートを下げたときデータ収
集レートを下げた割合に応じた個数のＡ／Ｄ変換
結果データを平均化し、すなわちデジタル的なデ
ータの平滑化を行うことにより、前置増幅器の帯
域がデータ収集レートに対して広すぎることによ
り雑音の入力を抑制するものである。そしてそれ
に基づく本発明の構成は、入力アナログ信号を増
幅する前置増幅器と、該前置増幅器に接続された
Ａ／Ｄ変換器と、該Ａ／Ｄ変換器を駆動する固定
サンプリングパルス源と、上記Ａ／Ｄ変換器から
出力されたＡ／Ｄ変換結果を累算する加算器と、
該Ａ／Ｄ変換結果を累算した回数を保持するカウ
ンタと、該加算器およびカウンタをクリアして
Ａ／Ｄ変換結果の累算回路を制御するために発信
される繰り返し周波数が可変の信号手段と、該加
算器から出力される累算結果を累算回数で割算す
る割算器と、該割算器から出力される割算結果を
データとして出力する出力手段とをそなえている
ことを特徴とするものである。
Ａ／Ｄ変換レートをデータ収集レートの上限値に
固定し、データ収集レートを下げたときデータ収
集レートを下げた割合に応じた個数のＡ／Ｄ変換
結果データを平均化し、すなわちデジタル的なデ
ータの平滑化を行うことにより、前置増幅器の帯
域がデータ収集レートに対して広すぎることによ
り雑音の入力を抑制するものである。そしてそれ
に基づく本発明の構成は、入力アナログ信号を増
幅する前置増幅器と、該前置増幅器に接続された
Ａ／Ｄ変換器と、該Ａ／Ｄ変換器を駆動する固定
サンプリングパルス源と、上記Ａ／Ｄ変換器から
出力されたＡ／Ｄ変換結果を累算する加算器と、
該Ａ／Ｄ変換結果を累算した回数を保持するカウ
ンタと、該加算器およびカウンタをクリアして
Ａ／Ｄ変換結果の累算回路を制御するために発信
される繰り返し周波数が可変の信号手段と、該加
算器から出力される累算結果を累算回数で割算す
る割算器と、該割算器から出力される割算結果を
データとして出力する出力手段とをそなえている
ことを特徴とするものである。
以下に、本発明の詳細を実施例にしたがつて説
明する。
明する。
第１図は本発明の１実施例であるデータ収集回
路の構成図である。第１図において、７は前置増
幅器、８はＡ／Ｄ変換器、９はサンプリングパル
ス発生器、１０は加算器、１１はラツチ回路、１
２はカウンタ、１３は割算器、１４はラツチ回路
を示す。また、eiは入力アナログ信号、ei′は増幅
されたei、Psはサンプリングパルス、DREQはデ
ータ要求信号、DATAは出力データを表してい
る。
路の構成図である。第１図において、７は前置増
幅器、８はＡ／Ｄ変換器、９はサンプリングパル
ス発生器、１０は加算器、１１はラツチ回路、１
２はカウンタ、１３は割算器、１４はラツチ回路
を示す。また、eiは入力アナログ信号、ei′は増幅
されたei、Psはサンプリングパルス、DREQはデ
ータ要求信号、DATAは出力データを表してい
る。
前置増幅器７は、入力アナログ信号eiを増幅
し、ei′としてＡ／Ｄ変換器８に出力する。前置
増幅器の帯域特性は、このデータ収集回路の可変
データ収集レートの上限値により定まる再生可能
周波数以下に設計される。
し、ei′としてＡ／Ｄ変換器８に出力する。前置
増幅器の帯域特性は、このデータ収集回路の可変
データ収集レートの上限値により定まる再生可能
周波数以下に設計される。
サンプリングパルス発生器９は、上記した可変
データ収集レートの上限値に等しい繰り返し周波
数のサンプリングパルスPsを発生する。Ａ／Ｄ
変換器８は各サンプリングパルスPsごとに入力
アナログ信号ei′をサンプルおよびホールドし、
さらにデジタル信号に変換して出力する(d)。
データ収集レートの上限値に等しい繰り返し周波
数のサンプリングパルスPsを発生する。Ａ／Ｄ
変換器８は各サンプリングパルスPsごとに入力
アナログ信号ei′をサンプルおよびホールドし、
さらにデジタル信号に変換して出力する(d)。
加算器１０およびラツチ回路１１は累算回路を
構成しており、指示された回数だけ順次のＡ／Ｄ
変換された結果ｄを累算する。ラツチ回路１１
は、データ要求信号DREQによりクリアされそし
てPsごとに加算器１０の加算結果Ａを保持し、
加算器１０の一方の入力に与えて、次のタイミン
グのPsで得られるＡ／Ｄ変換の結果ｄと加算さ
せる。したがつて相続くDREQの間に生じるPs
の個数だけ、順次のＡ／Ｄ変換結果データを累算
する。カウンタ１２もラツチ回路１１と同様に
DREQによりクリアされ、そして上記したDREQ
間のPsの個数をカウントする。このカウント値
は加算器１０が行つた累算の回数Ｂである。
構成しており、指示された回数だけ順次のＡ／Ｄ
変換された結果ｄを累算する。ラツチ回路１１
は、データ要求信号DREQによりクリアされそし
てPsごとに加算器１０の加算結果Ａを保持し、
加算器１０の一方の入力に与えて、次のタイミン
グのPsで得られるＡ／Ｄ変換の結果ｄと加算さ
せる。したがつて相続くDREQの間に生じるPs
の個数だけ、順次のＡ／Ｄ変換結果データを累算
する。カウンタ１２もラツチ回路１１と同様に
DREQによりクリアされ、そして上記したDREQ
間のPsの個数をカウントする。このカウント値
は加算器１０が行つた累算の回数Ｂである。
割算器１３は、上記した累算結果Ａを累算回数
Ｂで割算する。この割算結果Ｃは平均値を表して
おり、さらにラツチ回路１４に格納され、
DATAとして出力される。
Ｂで割算する。この割算結果Ｃは平均値を表して
おり、さらにラツチ回路１４に格納され、
DATAとして出力される。
このようにして、データ収集レートが下がるほ
ど、すなわちデータ要求信号DREQの間隔が長く
なるほど、Ａ／Ｄ変換結果データの累算回数が多
くなり、平均値をとる期間の幅が長くなる。これ
は平滑回路あるいは低域通過フイルタの時定数を
大きくした場合と等価であり、高域雑音成分を減
衰させる効果をもつ。
ど、すなわちデータ要求信号DREQの間隔が長く
なるほど、Ａ／Ｄ変換結果データの累算回数が多
くなり、平均値をとる期間の幅が長くなる。これ
は平滑回路あるいは低域通過フイルタの時定数を
大きくした場合と等価であり、高域雑音成分を減
衰させる効果をもつ。
第５図はデータ収集レートの変更例を示したも
ので、図１は入力アナログ信号eiと、サンプリン
グパルスPs（Ps1，Ps2，…）とＡ／Ｄ変換結果ｄ
（d1，d2，…）を示す。図２はデータ収集レート
が可変範囲の上限値の場合のデータ要求信号
DREQを示す。この場合はＡ／Ｄ変換結果ｄの累
算による平均化は行われず、各ｄはそのまま出力
される。図３はデータ収集レートが半分の場合、
図４はデータ収集レートが４分の１の場合の
DREQをそれぞれ示す。図３ではＡ／Ｄ変換結果
ｄを２個ずつ平均化し、図４ではＡ／Ｄ変換結果
ｄを４個ずつ平均化する。
ので、図１は入力アナログ信号eiと、サンプリン
グパルスPs（Ps1，Ps2，…）とＡ／Ｄ変換結果ｄ
（d1，d2，…）を示す。図２はデータ収集レート
が可変範囲の上限値の場合のデータ要求信号
DREQを示す。この場合はＡ／Ｄ変換結果ｄの累
算による平均化は行われず、各ｄはそのまま出力
される。図３はデータ収集レートが半分の場合、
図４はデータ収集レートが４分の１の場合の
DREQをそれぞれ示す。図３ではＡ／Ｄ変換結果
ｄを２個ずつ平均化し、図４ではＡ／Ｄ変換結果
ｄを４個ずつ平均化する。
なお、第１図において９ないし１４で示されて
いる各回路要素は、たとえばマイクロプロセツサ
のソフトウエア機能で置き換えることが可能であ
る。
いる各回路要素は、たとえばマイクロプロセツサ
のソフトウエア機能で置き換えることが可能であ
る。
以上のように本発明によれば、データ収集レー
トの変更に応じてデジタル的に雑音の除去特性を
変化させることができ、回路も簡単で小型に構成
することができる。
トの変更に応じてデジタル的に雑音の除去特性を
変化させることができ、回路も簡単で小型に構成
することができる。
第１図は本発明の１実施例回路の構成図、第２
図はデータ収集レート変更の説明図、第３図は従
来例の構成図、第４図は前置増幅器の帯域特性の
説明図、第５図は実施例動作の説明図である。 図中、７は前置増幅器、８はＡ／Ｄ変換器、９
はサンプリングパルス発生器、１０は加算器、１
１，１４はラツチ回路、１２はカウンタ、１３は
割算器、eiは入力アナログ信号、DREQはデータ
要求信号、DATAは出力データを示す。
図はデータ収集レート変更の説明図、第３図は従
来例の構成図、第４図は前置増幅器の帯域特性の
説明図、第５図は実施例動作の説明図である。 図中、７は前置増幅器、８はＡ／Ｄ変換器、９
はサンプリングパルス発生器、１０は加算器、１
１，１４はラツチ回路、１２はカウンタ、１３は
割算器、eiは入力アナログ信号、DREQはデータ
要求信号、DATAは出力データを示す。
Claims (1)
- １ 入力アナログ信号を増幅する前置増幅器と、
該前置増幅器に接続されたＡ／Ｄ変換器と、該
Ａ／Ｄ変換器を駆動する固定サンプリングパルス
源と、上記Ａ／Ｄ変換器から出力されたＡ／Ｄ変
換結果を累算する加算器と、該Ａ／Ｄ変換結果を
累算した回数を保持するカウンタと、該加算器お
よびカウンタをクリアしてＡ／Ｄ変換結果の累算
回数を制御するために発信される繰り返し周波数
が可変の信号手段と、該加算器から出力される累
算結果を累算回数で割算する割算器と、該割算器
から出力される割算結果をデータとして出力する
出力手段とをそなえていることを特徴とするアナ
ログデータ収集回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22457184A JPS61101899A (ja) | 1984-10-25 | 1984-10-25 | アナログデ−タ収集回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22457184A JPS61101899A (ja) | 1984-10-25 | 1984-10-25 | アナログデ−タ収集回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61101899A JPS61101899A (ja) | 1986-05-20 |
| JPH0441398B2 true JPH0441398B2 (ja) | 1992-07-08 |
Family
ID=16815843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22457184A Granted JPS61101899A (ja) | 1984-10-25 | 1984-10-25 | アナログデ−タ収集回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101899A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001228176A (ja) * | 2000-02-16 | 2001-08-24 | Hioki Ee Corp | 波形記録装置 |
-
1984
- 1984-10-25 JP JP22457184A patent/JPS61101899A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61101899A (ja) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5318036A (en) | Method and apparatus for removing baseline wander from an ECG signal | |
| US5296856A (en) | Window tracking ADC | |
| JP2000000219A (ja) | 胃電計及びそれにより得られるデ−タの解析方法 | |
| US6574573B1 (en) | Spectrum analysis and display method time series | |
| GB1494510A (en) | Tape playback apparatus including timing error correcting means | |
| US7227489B2 (en) | Digital data acquisition system | |
| US4540946A (en) | Variable characteristic filters | |
| JPH0441398B2 (ja) | ||
| US3548305A (en) | Repetitive,variable read-out speed spectrum analysis apparatus and method | |
| JPH0252971B2 (ja) | ||
| CA2004136A1 (en) | Extraneous frequency detector | |
| JP2582221B2 (ja) | 輪郭測定前処理回路 | |
| GB2077559A (en) | Variable characteristic filters | |
| RU2036558C1 (ru) | Способ аналого-цифрового преобразования узкополосных сигналов | |
| JP2718686B2 (ja) | アナログ―ディジタル変換装置 | |
| JPH0611481Y2 (ja) | スペクトラムアナライザ | |
| JPH0713687Y2 (ja) | Ｘ線ｃｔ装置 | |
| SU1060012A1 (ru) | Способ спектрального анализа вибрации двигател | |
| SU1485146A1 (ru) | Устройство для анализа спектра колебаний движущегося магнитного носителя | |
| SU1029204A2 (ru) | Устройство дл преобразовани узкополосного сигнала | |
| JPH04353718A (ja) | プラント監視装置 | |
| JPH0338926A (ja) | 多点測定装置 | |
| SU1576867A1 (ru) | Адаптивный спектроанализатор | |
| SU1322369A1 (ru) | Устройство дл измерени коэффициента детонации накопителей информации | |
| SU669382A1 (ru) | Устройство дл воспроизведени и анализа с магнитной ленты информационных сигналов переменной частоты |