Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0451868B2 - - Google Patents
[go: Go Back, main page]

JPH0451868B2 - - Google Patents

Info

Publication number
JPH0451868B2
JPH0451868B2 JP31381486A JP31381486A JPH0451868B2 JP H0451868 B2 JPH0451868 B2 JP H0451868B2 JP 31381486 A JP31381486 A JP 31381486A JP 31381486 A JP31381486 A JP 31381486A JP H0451868 B2 JPH0451868 B2 JP H0451868B2
Authority
JP
Japan
Prior art keywords
data
pattern
land
pad
true line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31381486A
Other languages
Japanese (ja)
Other versions
JPS63164487A (en
Inventor
Koji Ukai
Mikio Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61313814A priority Critical patent/JPS63164487A/en
Publication of JPS63164487A publication Critical patent/JPS63164487A/en
Publication of JPH0451868B2 publication Critical patent/JPH0451868B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプリント配線板を形成するためのパタ
ーンフイルム作成用データの検査方法に関するも
のであり、特にこの種のプリント配線板がラン
ド、ライン及びパツドからなるパターンを有する
場合のパターンフイルム作成用データの検査方法
に関するものである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a method for inspecting data for creating a pattern film for forming a printed wiring board, and in particular, this invention relates to a method for inspecting data for creating a pattern film for forming a printed wiring board. The present invention relates to a method of inspecting data for creating a pattern film when the pattern is composed of pads.

(従来の技術) プリント配線板上に必要な導体回路を形成する
ためには、どのような方法を採るにしても、当該
導体回路の元になるものがなければならない。通
常、この導体回路の元になるものとしては、導体
回路に対応するもの、すなわちパターンを描いた
パータンフイルムが使用されている。このパター
ンフイルムを作成するには、与えられた回路図か
らパターンフイルムのさらに元となるパターン設
計図を作成しなければならない。つまり、プリン
ト配線板に必要な導体回路を形成するためには、
まず回路図からパターン設計図を作成し、このパ
ターン設計図からさらにパターンフイルムを作成
する必要があるのであり、このパターンフイルム
を利用することによつて、ようやくプリント配線
板上に必要な導体回路を形成することができるの
である。
(Prior Art) In order to form a necessary conductor circuit on a printed wiring board, no matter what method is used, there must be something that will become the basis of the conductor circuit. Usually, a material corresponding to the conductor circuit, that is, a pattern film on which a pattern is drawn, is used as the source of the conductor circuit. To create this pattern film, it is necessary to create a pattern design drawing, which is the basis of the pattern film, from a given circuit diagram. In other words, in order to form the conductor circuits necessary for printed wiring boards,
First, it is necessary to create a pattern design drawing from the circuit diagram, and then create a pattern film from this pattern design drawing.By using this pattern film, it is finally possible to create the necessary conductor circuits on the printed wiring board. It can be formed.

このような手順を踏まなければならないのは、
回路図そのままではプリント配線板に直接導体回
路を形成することが困難であるからであり、しか
もプリント配線板に搭載される部品の大きさやプ
リント配線板自体の形状等を考慮して、効率のよ
い導体回路の設計を行わなければならないからで
ある。
These steps must be taken to
This is because it is difficult to form a conductor circuit directly on a printed wiring board using the circuit diagram as it is, and it is difficult to form a conductor circuit directly on a printed wiring board. This is because the conductor circuit must be designed.

以上のような与えられた回路図からパターン設
計図、このパターン設計図からさらにパターンフ
イルムを作成する場合に、現在の技術を以つてす
れば、電子計算機等を利用して回路図のデータを
入力するだけで直ちにパターンフイルムを形成す
ることは可能である。しかしながら、このような
作業を行うためには相当高度な電子計算機システ
ムを導入、使用しなければならず、特にこの種の
プリント配線板において多品種少量生産の要望が
強くなつてきている現在にあつては、コストの面
及び電子計算機システムの使用効率の面から現実
的ではない。換言すれば、プリント配線板上に必
要な導体回路を形成するにあたつて使用されるパ
ターンフイルムを、与えられた回路図から大型の
電子計算機システムを使用して直接形成すること
は不可能ではないが、このような方法は全体的に
はコストが掛り過ぎ、基礎部品であるプリント配
線板を作成する場合には現在のところリメツトは
ないのである。
If you want to create a pattern design drawing from the above-mentioned circuit diagram, and then create a pattern film from this pattern design drawing, with the current technology, you can use a computer etc. to input the circuit diagram data. It is possible to immediately form a pattern film by simply doing this. However, in order to carry out such work, it is necessary to introduce and use a fairly sophisticated computer system, which is especially important now that there is a strong demand for high-mix, low-volume production of this type of printed wiring board. This is not practical in terms of cost and efficiency of use of the computer system. In other words, it is impossible to directly form the pattern film used to form the necessary conductor circuits on a printed wiring board from a given circuit diagram using a large-scale computer system. However, such a method is generally too costly, and there is currently no remet for producing printed wiring boards, which are basic components.

従来のこのようなパターンフイルムを作成する
方法としては、概略次のような方法が採られてい
た。まず、与えられた回路図から、部品の配置や
パターンのレイアウトを考慮しながら、作業者が
パターン設計図を作成する。このパターン設計図
のチエツクを行つて修正した後に、このパターン
設計図からパターンフイルム作成用データを
CADシステム(通常デイジタイザーを含むシス
テム)を利用して作成し、このパターンフイルム
作成用データに基づいて、パターンフイルムを作
成するのである。そして、このパターンフイルム
上にできたパターンの中で、各ランド及び、ライ
ンが正しく形成されているか、またこれらが必要
以上に近接したり、接触したりしていないか、す
なわちエラーの有無を検査するのである。ところ
が、従来のこのようなパターンフイルムの検査
は、パターンフイルムの元になるパターンフイル
ム作成用データをパターンのランドとラインとに
一旦分割して数値化するとともに、これらランド
またはラインデータの内の任意の2つのデータを
選んで一対とし、このように選択された一対のデ
ータ間の状態が設定された範囲内にあるか否かを
検査することにより、パターンフイルム作成用デ
ータの良、不良を検査する方法が提案されてい
る。例えば、本発明の出願人等は、これに関する
方法を特願昭61−84810号において既に提案して
いる。
Conventional methods for creating such a pattern film have generally been as follows. First, an operator creates a pattern design drawing from a given circuit diagram, taking into account the arrangement of parts and the layout of the pattern. After checking and correcting this pattern design drawing, data for creating a pattern film is created from this pattern design drawing.
It is created using a CAD system (usually a system that includes a digitizer), and a pattern film is created based on this pattern film creation data. Then, in the pattern created on this pattern film, we inspect whether each land and line is formed correctly and whether they are unnecessarily close or in contact with each other, that is, whether there are any errors. That's what I do. However, in conventional pattern film inspection, the pattern film creation data, which is the basis of the pattern film, is first divided into pattern lands and lines and then digitized, and any of these land or line data is The data for pattern film creation is inspected for good or bad by selecting two pieces of data as a pair and inspecting whether the condition between the selected pair of data is within the set range or not. A method has been proposed. For example, the applicant of the present invention has already proposed a method related to this in Japanese Patent Application No. 84810/1983.

しかしながら、近年のプリント配線板におい
て、電子機器の小型化、軽量化、薄型化により電
子回路を構成する各種電子部品は、プリント配線
板に穴を空けそこに部品の足(リード)を挿入し
て、部品を取り付けるもの(DIP型)から、プリ
ント配線板に穴を空けずに部品を取り付ける表面
実装部品(SMD)の使用頻度が増加しており、
これらの電子部品を実装するプリント配線板につ
いても今までのものよりさらに高密度、高精度、
高品質が要求されている。
However, in recent years, printed wiring boards have become smaller, lighter, and thinner, and various electronic components that make up electronic circuits are made by drilling holes in the printed wiring board and inserting the legs (leads) of the components into them. The use of surface mount devices (SMD), which attach components without making holes on printed wiring boards, is increasing from devices that attach components (DIP type).
The printed wiring boards on which these electronic components are mounted also have higher density, higher precision, and
High quality is required.

これにともなつて、従来のプリント配線板に必
要な導体回路を形成するためのパターンフイルム
上のパターンは、ランド及びラインから形成され
ていたが、前記表面実装部品を搭載するためのプ
リント配線板に必要な導体回路を形成するための
パターンフイルム上のパターンの中には、ランド
及びラインの他に、前記表面実装部品を取り付け
るためのパツドが形成されることになつてきた。
これによつて、前記パターンフイルム作成用デー
タは、従来のランドの中心座標と半径とからなる
ランドデータと、ラインの端点の座標とその半径
を示すラインデータの他に、パツドの端点の座標
とその半径を示すパツドデータから形成されるこ
とになる。しかし、前記ラインデータと前記パツ
ドデータは同じデータ、すなわち座標とその半径
を示すデータからできているために、ラインとパ
ツドとをデータ上明確に区別することができない
のである。
Along with this, the pattern on the pattern film for forming the conductor circuit required for conventional printed wiring boards was formed from lands and lines, but the pattern on the printed wiring board for mounting the surface mount components has become more and more popular. In addition to lands and lines, pads for attaching the surface mount components have been formed in the pattern on the pattern film for forming the conductor circuits necessary for the.
As a result, the pattern film creation data includes conventional land data consisting of the center coordinates and radius of a land, line data indicating the coordinates of the end point of the line and its radius, and the coordinates of the end point of the pad. It is formed from pad data indicating the radius. However, since the line data and the pad data are made up of the same data, that is, data indicating coordinates and their radius, it is not possible to clearly distinguish lines and pads from the data.

このようなことから、前記の既に提案している
検査方法では、ランド及びラインからなるパター
ンのためのパターンフイルム作成用データに関し
ては、充分対応できているが、ランド及びライン
の他に前記のようなパツドをも含むパターンのた
めのパターンフイルム作成用データの検査に対し
ては、何らパツドに関して対応されておらず、パ
ツド部分に関しては、未検査の状態であつた。
For this reason, the inspection method already proposed above is sufficient for data for creating a pattern film for patterns consisting of lands and lines. Regarding the inspection of data for creating a pattern film for a pattern including large pads, no support was provided for the pads, and the pad portions remained uninspected.

結局、前記表面実装部品を1個でも搭載するた
めのプリント配線板、すなわち表面実装部品を実
装するためのパツドを有するプリント配線板のパ
ターンフイルムの検査は、パターンフイルム作成
完了後に目視等の人手によつて行うか、あるいは
前記の既に提案されている検査方法によつて、ラ
ンド及びラインからなるパターンの部分だけを検
査したのち、パターンフイルムを作成し、目視等
の人手によつてフイルムの検査をする以外にな
く、相当な時間を要するだけでなく、場合によつ
ては見落し等があつて完全なチエツクが行われな
いこともある。いずれにしても、完成後のパター
ンフイルムに誤りがある場合には、前述した
CADデータすなわちパターンフイルム作成用デ
ータを修正した後に、パターンフイルム再度作成
する必要があり、設計時間が長くなり、かつ最終
的な製品であるプリント配線板のコスト高につな
がつていたのである。
After all, inspection of the pattern film of a printed wiring board for mounting even one surface mount component, that is, a printed wiring board having pads for mounting the surface mount component, is carried out manually, such as by visual inspection, after the pattern film has been created. Alternatively, after inspecting only the pattern portion consisting of lands and lines using the previously proposed inspection method, a pattern film is prepared and the film is inspected manually, such as by visual inspection. Not only does it take a considerable amount of time, but in some cases, there may be an oversight and a complete check may not be performed. In any case, if there is an error in the completed pattern film, please contact us as described above.
After correcting the CAD data, that is, the data for creating the pattern film, it was necessary to create the pattern film again, which increased the design time and increased the cost of the final product, the printed wiring board.

(発明が解決しようとする問題点) 本発明は以上のような実状に鑑みてなされたも
ので、その解決しようとする問題点は、表面実装
用プリント配線板上に形成される導体回路のため
のパターンフイルムの元になるパターンフイルム
作成用データを検査する場合の信頼性の低さ及び
効率の悪さである。
(Problems to be Solved by the Invention) The present invention has been made in view of the above-mentioned circumstances, and the problems to be solved are for conductive circuits formed on surface-mount printed wiring boards. The problem is low reliability and low efficiency when inspecting data for creating a pattern film, which is the basis of the pattern film.

そして、本発明の目的とするところは、このよ
うな表面実装プリント配線板のためのパターンフ
イルムの元になるパターンフイルム作成用データ
を検査する場合の種々な問題を解決て、既にある
簡単な設備を使用して効率良くかつ低いコストで
パターンフイルム作成用データを検査することの
できる方法を提供することにある。特に、本発明
は、表面実装プリント配線板用のパターンフイル
ム作成用データの検査作業が容易となり、検査時
間を短縮することができて、しかも完成品の信頼
性を向上させるプリント配線板用のパターンフイ
ルム作成用データの検査方法を提供することを目
的とするものである。
The purpose of the present invention is to solve various problems when inspecting data for creating a pattern film, which is the basis of a pattern film for such a surface-mounted printed wiring board, and to solve these problems using existing simple equipment. It is an object of the present invention to provide a method for inspecting pattern film creation data efficiently and at low cost using the following. In particular, the present invention facilitates inspection of data for creating a pattern film for surface-mounted printed wiring boards, reduces inspection time, and improves the reliability of finished products. The purpose of this invention is to provide a method for inspecting data for film production.

(問題点を解決するための手段) 以上の問題点を解決するために本発明が採つた
手段は、 「与えられた回路図からプリント配線板上のラ
ンド、ライン及びビパツドからなるパターンを形
成するためのパターン設計図を作成し、このパタ
ーン設計図からパターンフイルム作成用データを
形成して、このパターンフイルム作成用データの
正誤を検査して修正した後、前記プリント配線板
上のパターンを形成するためのパターンフイルム
を作成するにあたつて、 前記パターンフイルム作成用データを、前記ラ
ンドの中心座標と半径とからなるランドデータ
と、前記ライン及びパツドの端点の座標とその半
径及びこれら端点が連続していることを示すデー
タとからなるラインデータとに分解して形成し、 前記プリント配線板上のソルダーマスクを形成
するためのソルダーマスクフイルム作成用データ
から、前記プリント配線板のマスクされない非マ
スク領域を算出し、 前記ラインデータが前記非マスク領域内にある
か否かを演算処理して、前記ラインデータを非マ
スク領域内にない真正ラインデータと、非マスク
領域内にあるパツドデータとに新たに分解して形
成するとともに、 前記パターン設計図を所定の区画に分解して、
この区画内に入る前記ランドデータ、真正ライン
データ及びパツドデータを当該区画毎に記憶し、
この区画内に入る1つの前記ランドデータ、真正
ラインデータまたはパツドデータと、同じ区画内
に入る他の1つの前記ランドデータ、真正ライン
データまたはパツドデータとの一組を選択して両
者間の距離を算出し、 この算出された距離が設定された一定値内にあ
るか否かを演算処理することにより、前記パター
ンフイルム作成用データのエラー部分を検出する
ようにしたことを特徴とするプリント配線板用の
パターンフイルム作成用データの検査方法。」 である。
(Means for Solving the Problems) The means taken by the present invention to solve the above problems are as follows: ``Form a pattern consisting of lands, lines, and pads on a printed wiring board from a given circuit diagram. A pattern design drawing is created for the process, pattern film creation data is created from this pattern design diagram, the correctness of this pattern film creation data is inspected and corrected, and then a pattern on the printed wiring board is formed. In creating a pattern film for the land, the pattern film creation data is composed of land data consisting of the center coordinates and radius of the land, the coordinates and radius of the end points of the line and pad, and the continuity of these end points. data indicating that the printed wiring board is unmasked, and line data consisting of line data that is not masked on the printed wiring board. calculate the area, perform arithmetic processing to determine whether or not the line data is within the non-masked area, and convert the line data into true line data that is not within the non-masked area and pad data that is within the non-masked area. At the same time, the pattern design drawing is disassembled into predetermined sections,
The land data, true line data and pad data that fall within this section are stored for each section,
Select a pair of land data, true line data, or pad data that falls within this section and another land data, true line data, or pad data that falls within the same section, and calculate the distance between them. and detects an error portion of the pattern film creation data by performing arithmetic processing to determine whether the calculated distance is within a predetermined value. A method of inspecting data for creating a pattern film. ”.

すなわち、本発明に係る検査方法は、パターン
フイルム上のパターンをランドとラインのみに限
定して、パターンフイルム作成用データを単にラ
ンドとラインデータに分解し数値化するのではな
く、パターンフイルム作成用データをランドとラ
インデータに一旦分割して数値化したのちに、プ
リント配線板上のソルダーマスクを形成するため
のソルダーマスクフイルム作成用データから、前
記ラインデータを真正ラインデータとパツドデー
タに分割して数値化するのである。その後、パタ
ーン設計図上の適宜分割することによつて一定の
分割区画毎に、これらランドと真正ライン及びパ
ツドデータの内の任意の2つのデータを選んで一
対にし、このように選択された一対のデータ間の
状態が設定された範囲内にあるか否かを分割区画
毎の全ての対にわたつて検査することにより、パ
ターンフイルム作成用データの良、不良を検査す
るものである。
That is, the inspection method according to the present invention limits the pattern on the pattern film to only lands and lines, and does not simply decompose the data for creating the pattern film into land and line data and digitize it. After dividing the data into land and line data and converting them into numerical values, the line data is divided into true line data and pad data from data for creating a solder mask film for forming a solder mask on a printed wiring board. Quantify it. After that, by appropriately dividing the pattern design drawing, any two of these land, true line, and pad data are selected and paired for each predetermined divided section, and the pair of data selected in this way is By checking whether the state between the data is within a set range or not across all pairs of divided sections, it is possible to check whether the data for creating the pattern film is good or bad.

本発明においては、パターンフイルム作成用デ
ータをランドデータと真正ラインデータ及びパツ
ドデータに分割することに意味がある。パターン
フイルム作成用データは、ランドまたはラインを
示すパラメータと、ランドの中心座標とその半径
と、ラインの両端点の座標とその半径から形成さ
れ、真正ライン及びパツドは同じラインとして扱
われており、これらを判別することができないか
らである。そこで、真正ラインとパツドとを判別
するために、プリント配線板上のパターンを被覆
するための絶縁被膜(ソルダーマスク)を形成す
るためのソルダーマスクフイルム作成用データを
利用することにした。つまり、表面実装部品を取
り付けるためのパツドは、その特性上、必ず前記
ソルダーマスクによつて被覆されないため、前記
ソルダーマスク作成用データから前記プリント配
線板のマスクされない領域を算出し、前記ライン
データを非マスク領域内にない真正ラインデータ
と、非マスク領域内にあるパツドデータとに分解
して形成したものである。また、このように分解
された形成されランドデータと真正ラインデータ
及びパツドデータの検査をパターン設計図上を適
宜分割することによつて得られた一定の範囲内毎
に行うようにすることにより、検査に必要なデー
タの対の組み合せの数を大幅に減らして、近年の
プリント配線板のように表面実装部品を搭載する
頻度が増加し、かつその回路パターンが複雑化し
てきている現状に十分対処し得る検査を行うもの
である。
In the present invention, it is meaningful to divide pattern film creation data into land data, true line data, and pad data. The pattern film creation data is formed from parameters indicating the land or line, the center coordinates of the land and its radius, and the coordinates of both end points of the line and its radius, and true lines and pads are treated as the same line. This is because these cannot be distinguished. Therefore, in order to distinguish between true lines and pads, we decided to use data for creating a solder mask film for forming an insulating film (solder mask) to cover a pattern on a printed wiring board. In other words, pads for mounting surface mount components are not always covered by the solder mask due to their characteristics, so the unmasked area of the printed wiring board is calculated from the solder mask creation data, and the line data is It is formed by dividing it into true line data that is not in the non-masked area and pad data that is in the non-masked area. In addition, by inspecting the formed land data, true line data, and pad data separated in this way within a certain range obtained by appropriately dividing the pattern design drawing, the inspection can be improved. By significantly reducing the number of data pair combinations required for the process, we can fully cope with the current situation where the frequency of mounting surface-mounted components on printed wiring boards in recent years has increased, and the circuit patterns have become more complex. This is the test that will be carried out to obtain the results.

次に、本発明の原理を図面を使用して概略的に
説明する。
Next, the principle of the present invention will be schematically explained using the drawings.

この発明において使用される原理は次の通りで
ある。この発明の基本的な考え方は、第4図に示
したようなプリント配線板上のパターン(導体回
路)は、第6図のイ〜ハに示すように円(ラン
ド)と両端が半円状または角状になつた帯(真正
ライン、パツド)としてとらえることにある。こ
のようにパターンを考えれば、どのように複雑な
パターンであつても、上記の円(ランド)と帯
(真正ライン、パツド)との組み合わせによつて
確実にパターンを実現することができるのであ
る。
The principle used in this invention is as follows. The basic idea of this invention is that the pattern (conductor circuit) on the printed wiring board as shown in Figure 4 has a circular (land) shape and a semicircular shape at both ends, as shown in Figures A to C of Figure 6. Alternatively, it can be seen as a angular band (true line, padsudo). If we consider patterns in this way, no matter how complex the pattern is, we can reliably realize the pattern by combining the circles (lands) and bands (true lines, pads) mentioned above. .

例えば、第4図に示したようなパターンをプリ
ント配線板上に形成する場合を例に採つて説明す
ると、まずこのパターンを、電子部品の端子が挿
入されたりスルーホールが形成されたりする個所
としてのランド40と、電子部品の端子が接続さ
れたりする個所としてのパツド60と、これらの
ランド40またはパツド60を電気的に接続する
パターンとしての真正ライン50とに分割して考
える。この場合、真正ライン50としては、直線
部分はそのまま1つの真正ライン50とし、この
真正ライン50が折れ曲つている場合には、その
折れ曲がつた部分から別の真正ライン50が延び
ているものとするのである。
For example, to explain the case where a pattern as shown in Fig. 4 is formed on a printed wiring board, first, this pattern is used as a place where a terminal of an electronic component is inserted or a through hole is formed. The pad 60 is a part to which a terminal of an electronic component is connected, and the true line 50 is a pattern to electrically connect these lands 40 or pads 60. In this case, the straight line 50 is one true line 50 as it is, and if this true line 50 is bent, another true line 50 extends from the bent part. That is to say.

第4図に示したパターン回路図の例の一部を拡
大し、以上のように分割して考えて見ると、第5
図に示したようになる。この第5図で示したもの
の場合には、2個のランド40と1本のパツド6
0と3本の真正ライン50からなつていることに
なるが、勿論、パターンの中には1個のランド4
0、パツド60または真正ライン50によつて構
成されているものもある。
If we enlarge a part of the example of the pattern circuit diagram shown in Figure 4 and consider it by dividing it as above, we can see that
The result will be as shown in the figure. In the case shown in FIG. 5, there are two lands 40 and one pad 6.
0 and three true lines 50, but of course there is one land 4 in the pattern.
0, a pad 60 or a true line 50.

これらのランド40と真正ライン50及びパツ
ド60をそれぞれ別個に取り出して示したのが第
6図のイ〜ハである。このランド40と真正ライ
ン50及びパツド60を規定する場合には、ラン
ド40にあつては、その中心座標とランド40自
体の半径で以つて当該ランド40を数値化するの
であり、真正ライン50にあつては、当該真正ラ
イン50の端点の座標と当該真正ライン50の太
さ(あるいは幅)及び両端点が連結していること
を示すデータによつて当該真正ライン50を数値
化するのである。また、パツド60にあつては、
当該パツド60の端点の座標と当該パツド60の
太さ(あるいは幅)を示すデータによつて当該パ
ツド60を数値化するのである。換言すれば、本
発明にあつては、これらのランド40と真正ライ
ン50及びパツド60を規定する各データは、ベ
クトル量からなるデータとして使用するものなの
である。
6A to 6C show the land 40, true line 50, and pad 60 taken out and shown separately. When defining the land 40, the true line 50, and the pad 60, the land 40 is quantified using its center coordinates and the radius of the land 40 itself. In this case, the true line 50 is digitized based on the coordinates of the end points of the true line 50, the thickness (or width) of the true line 50, and data indicating that both end points are connected. In addition, for Pad 60,
The pad 60 is digitized using data indicating the coordinates of the end points of the pad 60 and the thickness (or width) of the pad 60. In other words, in the present invention, each data defining these lands 40, true lines 50, and pads 60 is used as data consisting of vector quantities.

以上のようなベクトルデータを使用してパター
ンフイルム作成用データを検査する場合に、正常
な状態を第7図、第8図及び第9図のイ〜ハに示
したように規定しておく。すなわち、第7図はラ
ンド40と真正ライン50とが正常に位置してい
る場合を示し、ランド40の中心と真正ライン5
0の1つの端点との中心が一致している場合であ
る。第8図は真正ライン50と真正ライン50と
が正常に位置している場合を示し、一方の真正ラ
イン50の端点と他方の真正ライン50の端点と
が一致している場合である。第9図のイと第9図
のロ及び第9図のハは真正ライン50とパツド6
0とが正常に位置している場合を示し、第9図の
イと第9図のロは真正ライン50とパツド60が
水平方向に交わり、かつ真正ライン50がパツド
60の垂直方向にはみ出していない場合である。
第9図のハは、真正ライン50とパツド60が垂
直に交わり、かつ真正ライン50がパツド60を
突き抜けていない場合である。
When inspecting pattern film production data using the vector data as described above, normal states are defined as shown in A to C of FIGS. 7, 8, and 9. That is, FIG. 7 shows a case where the land 40 and the true line 50 are located normally, and the center of the land 40 and the true line 5
This is a case where the center of 0 coincides with one end point. FIG. 8 shows a case where the true lines 50 and the true lines 50 are positioned normally, and the end point of one true line 50 and the end point of the other true line 50 coincide. A in Figure 9, B in Figure 9, and C in Figure 9 are the true line 50 and the pad 6.
9A and 9B are cases in which the true line 50 and the pad 60 intersect in the horizontal direction, and the true line 50 protrudes from the pad 60 in the vertical direction. This is the case where there is no.
9C is a case where the true line 50 and the pad 60 intersect perpendicularly, and the true line 50 does not penetrate through the pad 60.

換言すれば、真正ライン50とパツド60が正
常な状態にあるとは、両者の中心線が平行の場合
と、直交する場合とにそれぞれ分けて説明すれば
次の通りである。
In other words, the true line 50 and the pad 60 are in a normal state if their center lines are parallel and orthogonal, respectively.

●両者の中心線が平行の場合 真正ライン50の端点51の半径をR1、パ
ツド60の端点61の半径をR2、両中心線の
距離をL1とすると、 R2≧R1+L1 なる条件を満たす場合が正常な状態である。
●When the center lines of both are parallel If the radius of the end point 51 of the true line 50 is R 1 , the radius of the end point 61 of the pad 60 is R 2 , and the distance between both center lines is L 1 , then R 2 ≧R 1 +L 1 A normal state is when the following conditions are met.

●両者の中心線が直交する場合 真正ライン50の両端点51と、パツド60
の両端点61を結ぶ中心線間との距離をL2
L3とすると、 R2≧R1+L2 または、 R2≧R1+L3 のいずれかの条件を満たす場合が正常な状態で
ある。
●When the center lines of both are orthogonal, both end points 51 of the true line 50 and the pad 60
The distance between the center line connecting both end points 61 is L 2 ,
Assuming L 3 , the normal state is when either of the conditions R 2 ≧R 1 +L 2 or R 2 ≧R 1 +L 3 is satisfied.

勿論、ランド40、真正ライン50またはパツ
ド60のうちいずれか2つの組において、十分距
離があるものについては、それで正常なものとす
るのである。
Of course, if there is a sufficient distance between any two of the land 40, true line 50, or pad 60, that is considered normal.

これに対して、第10図のイ〜ハはランド4
0、真正ライン50またはパツド60の一対が正
常に位置していない場合の代表的な例が示してあ
る。第10図のイはランド40と真正ライン50
またはパツド60とが近接しすぎた状態、第10
図のロは真正ライン50と真正ライン50とが交
差している状態、そして、第10図はランド40
と真正ライン50またはパツド60が干渉し合つ
ている状態である。これらの状態は、いずれもプ
リント配線板上のパターンとして形成された場合
に、各導体回路のシヨートの原因となるものであ
る。
In contrast, I to C in Figure 10 are land 4
0, a typical example is shown in which a pair of true lines 50 or pads 60 are not properly positioned. A in Figure 10 is land 40 and true line 50
Or the state where the pad 60 is too close, the 10th
B of the figure shows a state where the true line 50 and the true line 50 intersect, and FIG.
This is a state in which the true line 50 or the pad 60 are interfering with each other. All of these conditions cause shortening of each conductor circuit when it is formed as a pattern on a printed wiring board.

以上のようなベクトル量で作成されるランド4
0データと真正ライン50データ及びパツド60
データとの組合せにより、プリント配線板上に形
成されるパターンの全体像をとられることによつ
てパターンフイルム作成用データの検査を容易に
行うようにするのである。
Land 4 created with the above vector quantities
0 data and true line 50 data and pad 60
In combination with the data, the entire image of the pattern formed on the printed wiring board can be taken, thereby making it easier to inspect the data for creating the pattern film.

そしてさらに、高密度化実装の要求されている
近年のプリント配線板用のパターンフイルムにあ
つては、そのままではランド40と真正ライン5
0及びパツド60の任意の2つの組み合わせは膨
大な量になるので、基準となるパターン設計図を
所定の区画に分解して、この分解された1つの範
囲中に入るランド40と真正ライン50及びパツ
ド60の組み合わせのみを考慮するようにして、
検査しなければならないランド40と真正ライン
50及びパツド60の組合せの数を少なくするの
である。このようにできるのは、ランド40、真
正ライン50またはパツド60のいずれか2つの
近接し過ぎあるいはシヨートは、隣接するランド
40、真正ライン50またはパツド60において
のみ考慮すればよいからであり、大きく離れてい
るランド40、真正ライン50またはパツド60
の一対の検査は事実上無駄になるからである。
Furthermore, in the case of pattern films for recent printed wiring boards that require high-density mounting, land 40 and true line 5
Since the number of arbitrary two combinations of 0 and pad 60 is enormous, the standard pattern design drawing is decomposed into predetermined sections, and the land 40, true line 50, and By considering only the combination of pads 60,
This reduces the number of land 40, true line 50, and pad 60 combinations that must be inspected. This is possible because any two lands 40, true lines 50, or pads 60 that are too close together or short need to be considered only in the adjacent lands 40, true lines 50, or pads 60; Distant land 40, true line 50 or padded 60
This is because a pair of tests would be practically wasted.

(実施例) 次に、本発明について、図面を参照しながら詳
細に説明する。
(Example) Next, the present invention will be described in detail with reference to the drawings.

第1図は、特許請求の範囲に対応した図面であ
り、本発明に係る手順が順を追つて示してある。
この第1図は、第2図の手順(C)から(E)に至る部分
に対応するものである。第2図に示した手順は、
第11図に例示したような回路図10から、第1
3図に示したようなパターンフイルム30を形成
する場合の手順を示したもので、手順(A)において
は必要な電子部品を組み合わせて電気的に接続し
た回路図10を通常の設計の方法で作成するので
ある。このように作成した回路図10から、電子
部品の大きさ及び位置、プリント配置板の大きさ
及びそれに配置される各種電子部品等のレイアウ
ト等を考慮しながら、手順(B)においてパターン設
計図20を作成する。その後、演算処理によつて
パターンフイルム30を容易に形成できるよう
に、手順(C)においてパターン設計図20から所定
のデータ(パターンフイルム作成用データ)を作
成し、これを手順(D)において検査する。そして、
この検査に基づいて得られた結果から手順(E)にお
いて当該データの修正を行い、最後にこの修正デ
ータから自動作図装置を使用して、最終目的であ
るパターンフイルム30を形成するのである。
FIG. 1 is a drawing corresponding to the scope of the claims, and shows the steps according to the present invention in order.
This FIG. 1 corresponds to steps (C) to (E) in FIG. 2. The steps shown in Figure 2 are:
From the circuit diagram 10 as illustrated in FIG.
This figure shows the procedure for forming the pattern film 30 as shown in Figure 3. In step (A), the circuit diagram 10 in which the necessary electronic components are combined and electrically connected is created using a normal design method. Create it. From the circuit diagram 10 created in this way, a pattern design drawing 20 is created in step (B) while taking into account the size and position of the electronic components, the size of the printed layout board, and the layout of various electronic components placed on it. Create. After that, predetermined data (pattern film creation data) is created from the pattern design drawing 20 in step (C) so that the pattern film 30 can be easily formed by arithmetic processing, and this is inspected in step (D). do. and,
Based on the results obtained from this inspection, the data is corrected in step (E), and finally, the pattern film 30, which is the final objective, is formed from this corrected data using an automatic drawing device.

本発明の方法は、前述した通り、第2図に示し
た以上の手順の内の(C)から(E)に至る手順を改良し
たものであるが、このことを主として第1図及び
第3図を使用して詳細に説明する。
As mentioned above, the method of the present invention is an improvement of the steps (C) to (E) of the above steps shown in FIG. This will be explained in detail using figures.

まず、第1図の手順(a)にあつては、回路図10
を基にして作成されたパターン設計図20から、
プリント配線板上のパターンとして形成される各
ランド40及びライン(真正ライン50またはパ
ツド60)をデイジタイザー等を使用して数値化
する。この場合、各ランド40及びライン(真正
ライン50またはパツド60)は、上述したよう
にランド40の中心座標41と半径とからなるラ
ンドデータとライン(真正ライン50またはパツ
ド60)の端点51,61の座標とその半径及び
これら端点が連続していることを示すデータとか
らなるラインデータとに分解して数値化するので
ある。
First, for step (a) in Fig. 1, circuit diagram 10
From pattern design drawing 20 created based on
Each land 40 and line (true line 50 or pad 60) formed as a pattern on the printed wiring board is digitized using a digitizer or the like. In this case, each land 40 and line (true line 50 or pad 60) is defined by the land data consisting of the center coordinates 41 and radius of the land 40 and the end points 51, 61 of the line (true line 50 or pad 60), as described above. It is decomposed into line data consisting of the coordinates of , its radius, and data indicating that these end points are continuous, and then converted into numerical values.

次に、第1図の手順(b)において、プリント配線
板上のパターンを被覆するためのソルダーマスク
を形成するためのソルダーマスクフイルム作成用
データから、プリント配線板上のパターンを被覆
しない非マスク領域70を算出する。そして、手
順(c)において、手順(a)で求められたラインデータ
が非マスク領域内にあるか否かを演算処理するの
である。これによつてラインデータを非マスク領
域70内にない真正ラインデータと、非マスク領
域70内にあるパツドデータとに分解して形成で
きるのである。
Next, in step (b) of Figure 1, from the data for creating a solder mask film for forming a solder mask to cover the pattern on the printed wiring board, a non-mask film that does not cover the pattern on the printed wiring board is selected. Calculate area 70. Then, in step (c), arithmetic processing is performed to determine whether the line data obtained in step (a) is within the non-masked area. As a result, line data can be separated into true line data that is not within the non-masked area 70 and pad data that is within the non-masked area 70.

以上のようにして形成したランドデータと真正
ラインデータ及びパツドデータに対して、パター
ン設計図20を概念的に所定の区画に分解し、こ
の区画内に入るランドデータ、真正ラインデータ
またはパツドデータを記憶するのが、第1図の手
順(d)である。この場合、各区画毎に順序番号を付
しておくと、後述する演算処理を効率良く行うこ
とができる。パターン設計図20を概念的に所定
の区画に分解することは、パターン設計図20に
直接線等を引いて分解するという意味ではなく、
後述のように各ランドデータと真正ラインデータ
及びパツドデータが入り得る範囲を決めるという
意味であり、従つて完成後のパターンフイルム3
0を所定の区画に分解するようにしてもよいもの
である。
With respect to the land data, true line data, and pad data formed as described above, the pattern design drawing 20 is conceptually decomposed into predetermined sections, and the land data, true line data, or pad data that fall within these sections are stored. This is step (d) in Figure 1. In this case, by assigning a sequence number to each section, the arithmetic processing described below can be performed efficiently. Conceptually disassembling the pattern design drawing 20 into predetermined sections does not mean drawing lines directly on the pattern design drawing 20 and disassembling it.
As will be described later, this means determining the range in which each land data, true line data, and pad data can fit, and therefore the pattern film 3 after completion.
0 may be decomposed into predetermined sections.

このようにパターン設計図20等を概念的に所
定の区画に分解するのは、一つのランドデータ、
真正ラインデータまたはパツドデータと、他の一
つのランドデータ、真正ラインデータまたはパツ
ドデータとの一組を選択するに際して、ラインデ
ータ、真正ラインデータまたはパツドデータとの
総計が多い場合には、両者の組み合わせの数が膨
大なものとなるため、これを避ける目的で行うの
である。
In this way, conceptually dividing the pattern design drawing 20 etc. into predetermined sections is one piece of land data,
When selecting a set of true line data or pad data and another piece of land data, true line data or pad data, if the total number of line data, true line data or pad data is large, the number of combinations of both. This is done to avoid this, since the amount of data would be enormous.

このように所定の区画内に入るようにして数値
化したランド40と真正ライン50及びパツド6
0について、これらの内の任意の一組を選択し、
これら一組のデータ間の距離を算出するのが手順
(e)である。この場合、一組のデータとして真正ラ
インデータが入つている場合には、この真正ライ
ン50の両端点51を結んだ線分と、他のランド
40の中心座標41、または真正ライン50の両
端点51、またはパツド60の両端点61との距
離を算出することになるのである。なお、ランド
40とランド40との距離の算出は、両者の中心
座標41の距離を算出することにより容易に行う
ことができる。
The land 40, the true line 50, and the pad 6 that are digitized to fit within the predetermined section in this way
0, select any set of these,
The procedure is to calculate the distance between these sets of data.
(e). In this case, if true line data is included as a set of data, a line segment connecting both end points 51 of this true line 50 and the center coordinates 41 of another land 40 or both end points of the true line 50 51 or both end points 61 of the pad 60. Note that the distance between the lands 40 can be easily calculated by calculating the distance between the center coordinates 41 of the two.

このようにして算出した各距離について、これ
が所定範囲内にあるか否かを演算処理するのが手
順(e)であり、その後、これと同様な演算処理を手
順(f)にて各データの組毎に行い、かつ分割された
各区画内の全ての組毎に行うのが手順(g)である。
Step (e) is to perform arithmetic processing on each distance calculated in this way to determine whether it is within a predetermined range, and then a similar calculation process is performed on each data in step (f). Step (g) is performed for each group, and for all groups in each divided section.

以上の手順(e)から手順(g)までの詳細を、第3図
を参照して説明する。
Details of the above steps (e) to (g) will be explained with reference to FIG.

まず、ステツプにて検査範囲である1つの区
画を選択する。そして、次のステツプで全ての
区画について検査したか否かをチエツクして、全
ての区画について検査が行われていればステツプ
〓〓に移行して検査ジヨブは終了するが、そうでな
い場合はステツプに移行する。
First, in step one section as the inspection range is selected. Then, in the next step, it is checked whether all the sections have been inspected. If all the sections have been inspected, the inspection job moves to step 〓〓 and ends, but if not, the inspection job ends. to move to.

ステツプにおいては、1つの区画内での一組
のデータを選択する。この一組のデータが最後の
ものかどうかをステツプで確認して、そうであ
ればステツプに戻り、そうでなければステツプ
に移行する。
In this step, a set of data within one section is selected. The step checks whether this set of data is the last one, and if so, returns to the step; if not, moves to the step.

このステツプにあつては、ステツプで選択
された一組のデータが真正ラインデータと真正ラ
インデータとからなつているか否かをチエツクす
る。もし、真正ラインデータと真正ラインデータ
とからなつていれば次のステツプに移行して両
者に交わりがあるか否かをチエツクする。両者に
交わりがある場合とは、第15図のイ及びロの状
態をいうのであり、第15図のイは正常な状態
(各端点51が一致している)、第15図のロは正
常でない状態(各端点51が一致していない)を
示している。
In this step, it is checked whether the set of data selected in the step consists of true line data and genuine line data. If it consists of genuine line data and true line data, the process moves to the next step and checks whether or not there is an intersection between the two. The case where the two intersect refers to the states A and B in Fig. 15, where A in Fig. 15 is a normal state (each end point 51 coincides), and B in Fig. 15 is a normal state. (the end points 51 do not match).

この二つの真正ラインデータに交わりがある場
合で、第15図のイの状態かロの状態かを検査す
るのがステツプである。すなわち、このステツ
プで各端点51の内一致するものがあれば各真
正ライン50が正常に折れ曲つている場合である
から、次の検査を行うべくステツプに移行する
のである。また、このステツプで各端点51の
内一致するものがなければ、各真正ライン50が
正常に交わつていないのであるからステツプに
移行してエラー登録がなされる。
If these two true line data intersect, the step is to check whether it is in the state A or B in FIG. 15. That is, if any of the end points 51 match in this step, it means that each true line 50 is bent normally, and the process moves on to the next step to perform the next inspection. Furthermore, if none of the end points 51 match in this step, it means that the true lines 50 do not intersect normally, and the process moves on to this step and an error is registered.

また、ステツプにおいて交わりがないと判定
された場合には、両真正ラインデータ間の関係は
第15図のハまたはニの状態にあることになる。
第15図のハの状態は両真正ライン50が近接し
過ぎている場合であり、第15図のニの状態は両
真正ライン50が正常に離れている場合である。
この真正ライン50が正常に離れているか否かの
判定は、予め設定された距離l1の値より長いか短
いかによついてなされる。この距離l1の値の設定
はプリント配線板の形状あるいは各真正ライン5
0のフアイン化の要求程度等に応じて適宜決定さ
れるものである。このステツプにおいて場合分
けした後にあつては、ステツプにおいて上述し
た距離l1の値より長いか短いかを検査してからス
テツプまたはに移行するのである。
If it is determined in the step that there is no intersection, the relationship between the two true line data will be in the state C or D in FIG. 15.
The condition C in FIG. 15 is a case where both true lines 50 are too close together, and the condition D in FIG. 15 is a case where both true lines 50 are normally separated.
A determination as to whether the true line 50 is normally separated is made based on whether it is longer or shorter than a preset distance l1 . The value of this distance l1 can be set depending on the shape of the printed wiring board or each true line 5.
It is determined as appropriate depending on the degree of refinement of 0 required. After the cases are divided in this step, it is checked whether the distance is longer or shorter than the value of the distance l1 mentioned above, and then the process moves to step or.

これに対して、上記ステツプにおいて、ステ
ツプで選択された一組のデータが真正ラインデ
ータと真正ラインデータでない場合には、ステツ
プに移行する。
On the other hand, in the above step, if the set of data selected in the step is not the true line data and the true line data, the process moves to the step.

このステツプにあつては、ステツプで選択
された一組のデータが、ランドデータと真正ライ
ンデータとからなつているか否かをチエツクす
る。もし、ランドデータと真正ラインデータとか
らなつていれば次のステツプに移行して両者に
交わりがあるか否かをチエツクする。両者に交わ
りがある場合とは、第16図のイ及びロの状態を
いうのであり、第16図のイは正常な状態(ラン
ド40の中心座標41と真正ライン50の端点5
1とが一致している)、第16図のロは正常でな
い状態(ランド40の中心座標41と真正ライン
50の端点51とが一致していない)を示してい
る。
In this step, it is checked whether the set of data selected in the step consists of land data and true line data. If it consists of land data and true line data, the process moves to the next step and checks whether or not there is an intersection between the two. The case where the two intersect refers to the states A and B in FIG. 16, and A in FIG.
1), and b in FIG. 16 shows an abnormal state (the center coordinates 41 of the land 40 and the end point 51 of the true line 50 do not match).

この交わりがある場合で、第16図のイの状態
かロの状態かを検査するのがステツプである。
すなわち、このステツプでランド40の中心座
標41と真正ライン50の端点51が一致すれ
ば、ランド40と真正ライン50が正常な状態に
ある場合であるから、次の検査を行うべくステツ
プに移行するのである。また、このステツプ
でランド40の中心座標41と真正ライン50の
端点51とが一致していなければ、ランド40と
真正ライン50とが正常に交わつていないのであ
るからステツプに移行してエラー登録がなされ
る。この場合の検査は、ランド40と真正ライン
50との最小ズレ距離l2を予め設定しておき、こ
の距離l2より算出距離が大きいか小さいかで判定
される。ランド40と真正ライン50とはパター
ンとしてプリント配線板上に形成されたとき、電
気的な導通がとれれば充分であり、ランド40と
真正ライン50との交わりは完全一致である必要
はなく、ここに最小ズレ距離l2を設定し得る理由
がある。
If there is this intersection, the step is to check whether it is in the state A or B in FIG. 16.
That is, if the center coordinates 41 of the land 40 and the end point 51 of the true line 50 match in this step, it means that the land 40 and the true line 50 are in a normal state, and the process moves to the next step for the next inspection. It is. Furthermore, if the center coordinates 41 of the land 40 and the end point 51 of the true line 50 do not match in this step, it means that the land 40 and the true line 50 do not intersect normally, so proceed to the step and register an error. will be done. In this case, the inspection is performed by setting a minimum deviation distance l2 between the land 40 and the true line 50 in advance, and determining whether the calculated distance is larger or smaller than this distance l2 . When the land 40 and the true line 50 are formed as a pattern on the printed wiring board, it is sufficient that they are electrically conductive, and the intersection between the land 40 and the true line 50 does not need to be a perfect match; There is a reason why the minimum deviation distance l 2 can be set.

また、ステツプにおいて交わりがないと判定
された場合には、ランドデータと真正ラインデー
タ間の関係は、第16図のハまたはニの状態にあ
ることになる。第16図のハの状態はランド40
と真正ライン50とが近接し過ぎている場合であ
り、第16図のニの状態はランド40と真正ライ
ン50とが正常に離れている場合である。この真
正ライン50が正常に離れているか否かの判定
は、予め設定された距離l3の値より長いか短いか
によつてなされる。この距離l3の値の設定は、プ
リント配線板の形状あるいは各真正ライン50の
フアイン化の要求程度等に応じて適宜決定される
ものである。このステツプにおいて場合分けし
た後にあつては、ステツプにおいて上述した距
離l3の値より長いか短いかを検査してからステツ
プまたはに移行するのである。
If it is determined that there is no intersection in the step, the relationship between the land data and the true line data will be in the state C or D in FIG. 16. The state of C in Figure 16 is land 40.
This is a case where the land 40 and the true line 50 are too close to each other, and the state D in FIG. 16 is a case where the land 40 and the true line 50 are normally separated. A determination as to whether the true line 50 is normally separated is made based on whether it is longer or shorter than a preset distance l3 . The setting of the value of this distance l 3 is determined as appropriate depending on the shape of the printed wiring board, the degree of refinement of each true line 50, and the like. After the cases are divided in this step, it is checked whether the distance is longer or shorter than the value of the distance l3 mentioned above, and then the process moves to step or.

これに対して、上記のステツプにおいて、ス
テツプで選択された一組のデータが、真正ライ
ンデータとラインデータでない場合には、ステツ
プに移行する。
On the other hand, in the above step, if the set of data selected in step is not true line data and line data, the process moves to step.

このステツプにあつては、ステツプで選択
された一組のデータが、ランドデータとランドデ
ータからなつているか否かをチエツクする。も
し、ランドデータとランドデータからなつていれ
ば次のステツプに移行する。このステツプに
おいては、両ランド40が第17図のイの状態に
あるかロの状態にあるかを検査するのであり、第
17図のイは正常でない状態(両ランド40の中
心座標41が近接し過ぎている)、第17図のロ
は正常な状態(両ランド40の中心座標41が所
定の距離l4以上離れている)を示している。この
ステツプにおいて、両ランド40の中心座標4
1が所定の距離l4の値より長いか短いかを検査し
て、ステツプまたはステツプに移行するので
ある。
In this step, it is checked whether the set of data selected in the step consists of land data and land data. If it consists of land data and land data, move to the next step. In this step, it is inspected whether both lands 40 are in the state A or B in FIG. 17, and A in FIG. 17 shows a normal state (the center coordinates 41 of both lands 40 are separated by a predetermined distance l4 or more). In this step, the center coordinates 4 of both lands 40
1 is longer or shorter than the predetermined value of distance l4 , and the process moves to step or step.

これに対して、上記のステツプにおいて、ス
テツプで選択された一組のデータが、ランドデ
ータとランドデータでない場合には、ステツプ
に移行する。
On the other hand, in the above step, if the set of data selected in the step is not the land data and the land data, the process moves to the step.

このステツプにあつては、ステツプで選択
された一組のデータが、真正ラインデータとパツ
ドデータからなつているか否かをチエツクする。
もし、真正ラインデータとパツドデータからなつ
ていれば次のステツプに移行して両者に交わり
があるか否かをチエツクする。両者に交わりがあ
る場合とは、第18図のイ,ロ,ハ,ニ及びホの
状態をいうのであり、第18図のイ,ロ及びハは
正常な状態、第18図のニ及びホは正常でない状
態を示している。つまり、イ及びロは、真正ライ
ン50とパツド60が水平方向に交わり、かつ真
正ライン50がパツド60の幅方向にはみ出して
いない状態であり、ハの状態は、真正ライン50
とパツド60が垂直に交わり、かつ真正ライン5
0がパツド60の幅方向に突き抜けていない状態
である。また、ニの状態は、真正ライン50がパ
ツド60の幅方向にはみ出している状態であり、
ホの状態は、真正ライン50がパツド60の幅方
向に突き抜けている状態である。
In this step, it is checked whether the set of data selected in the step consists of true line data and pad data.
If it consists of true line data and pad data, move to the next step and check whether or not there is an intersection between the two. The case where there is an intersection between the two refers to the states A, B, C, D, and Ho in Fig. 18, and the states A, B, and C in Fig. 18 are normal states, and the states D and H in Fig. 18 are normal states. indicates an abnormal state. That is, in A and B, the true line 50 and the pad 60 intersect in the horizontal direction, and the true line 50 does not protrude in the width direction of the pad 60, and in the state C, the true line 50
and pad 60 intersect perpendicularly, and true line 5
0 indicates a state in which the pad 60 does not penetrate in the width direction. In addition, state 2 is a state in which the true line 50 protrudes in the width direction of the pad 60,
In the state E, the true line 50 penetrates through the pad 60 in the width direction.

これら真正ラインデータとパツドデータに交わ
りがある場合で、第18図のイ,ロ,ハ,ニ及び
ホのどの状態にあるかを検査するのがステツプ
である。すなわち、このステツプで真正ライン
50とパツド60が第18図のイ,ロまたはハの
状態のいずれかであれば正常な状態にある場合で
あるから、次の検査を行うべくステツプに移行
するのである。また、このステツプで真正ライ
ン50とパツド60が第18図のニまたはホの状
態の場合は、正常に交わつていないのであるから
ステツプに移行してエラー登録がなされる。
If there is an intersection between the true line data and the pad data, the step is to check which of the states A, B, C, D, and E in FIG. 18 is present. That is, in this step, if the true line 50 and pad 60 are in any of the states shown in A, B, or C in Fig. 18, they are in a normal state, and the next step is to be performed. be. Furthermore, if the true line 50 and pad 60 are in the state shown in FIG. 18 (D) or (E) in this step, they do not intersect normally, so the process moves on to step and an error is registered.

また、ステツプにおいて交わりがないと判定
された場合には、真正ライン50とパツド60の
関係は第18図のヘまたはトの状態にあることに
なる。第18図のヘの状態は、真正ライン50と
パツド60が近接しすぎている場合であり、第1
8図のトの状態は、真正ライン50とパツド60
が正常に離れている場合である。この真正ライン
50とパツド60が正常に離れているか否かの判
定は、予め設定された距離l5の値より長いか短い
かによつてなされ、その後、ステツプまたはス
テツプに移行するのである。
If it is determined that there is no intersection in the step, the relationship between the true line 50 and the pad 60 will be in the state shown in FIG. In the situation shown in FIG. 18, the true line 50 and the pad 60 are too close to each other, and the
The state shown in Figure 8 is the true line 50 and the pad 60.
This is the case when the distance is normal. A determination as to whether the true line 50 and the pad 60 are normally separated is made by determining whether the distance is longer or shorter than a preset distance l5 , and then the process moves to step or step.

これに対して、上記のステツプにおいて、ス
テツプで選択された一組のデータが真正ライン
データとパツドデータでない場合には、ステツプ
に移行する。
On the other hand, in the above step, if the set of data selected in step is not true line data and pad data, the process moves to step.

このステツプにあつては、ステツプで選択
された一組のデータが、パツドデータとパツドデ
ータからなつているか否かをチエツクする。もし
パツドデータとパツドデータからなつていれば次
のステツプに移行する。このステツプにおい
ては、両パツド60が第19図のイの状態にある
かロの状態にあるかを検査するのであり、第19
図のイの状態は両パツド60が近接し過ぎている
場合であり、第19図のロの状態は両パツド60
が正常に離れている場合である。このステツプ
において、両パツド60が所定の距離l6の値より
長いか短いかを検査して、ステツプまたはステ
ツプに移行するのである。
In this step, it is checked whether the set of data selected in the step consists of pad data and pad data. If the data consists of pad data and pad data, move to the next step. In this step, it is checked whether both pads 60 are in the state A or B in FIG.
The condition A in the figure is when both pads 60 are too close together, and the condition B in FIG. 19 is when both pads 60 are too close together.
This is the case when the distance is normal. In this step, it is checked whether both pads 60 are longer or shorter than a predetermined distance l6 , and the process moves to step or step.

そして、上記のステツプにおいて、ステツプ
で選択された一組のデータが、パツドデータと
パツドデータでない場合には、上述した五つの場
合以外の検査を行うのであるから、ランド40と
パツド60の状態検査ということになる。すなわ
ち、このステツプにおいては、ランド40とパ
ツド60が第20図のイの状態にあるかロの状態
にあるかを検査するのであり、第20図のイの状
態はランド40とパツド60とが近接し過ぎてい
る場合であり、第20図のロの状態はランド40
とパツド60とが正常に離れている場合である。
このステツプにおいて、ランド40とパツド6
0の距離が所定の距離l7の値より長いか短いかを
検査して、ステツプまたはステツプに移行す
るのである。
In the above step, if the set of data selected in the step is not the pad data and the pad data, inspections other than the five cases mentioned above are performed, so the state inspection of the land 40 and pad 60 is performed. become. That is, in this step, it is inspected whether the land 40 and pad 60 are in the state A or B in FIG. 20, and the state A in FIG. This is a case where they are too close to each other, and the state B in Figure 20 is land 40.
This is a case where the pad 60 and the pad 60 are normally separated.
In this step, land 40 and pad 6
It is checked whether the distance of 0 is longer or shorter than the predetermined value of distance l7 , and the process moves to step or step.

以上の演算処理を行うことによつて、ステツプ
〓〓に至れば、本発明に係る検査は終了するが、も
しステツプにおいて登録されているエラーがあ
れば、このエラーデータを使用することによつて
パターンフイルム作成用データの修正を行うので
ある。これが第1図に示した手順(h)である。な
お、この手段(h)で修正したパターンフイルム作成
用データは、再び手順(a)戻つて上述したような検
査を順次行うとよい。
By performing the above arithmetic processing, the inspection according to the present invention ends when step 〓〓 is reached. However, if there is an error registered in the step, the The data for creating the pattern film is corrected. This is the procedure (h) shown in FIG. Note that it is preferable to return to step (a) again and sequentially perform the above-described inspection on the pattern film creation data corrected by this means (h).

以上のように完全に修正されたパターンフイル
ム作成用データを元にして、最終的に第13図に
示したパターンフイルム30を形成するのであ
る。換言すれば、本発明を採用することによつ
て、パターンフイルム30は一回のみ形成すれば
よいことになるのである。
Based on the pattern film creation data completely corrected as described above, the pattern film 30 shown in FIG. 13 is finally formed. In other words, by employing the present invention, the pattern film 30 only needs to be formed once.

(発明の効果) 以上詳述した通り、本発明にあつては、 「与えられた回路図からプリント配線板上のラ
ンド、ライン及びパツドからなるパターンを形成
するためのパターン設計図を作成し、このパター
ン設計図からパターンフイルム作成用データを形
成して、このパターンフイルム作成用データの正
誤を検査して修正した後、前記プリント配線板上
のパターンを形成するためのパターンフイルムを
作成するにあたつて、 前記パターンフイルム作成用データを、前記ラ
ンドの中心座標と半径とからなるランドデータ
と、前記ライン及びパツドの端点の座標とその半
径及びこれら端点が連続していることを示すデー
タとからなるラインデータとに分解して形成し、 前記プリント配線板のソルダーマスクを形成す
るためのソルダーマスクフイルム作成用データか
ら、前記プリント配線板のマスクされない非マス
ク領域を算出し、 前記ラインデータが前記非マスク領域内にある
か否かを演算処理して、前記ラインデータを非マ
スク領域内にない真正ラインデータと、非マスク
領域内にあるパツドデータとに新たに分解して形
成するとともに、 前記パターン設計図を所定の区画に分解して、
この区画内に入る前記ランドデータ、真正ライン
データ及びパツドデータを当該区画毎に記憶し、
この区画内に入る1つの前記ランドデータ、真正
ラインデータまたはパツドデータと、同じ区画内
に入る他の1つの前記ランドデータ、真正ライン
データまたはパツドデータとの一組を選択して両
者間の距離を算出し、 この算出された距離が設定された一定値内にあ
るか否かを演算処理することにより、前記パター
ンフイルム作成用データのエラー部分を算出する
ようにしたことにその特徴があり、これにより、
従来の表面実装用のプリント配線板上に形成され
る導体回路のためのパターンフイルムの元になる
パターンフイルム形成用データを検査する場合の
信頼性の低さ及び効率の悪さを解決して、既にあ
る簡単な設備を使用して効率良くかつ低いコスト
でパターンフイルム形成用データを検査すること
のできる方法を提供することができるのである。
(Effects of the Invention) As detailed above, in the present invention, "a pattern design diagram for forming a pattern consisting of lands, lines, and pads on a printed wiring board is created from a given circuit diagram, Data for creating a pattern film is formed from this pattern design drawing, and after checking and correcting the correctness of this data for creating a pattern film, the process is performed to create a pattern film for forming the pattern on the printed wiring board. Then, the data for creating the pattern film is obtained from land data consisting of the center coordinates and radius of the land, coordinates of the end points of the lines and pads, their radii, and data indicating that these end points are continuous. calculating an unmasked area of the printed wiring board from data for creating a solder mask film for forming a solder mask of the printed wiring board; Performing arithmetic processing to determine whether or not the line data is within the non-masked area, and newly decomposing the line data into true line data that is not within the non-masked area and pad data that is within the non-masked area, and forming the pattern. Break down the blueprint into designated sections,
The land data, true line data and pad data that fall within this section are stored for each section,
Select a pair of land data, true line data, or pad data that falls within this section and another land data, true line data, or pad data that falls within the same section, and calculate the distance between them. However, the feature lies in that the error portion of the pattern film creation data is calculated by calculating whether or not the calculated distance is within a predetermined value. ,
We have already solved the low reliability and inefficiency when inspecting the pattern film forming data that is the basis of the pattern film for conductor circuits formed on conventional printed wiring boards for surface mounting. This makes it possible to provide a method that allows pattern film formation data to be inspected efficiently and at low cost using some simple equipment.

また特に、本発明はパターンフイルムを作成用
データのチエツク作業が容易となり、チエツク時
間を短縮することができて、しかも完成品の信頼
性を向上させるプリント配線板用のパターンフイ
ルム作成用データの検査方法を提供することがで
きるのである。
In particular, the present invention facilitates the checking of pattern film creation data, reduces checking time, and improves the reliability of the finished product.Inspection of pattern film creation data for printed wiring boards We can provide a method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る方法を説明するための手
順を示したフローチヤート、第2図は回路図から
パターンフイルムを作成するまでの手順を示した
フローチヤート、第3図はパターンフイルム作成
用データの検査を行う手順を示したフローチヤー
トである。また、第4図は完成後のパターンフイ
ルムの一部を示す平面図、第5図は第4図の一部
を拡大しランドと真正ライン及びパツドに分割し
て示した平面図、第6図のイ〜ハはランドと真正
ライン及びパツドの概略構成を示す平面図、第7
図はランドと真正ラインが正常に位置している状
態を示す平面図、第8図は真正ラインと真正ライ
ンが正常に位置している状態を示す平面図、第9
図イ〜ハのそれぞれは真正ラインとパツドが正常
に位置している状態を示す平面図、第10図は一
組のランド、真正ラインまたはパツドが正常に位
置していない状態を示す平面図である。さらに、
第11図は回路図の一例を示す平面図、第12図
は第11図の回路図を元にして形成したパターン
設計図、第13図は第12図のパターン設計図か
ら形成したパターンフイルムの平面図、第14図
はプリント配線板上のパターンを被覆するために
作成されたソルダーマスクフイルムの平面図、第
15図は真正ラインと真正ラインとの関係を例示
する平面図、第16図はランドと真正ラインとの
関係を例示する平面図、第17図はランドとラン
ドの関係を例示する平面図、第18図は真正ライ
ンとパツドの関係を例示する平面図、第19図は
パツドとパツドの関係を例示する平面図、第20
図はランドとパツドの関係を例示する平面図であ
る。 符号の説明、10……回路図、20……パター
ン設計図、30……パターンフイルム、40……
ランド、41……ランドの中心座標、50……真
正ライン、51……真正ラインの端点、60……
パツド、61……パツドの端点、70……非マス
ク領域。
Fig. 1 is a flowchart showing the procedure for explaining the method according to the present invention, Fig. 2 is a flowchart showing the procedure for creating a pattern film from a circuit diagram, and Fig. 3 is a flowchart showing the procedure for creating a pattern film from a circuit diagram. This is a flowchart showing the procedure for inspecting data. Also, Fig. 4 is a plan view showing a part of the pattern film after completion, Fig. 5 is a plan view showing a part of Fig. 4 enlarged and divided into lands, true lines, and pads, and Fig. 6. A to C are plan views showing the schematic configuration of the land, true line, and pad;
The figure is a plan view showing a state in which the land and the true line are positioned normally, Figure 8 is a plan view showing a state in which the true line and the true line are positioned normally, and Figure 9
Each of Figures A to C is a plan view showing a state in which the true line and pad are positioned normally, and Figure 10 is a plan view showing a state in which a set of lands, true line, or pad is not properly positioned. be. moreover,
11 is a plan view showing an example of a circuit diagram, FIG. 12 is a pattern design diagram formed based on the circuit diagram in FIG. 11, and FIG. 13 is a pattern film formed from the pattern design diagram in FIG. 12. A plan view, FIG. 14 is a plan view of a solder mask film created to cover a pattern on a printed wiring board, FIG. 15 is a plan view illustrating the relationship between true lines, and FIG. FIG. 17 is a plan view illustrating the relationship between lands and true lines, FIG. 18 is a plan view illustrating the relationship between true lines and pads, and FIG. 19 is a plan view illustrating the relationship between lands and pads. Plan view illustrating the relationship between pads, No. 20
The figure is a plan view illustrating the relationship between lands and pads. Explanation of symbols, 10...Circuit diagram, 20...Pattern design drawing, 30...Pattern film, 40...
Land, 41... Center coordinates of land, 50... True line, 51... End point of true line, 60...
Pad, 61... end point of pad, 70... non-masked area.

Claims (1)

【特許請求の範囲】 1 与えられた回路図からプリント配線板上のラ
ンド、ライン及びパツドからなるパターンを形成
するためのパターン設計図を作成し、このパター
ン設計図からパターンフイルム作成用データを形
成して、このパターンフイルム作成用データの正
誤を検査して修正した後、前後プリント配線板上
のパターンを形成するためのパターンフイルムを
作成するにあたつて、 前記パターンフイルム作成用データを、前記ラ
ンドの中心座標と半径とからなるランドデータ
と、前記ライン及びパツドの端点の座標とその半
径及びこれら端点が連続していることを示すデー
タとからなるラインデータとに分解して形成し、 前記プリント配線板上のソルダーマスクを形成
するためのソルダーマスクフイルム作成用データ
から、前記プリント配線板のマスクされない非マ
スク領域を算出し、 前記ラインデータが前記非マスク領域内にある
か否かを演算処理して、前記ラインデータを非マ
スク領域内にない真正ラインデータと、非マスク
領域内にあるパツドデータとに新たに分解して形
成するとともに、 前記パターン設計図を所定の区画に分解して、
この区画内に入る前記ランドデータ、真正ライン
データ及びパツドデータを当該区画毎に記憶し、
この区画内に入る1つの前記ランドデータ、真正
ラインデータまたはパツドデータと、同じ区画内
に入る他の1つの前記ランドデータ、真正ライン
データまたはパツドデータとの一組を選択して両
者間の距離を算出し、 この算出された距離が設定された一定値内にあ
るか否かを演算処理することにより、前記パター
ンフイルム作成用データのエラー部分を検出する
ようにしたことを特徴とするプリント配線板用の
パターンフイルム作成用データの検査方法。
[Claims] 1. Create a pattern design drawing for forming a pattern consisting of lands, lines, and pads on a printed wiring board from a given circuit diagram, and create data for creating a pattern film from this pattern design drawing. After inspecting and correcting the correctness of this pattern film creation data, when creating a pattern film for forming patterns on the front and rear printed wiring boards, the pattern film creation data is Land data consisting of the center coordinates and radius of the land, and line data consisting of the coordinates of the end points of the lines and pads, their radii, and data indicating that these end points are continuous. Calculate a non-masked area of the printed wiring board from data for creating a solder mask film for forming a solder mask on the printed wiring board, and calculate whether or not the line data is within the non-masked area. processing to newly decompose and form the line data into true line data that is not in the non-masked area and pad data that is in the non-masked area, and decompose the pattern design drawing into predetermined sections,
The land data, true line data and pad data that fall within this section are stored for each section,
Select a pair of land data, true line data, or pad data that falls within this section and another land data, true line data, or pad data that falls within the same section, and calculate the distance between them. and detects an error portion of the pattern film creation data by performing arithmetic processing to determine whether the calculated distance is within a predetermined value. A method of inspecting data for creating a pattern film.
JP61313814A 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board Granted JPS63164487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61313814A JPS63164487A (en) 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61313814A JPS63164487A (en) 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board

Publications (2)

Publication Number Publication Date
JPS63164487A JPS63164487A (en) 1988-07-07
JPH0451868B2 true JPH0451868B2 (en) 1992-08-20

Family

ID=18045834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61313814A Granted JPS63164487A (en) 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board

Country Status (1)

Country Link
JP (1) JPS63164487A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114616597B (en) * 2019-11-15 2026-02-06 应用材料公司 Maintaining hierarchical information within design documents

Also Published As

Publication number Publication date
JPS63164487A (en) 1988-07-07

Similar Documents

Publication Publication Date Title
JPH0756878B2 (en) Inspection method of printed wiring board
JP4294647B2 (en) Printed circuit board design device and CAD system
US8769471B2 (en) Producing electrical circuit patterns using multi-population transformation
CN114266219B (en) Layout design optimization method and device suitable for PCBA (printed Circuit Board Assembly) process
CN100394335C (en) Method for determining positioning hole position in printed circuit board manufacturing controller
JPH0451868B2 (en)
CN118446171A (en) Automatic inspection method for through hole and connector pin of printed circuit board
JPS63188267A (en) Method for inspecting pattern film generating data for printed circuit board with plating lead
CN114004193B (en) A method and related device for identifying risks of soldering on PCB
JPS62241392A (en) Inspection of data for forming pattern film for printed wiring board
CN112347734A (en) Electronic automation design method, device, medium and equipment for integrated circuit
CN116402896B (en) Method and system for checking power supply structure based on graphic algorithm
JP2001067390A (en) Printed circuit board design equipment
TW202426944A (en) Automatic inspection method for through hole vias and connector pins of pcb
CN113392613B (en) A circuit board wiring method, system and device
JPH0773238A (en) Unnecessary land deletion system
CN117408207A (en) Printed circuit board hollowing method, printed circuit board hollowing device and electronic equipment
JP2932569B2 (en) Wiring net division processing equipment
JPH03191590A (en) Printed wiring board
CN120161317A (en) PCB copper cladding current carrying capacity detection method and device
JPH06324116A (en) Method for determining relay pad when making inspection machine for printed wiring board
CN117252002A (en) Gerber file-based BGA automatic identification method and device
Jones Schematics and electrical and electronic drawing
JPS62279471A (en) Designing method for wiring of printed circuit board having through-hole for inspection
JPH056411A (en) Surface packing corresponding wiring device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term