JPH0452975B2 - - Google Patents
Info
- Publication number
- JPH0452975B2 JPH0452975B2 JP60089820A JP8982085A JPH0452975B2 JP H0452975 B2 JPH0452975 B2 JP H0452975B2 JP 60089820 A JP60089820 A JP 60089820A JP 8982085 A JP8982085 A JP 8982085A JP H0452975 B2 JPH0452975 B2 JP H0452975B2
- Authority
- JP
- Japan
- Prior art keywords
- basic system
- basic
- program
- rom
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔概要〕
異なる基本システムを選択して動作させるシス
テム選択方式であつて、基本システムが格納され
るROMに選択手段を備え、プログラムがロード
されるRAMにロードされたプログラムの基本シ
ステムを指定する指定フラグを格納しておき、選
択手段によつて指定フラグを参照して基本システ
ムを選択指定することにより、異なる基本システ
ムの動作を可能とする。
テム選択方式であつて、基本システムが格納され
るROMに選択手段を備え、プログラムがロード
されるRAMにロードされたプログラムの基本シ
ステムを指定する指定フラグを格納しておき、選
択手段によつて指定フラグを参照して基本システ
ムを選択指定することにより、異なる基本システ
ムの動作を可能とする。
本発明は、ROMに基本システムが格納されて
いる装置に係り、特に異なる基本システムを選択
して動作させることができるシステム選択方式に
関するものである。
いる装置に係り、特に異なる基本システムを選択
して動作させることができるシステム選択方式に
関するものである。
ROMに基本システムが格納されている装置で
異なる基本システム、或いは旧システムをROM
の交換なしに動作させることができる方法が望ま
れている。
異なる基本システム、或いは旧システムをROM
の交換なしに動作させることができる方法が望ま
れている。
第５図に従来例(1)としてROMに基本システム
が格納されている装置のブロツク図を示す。
が格納されている装置のブロツク図を示す。
図において、装置１ａはROM２ａ、及び
RAM３ａを備えており、ROM２ａには基本シ
ステムA1が格納され、RAM３ａには基本システ
ムA1に使用されるプログラムがロードされてい
る。
RAM３ａを備えており、ROM２ａには基本シ
ステムA1が格納され、RAM３ａには基本システ
ムA1に使用されるプログラムがロードされてい
る。
従つて基本システムA1はRAM３ａに格納され
たプログラムによつて動作する。
たプログラムによつて動作する。
また第６図に従来例(2)として初期プログラムロ
ード（Initial Program Load：以下IPLという）
の場合の例をブロツク図で示す。
ード（Initial Program Load：以下IPLという）
の場合の例をブロツク図で示す。
図において、６はメインシステムで、IPLを行
うローダ６ａを備えている。ローダ６ａはROM
で構成されている。
うローダ６ａを備えている。ローダ６ａはROM
で構成されている。
７はサブシステムで、ROM２ｂ、及びRAM
３ｂで構成される。ROM２ｂには基本システム
A2が格納されている。RAM３ｂには基本システ
ムA2で使用されるプログラムがロードされる。
８はIPLフアイルである。
３ｂで構成される。ROM２ｂには基本システム
A2が格納されている。RAM３ｂには基本システ
ムA2で使用されるプログラムがロードされる。
８はIPLフアイルである。
従つてIPLを行う時は、ローダ６ａはIPLフア
イル８よりプログラムを読み出してサブシステム
７へ送ると、ROM２ｂを経てRAM３ｂへロー
ドされる。
イル８よりプログラムを読み出してサブシステム
７へ送ると、ROM２ｂを経てRAM３ｂへロー
ドされる。
更に第７図に従来例(3)として割込受付処理の場
合の例を示す。
合の例を示す。
図において、装置１ｃはCPU９、ROM２ｃ、
及びRAM３ｃを備えている。ROM２ｃには基
本システムA3、及び割込受付処理部αが格納さ
れている。RAM３ｃには基本システムA3で使用
されるプログラムがロードされる。
及びRAM３ｃを備えている。ROM２ｃには基
本システムA3、及び割込受付処理部αが格納さ
れている。RAM３ｃには基本システムA3で使用
されるプログラムがロードされる。
従つて他からの割込信号がCPU９に入力され
てROM２ｃに送られると、割込受付処理部αに
よつて処理される。
てROM２ｃに送られると、割込受付処理部αに
よつて処理される。
上記従来方法によれば、従来例(1)の場合に異な
る基本システムを動作させるためには、ROM２
ａを交換して対処しなければならない。
る基本システムを動作させるためには、ROM２
ａを交換して対処しなければならない。
従来例(2)の場合に異なる基本システムのプログ
ラムをIPLして使用するためには、ROM２ｂの
交換、及びローダ６ａの改造で対処しなければな
らない。
ラムをIPLして使用するためには、ROM２ｂの
交換、及びローダ６ａの改造で対処しなければな
らない。
また従来例(3)の場合にはCPU７からの割込み
信号は割込み処理部αによつて処理され、１個の
基本システムに対して１個の割込受付処理部αが
存在するのみである。従つて割込受付処理の異な
る基本システムを動作させるためには、ROM２
ｃを交換して対処しなければならない。
信号は割込み処理部αによつて処理され、１個の
基本システムに対して１個の割込受付処理部αが
存在するのみである。従つて割込受付処理の異な
る基本システムを動作させるためには、ROM２
ｃを交換して対処しなければならない。
従つて何れの場合にも夫々の異なる基本システ
ムが格納されたROMに交換しなければならない
という問題点がある。
ムが格納されたROMに交換しなければならない
という問題点がある。
第１図において、２は複数の基本システムを記
憶し、且つ該基本システムを選択する選択手段４
を記憶する第１の記憶部で、ROMで構成され
る。
憶し、且つ該基本システムを選択する選択手段４
を記憶する第１の記憶部で、ROMで構成され
る。
３は基本システムに使用されるプログラムがロ
ードされると共に、ロードされたプログラムの基
本システムが指定フラグ５に指定される第２の記
憶部３で、RAMで構成される。
ードされると共に、ロードされたプログラムの基
本システムが指定フラグ５に指定される第２の記
憶部３で、RAMで構成される。
従つて選択手段４は指定フラグ５を参照して指
定フラグ５の指定する基本システムを選択するよ
うに構成されている。
定フラグ５の指定する基本システムを選択するよ
うに構成されている。
複数の基本システムのプログラムの何れかが第
２の記憶部２にロードされ、その基本システムを
使用する時に、選択手段４は指定フラグ５を参照
し、第２の記憶部２の指定フラグ５の指定に基い
て第１の記憶部１の基本システムを選択すること
により、異なる基本システムをROMの交換をし
ないで使用することができる。
２の記憶部２にロードされ、その基本システムを
使用する時に、選択手段４は指定フラグ５を参照
し、第２の記憶部２の指定フラグ５の指定に基い
て第１の記憶部１の基本システムを選択すること
により、異なる基本システムをROMの交換をし
ないで使用することができる。
以下、本発明の一実施例を第２図のブロツク図
を参照して説明する。第５図と同一符号は同一対
象物を示す。第２図において第１図に対応するも
のは１点鎖線で囲んで示している。
を参照して説明する。第５図と同一符号は同一対
象物を示す。第２図において第１図に対応するも
のは１点鎖線で囲んで示している。
ROM２０ａは、IPLをRAM３０ａにロードす
るローダ１１、基本システムA1，B1、及び基本
システム選択部４ａが格納されている。
るローダ１１、基本システムA1，B1、及び基本
システム選択部４ａが格納されている。
RAM３０ａは、使用される基本システムのプ
ログラムがロードされると共に、そのプログラム
の基本システムA1，B1の何れかが指定フラグ５
ａに指定される。
ログラムがロードされると共に、そのプログラム
の基本システムA1，B1の何れかが指定フラグ５
ａに指定される。
基本システム選択部４ａは、ローダ１１による
RAM３０ａへのIPLが終了すると起動し、RAM
３０ａの指定フラグ５ａを参照して、指定フラグ
５ａに指定された基本システムA1，B1の何れか
を選択して起動させる。
RAM３０ａへのIPLが終了すると起動し、RAM
３０ａの指定フラグ５ａを参照して、指定フラグ
５ａに指定された基本システムA1，B1の何れか
を選択して起動させる。
このような構成及び機能を有するので、使用さ
れる基本システムA1，B1の何れかのIPLがRAM
３０ａにロードされ、その基本システムが指定フ
ラグ５ａに指定されると、基本システム選択部４
ａは指定フラグ５ａを参照し、指定された基本シ
ステムA1，B1の何れかを選択して起動させる。
れる基本システムA1，B1の何れかのIPLがRAM
３０ａにロードされ、その基本システムが指定フ
ラグ５ａに指定されると、基本システム選択部４
ａは指定フラグ５ａを参照し、指定された基本シ
ステムA1，B1の何れかを選択して起動させる。
このようにして異なる基本システムを選択して
使用することができる。
使用することができる。
次に異なる実施例(1)を第３図のブロツク図に示
す。第６図と同一符号は同一対象物を示す。第３
図において第１図に対応するものは１点鎖線で囲
んで示している。
す。第６図と同一符号は同一対象物を示す。第３
図において第１図に対応するものは１点鎖線で囲
んで示している。
７ａはサブシステムで、ROM２０ｂ、及び
RAM３０ｂで構成される。ROM２０ｂには基
本システムA2，B2が格納されている。RAM３０
ｂには基本システムA2，B2の何れかに使用され
るプログラムがロードされる。
RAM３０ｂで構成される。ROM２０ｂには基
本システムA2，B2が格納されている。RAM３０
ｂには基本システムA2，B2の何れかに使用され
るプログラムがロードされる。
RAM３０ｂは、使用される基本システムA2，
B2の何れかのプログラムがロードされると共に、
そのプログラムの基本システムが指定フラグ５ｂ
に指定される。
B2の何れかのプログラムがロードされると共に、
そのプログラムの基本システムが指定フラグ５ｂ
に指定される。
ローダ４ｂは、メインシステム６のローダ６ａ
に対応するインタフエース、即ち、基本システム
A2のインタフエースを有し、メインシステム６
から送られるIPLをRAM３０ｂへロードする機
能、及び起動させる基本システムを指定フラグ５
ｂの指定を参照して選択する機能を有する。
に対応するインタフエース、即ち、基本システム
A2のインタフエースを有し、メインシステム６
から送られるIPLをRAM３０ｂへロードする機
能、及び起動させる基本システムを指定フラグ５
ｂの指定を参照して選択する機能を有する。
従つてIPLを行う時は、ローダ６ａはIPLフア
イル８より所定の基本システムのプログラムを読
み出してサブシステム７ａへ送ると、ROM２０
ｂのローダ４ｂは基本システムA2，B2の種類に
関係なくIPLをRAM３０ｂへロードする。
イル８より所定の基本システムのプログラムを読
み出してサブシステム７ａへ送ると、ROM２０
ｂのローダ４ｂは基本システムA2，B2の種類に
関係なくIPLをRAM３０ｂへロードする。
IPL終了後、ローダ４ｂは指定フラグ５ｂを参
照して指定された基本システムA2，B2の何れか
を選択して起動させる。
照して指定された基本システムA2，B2の何れか
を選択して起動させる。
このようにしてサブシステム７ａの基本システ
ムが異なつても、メインシステム６側のローダ６
ａを変更することなく、IPLを基本システムの種
類に関係なく行うことができ、異なる基本システ
ムの動作が可能となる。
ムが異なつても、メインシステム６側のローダ６
ａを変更することなく、IPLを基本システムの種
類に関係なく行うことができ、異なる基本システ
ムの動作が可能となる。
更に異なる実施例(2)を第４図のブロツク図に示
す。第７図と同一符号は同一対象物を示す。第４
図において第１図と対応するものは１点鎖線で囲
んで示している。装置１０ｃはCPU９、ROM２
０ｃ、及びRAM３０ｃを備えている。
す。第７図と同一符号は同一対象物を示す。第４
図において第１図と対応するものは１点鎖線で囲
んで示している。装置１０ｃはCPU９、ROM２
０ｃ、及びRAM３０ｃを備えている。
ROM２０ｃは、２個の基本システムA3，B3、
この基本システムに対応する割込受付処理部α，
β、及び割込制御部４ｃが格納されている。
この基本システムに対応する割込受付処理部α，
β、及び割込制御部４ｃが格納されている。
割込制御部４ｃは、割込信号がきた時に、
RAM３０ｃの指定フラグ５ｃを参照し、指定フ
ラグ５ｃに指定された基本システムA3，B3の割
込受付処理部α，βの何れかを選択して割込通知
を送る。
RAM３０ｃの指定フラグ５ｃを参照し、指定フ
ラグ５ｃに指定された基本システムA3，B3の割
込受付処理部α，βの何れかを選択して割込通知
を送る。
RAM３０ｃは、使用される基本システムA3，
B3のプログラムがロードされると共に、そのプ
ログラムの基本システムを指定する指定フラグ５
ｃが記憶される。
B3のプログラムがロードされると共に、そのプ
ログラムの基本システムを指定する指定フラグ５
ｃが記憶される。
指定フラグ５ｃは、RAM３０ｃにロードされ
たプログラムの基本システムを指定するフラグで
ある。
たプログラムの基本システムを指定するフラグで
ある。
このような構成及び機能を有するので、割込信
号が送られてきた時の作用を説明すると、 まず割込信号がROM２０ｃへ送られる。
号が送られてきた時の作用を説明すると、 まず割込信号がROM２０ｃへ送られる。
すると割込制御部４ｃはRAM３０ｃの指定
フラグ５ｃを参照する。
フラグ５ｃを参照する。
指定フラグ５ｃに指定されているのが基本シ
ステムＡ，Ｂの何れであるかによつて、割込受
付処理部α，βの何れかへ割込通知を送る。
ステムＡ，Ｂの何れであるかによつて、割込受
付処理部α，βの何れかへ割込通知を送る。
このようにして異なる基本システムに対する割
込処理を行うことができる。
込処理を行うことができる。
また割込受付処理のみが異なり、他の基本シス
テムは同一である場合にも有効である。
テムは同一である場合にも有効である。
以上説明したように本発明によれば、異なる基
本システムをROMの交換をしないで使用するこ
とができるという効果がある。
本システムをROMの交換をしないで使用するこ
とができるという効果がある。
第１図は本発明の原理ブロツク図、第２図は本
発明による実施例を示すブロツク図、第３図及び
第４図は本発明の異なる実施例(1)及び(2)を示すブ
ロツク図、第５図〜第７図は従来例(1)〜(3)を示す
ブロツク図である。 図において、２は第１の記憶部、２ａ〜２ｃ，
２０ａ〜２０ｃはROM、３は第２の記憶部、３
ａ〜３ｃ，３０ａ〜３０ｃはRAM、４は選択手
段、４ａは基本システム選択部、４ｂ，６ａ，１
１はローダ、４ｃは割込制御部、５，５ａ〜５ｃ
は指定フラグ、６はメインシステム、７，７ａは
サブシステム、８はIPLフアイル、９はCPU、
A1〜A3，B1〜B3は基本システム、α，βは割込
受付処理部を示す。
発明による実施例を示すブロツク図、第３図及び
第４図は本発明の異なる実施例(1)及び(2)を示すブ
ロツク図、第５図〜第７図は従来例(1)〜(3)を示す
ブロツク図である。 図において、２は第１の記憶部、２ａ〜２ｃ，
２０ａ〜２０ｃはROM、３は第２の記憶部、３
ａ〜３ｃ，３０ａ〜３０ｃはRAM、４は選択手
段、４ａは基本システム選択部、４ｂ，６ａ，１
１はローダ、４ｃは割込制御部、５，５ａ〜５ｃ
は指定フラグ、６はメインシステム、７，７ａは
サブシステム、８はIPLフアイル、９はCPU、
A1〜A3，B1〜B3は基本システム、α，βは割込
受付処理部を示す。
Claims (1)
- 【特許請求の範囲】 １ 複数の基本システムを記憶し、且つ該基本シ
ステムを選択する選択手段４を記憶する第１の記
憶部２と、 該基本システムに使用されるプログラムがロー
ドされると同時に該プログラムの基本システムが
指定フラグ５に指定される第２の記憶部３とを備
え、 該複数の基本システムのプログラムの何れかが
該第２の記憶部３にロードされ、該プログラムの
基本システムを使用する時に、前記選択手段４は
前記指定フラグ５を参照し、該指定フラグ５の指
定に基いて前記第１の記憶部２の基本システムを
選択することを特徴とするシステム選択方式。 ２ 前記選択手段４は、他から送られる割込信号
に基いて割込受付処理を行う基本システムを選択
することを特徴とする特許請求の範囲第１項記載
のシステム選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8982085A JPS61248137A (ja) | 1985-04-25 | 1985-04-25 | システム選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8982085A JPS61248137A (ja) | 1985-04-25 | 1985-04-25 | システム選択方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248137A JPS61248137A (ja) | 1986-11-05 |
| JPH0452975B2 true JPH0452975B2 (ja) | 1992-08-25 |
Family
ID=13981386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8982085A Granted JPS61248137A (ja) | 1985-04-25 | 1985-04-25 | システム選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248137A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442785A (en) * | 1987-08-10 | 1989-02-15 | Hitachi Maxell | Ic card and system for processing information |
| JPH01205246A (ja) * | 1988-02-10 | 1989-08-17 | Mitsubishi Electric Corp | 演算制御装置 |
| JPH0486894A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 多画面表示装置 |
| JPH08166882A (ja) * | 1994-12-12 | 1996-06-25 | Nec Corp | アドレス空間管理システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205259A (ja) * | 1982-05-25 | 1983-11-30 | Taiko Denki Seisakusho:Kk | 一つの補助記憶装置に複数のｏｓを常駐させたコンピユ−タシステム |
-
1985
- 1985-04-25 JP JP8982085A patent/JPS61248137A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248137A (ja) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136833A (ja) | オペレ−テイングシステムの切替え方式 | |
| JPH0452975B2 (ja) | ||
| JPS6351301B2 (ja) | ||
| JPH0452974B2 (ja) | ||
| JPS6048776B2 (ja) | 記憶装置におけるプログラムの結合呼出し方式 | |
| JPH02253440A (ja) | 時分割マルチタスク実行装置 | |
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| JPS61250741A (ja) | タスク制御方式 | |
| JP2879764B2 (ja) | 階層メニュー処理装置 | |
| JPH01266656A (ja) | メッセージ管理方式 | |
| JPH05224894A (ja) | オペレーティングシステムの切替え方式 | |
| JPH0640312B2 (ja) | プログラムインタフエ−ス方式 | |
| JPS62231360A (ja) | Ｉｐｌ制御方式 | |
| JPH01246635A (ja) | タスク切替方式 | |
| JP2960421B2 (ja) | ファイル操作装置 | |
| JP2757768B2 (ja) | 会話処理におけるデータベース条件検索結果引継ぎ方式 | |
| JP2822728B2 (ja) | コンピュータシステム | |
| JP2584082B2 (ja) | 高速割込み処理装置 | |
| JPS6217838A (ja) | 制御記憶装置のマツプ制御方式 | |
| JPH03237529A (ja) | 情報処理装置のオンラインによるメモリ保守方式 | |
| JPS58221426A (ja) | プログラムロ−ド方式 | |
| JPH04153739A (ja) | 情報処理装置 | |
| JPS6371761A (ja) | オンラインシステムのシステム条件定義方式 | |
| JPH03147149A (ja) | データファイルの更新管理方式 | |
| JPS63229530A (ja) | 割込み制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |