JPH0454966B2 - - Google Patents
Info
- Publication number
- JPH0454966B2 JPH0454966B2 JP57220586A JP22058682A JPH0454966B2 JP H0454966 B2 JPH0454966 B2 JP H0454966B2 JP 57220586 A JP57220586 A JP 57220586A JP 22058682 A JP22058682 A JP 22058682A JP H0454966 B2 JPH0454966 B2 JP H0454966B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnesia spinel
- single crystal
- heat treatment
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は、単結晶シリコン基板表面に単結晶絶
縁膜を介して単結晶シリコン膜を設けた構造の半
導体基体を形成する手法に関している。
縁膜を介して単結晶シリコン膜を設けた構造の半
導体基体を形成する手法に関している。
近年シリコン単結晶基板上にマグネシアスピネ
ル（MgO・Al2O2）又はサフアイア（Al2O2）の
単結晶絶縁膜がエピタキシアル成長できるように
なつた。かかる単結晶絶縁膜は、その表面にさら
に単結晶シリコン膜がエピタキシヤル成長可能で
あることから、従来のSOS（silieon on
sapphire）基板に代用することができる。特に、
シリコン基板はSOSのベース材料であるサフアイ
アに比べ安価・大口径であることから、安価な半
導体装置が実現可能である。
ル（MgO・Al2O2）又はサフアイア（Al2O2）の
単結晶絶縁膜がエピタキシアル成長できるように
なつた。かかる単結晶絶縁膜は、その表面にさら
に単結晶シリコン膜がエピタキシヤル成長可能で
あることから、従来のSOS（silieon on
sapphire）基板に代用することができる。特に、
シリコン基板はSOSのベース材料であるサフアイ
アに比べ安価・大口径であることから、安価な半
導体装置が実現可能である。
SOS基板は寄生容量を少く出来ることに最大の
特徴があり、上記単結晶シリコン膜／単結晶絶縁
膜／シリコン基板の構成をSOS基板に代用するに
は単結晶絶縁膜の容量を少くすることが望まれ
る。マグネシアスピネルおよびサフアイアは、比
誘電率がSiO2の3.9に比べ８〜９と高いことから、
容量を低減するためにはこれら単結晶絶縁膜厚を
増加させることが必要である。しかしながら、例
えばマグネシアスピネル膜では膜厚が１ミクロン
を越えるとその表面の凹凸が著しくなり、しかも
シリコン基板との熱膨張係数の相違により膜にス
リツプラインが発生し、著しい場合にはクラツク
が生ずる。従つてマグネシアスピネル膜の膜厚を
１ミクロン以下で容量を低減する工夫をする必要
がある。これを解決する手段として、シリコン基
板上に単結晶絶縁膜を形成した後に、酸化雰囲気
中で熱処理を行い、単結晶絶縁膜を透して下のシ
リコン基板表面を酸化し非晶質SiO2膜を厚く形
成することである。かかる手段を適用する場合に
は単結晶絶縁膜の厚さは0.5ミクロン以下と薄く
し、一方非晶質SiO2膜厚は0.5ミクロン以上に厚
く形成することが必要であり、かかる手法により
総容量を低減することが可能である。
特徴があり、上記単結晶シリコン膜／単結晶絶縁
膜／シリコン基板の構成をSOS基板に代用するに
は単結晶絶縁膜の容量を少くすることが望まれ
る。マグネシアスピネルおよびサフアイアは、比
誘電率がSiO2の3.9に比べ８〜９と高いことから、
容量を低減するためにはこれら単結晶絶縁膜厚を
増加させることが必要である。しかしながら、例
えばマグネシアスピネル膜では膜厚が１ミクロン
を越えるとその表面の凹凸が著しくなり、しかも
シリコン基板との熱膨張係数の相違により膜にス
リツプラインが発生し、著しい場合にはクラツク
が生ずる。従つてマグネシアスピネル膜の膜厚を
１ミクロン以下で容量を低減する工夫をする必要
がある。これを解決する手段として、シリコン基
板上に単結晶絶縁膜を形成した後に、酸化雰囲気
中で熱処理を行い、単結晶絶縁膜を透して下のシ
リコン基板表面を酸化し非晶質SiO2膜を厚く形
成することである。かかる手段を適用する場合に
は単結晶絶縁膜の厚さは0.5ミクロン以下と薄く
し、一方非晶質SiO2膜厚は0.5ミクロン以上に厚
く形成することが必要であり、かかる手法により
総容量を低減することが可能である。
しかしながら、本発明者の実験によればシリコ
ン基板上に例えば厚さ0.5ミクロンのマグネシア
スピネル膜をエピタキシヤル成長した後に、当該
マグネシアスピネル膜を透してシリコン基板表面
に非晶質の厚いSiO2を形成するべく水蒸気酸化
を行うと、前記マグネシアスピネル膜がはがれて
しまつた。このはがれの原因は非晶質SiO2膜と
マグネシアスピネル膜との熱膨張係数の差の大き
いことにあると本発明者は推定しているが、いず
れにしても、マグネシアスピネル膜がはがれてし
まえば、後の工程の単結晶シリコン膜のエピタキ
シヤル成長は不可能であり、何らかの解決策が望
まれていた。
ン基板上に例えば厚さ0.5ミクロンのマグネシア
スピネル膜をエピタキシヤル成長した後に、当該
マグネシアスピネル膜を透してシリコン基板表面
に非晶質の厚いSiO2を形成するべく水蒸気酸化
を行うと、前記マグネシアスピネル膜がはがれて
しまつた。このはがれの原因は非晶質SiO2膜と
マグネシアスピネル膜との熱膨張係数の差の大き
いことにあると本発明者は推定しているが、いず
れにしても、マグネシアスピネル膜がはがれてし
まえば、後の工程の単結晶シリコン膜のエピタキ
シヤル成長は不可能であり、何らかの解決策が望
まれていた。
本発明は、かかる問題点を解決する手段を提供
するものであり、具体的には高温の乾燥酸素雰囲
気中で熱処理しマグネシアスピネル膜の膜質を改
善した後に厚いSiO2膜を形成することにある。
以下、本発明を詳細に説明する。
するものであり、具体的には高温の乾燥酸素雰囲
気中で熱処理しマグネシアスピネル膜の膜質を改
善した後に厚いSiO2膜を形成することにある。
以下、本発明を詳細に説明する。
第１図は、シリコン基板上に単結晶絶縁膜とし
てマグネシアスピネル膜を厚さ0.5ミクロン形成
した後に、種々の温度条件で乾燥酸素雰囲気中熱
処理を行い、続いて水蒸気酸化を行つた場合につ
いてマグネシアスピネル膜のはがれの有無を調べ
たものである。1050℃以下の乾燥酸素中熱処理で
はその後の水蒸気酸化によりマグネシアスピネル
膜にはがれが生ずる。しかし、いつたん1100℃以
上の乾燥酸素中で熱処理を行えばこのはがれは生
じない。
てマグネシアスピネル膜を厚さ0.5ミクロン形成
した後に、種々の温度条件で乾燥酸素雰囲気中熱
処理を行い、続いて水蒸気酸化を行つた場合につ
いてマグネシアスピネル膜のはがれの有無を調べ
たものである。1050℃以下の乾燥酸素中熱処理で
はその後の水蒸気酸化によりマグネシアスピネル
膜にはがれが生ずる。しかし、いつたん1100℃以
上の乾燥酸素中で熱処理を行えばこのはがれは生
じない。
一方、マグネシアスピネル膜の結晶性について
Ｘ線回析法により調べ、乾燥酸素中熱処理前後に
ついて比較した結果、第２図に示す如く半値幅は
マグネシアスピネル膜形成後で0.9度あつた（ａ
図）ものが1100℃乾燥酸素中熱処理後で0.7度と
改善された（ｂ図）。この結果から、高温の乾燥
酸素中熱処理によりマグネシアスピネル膜の結晶
性が改善されるのは明らかであり、同時に膜中の
O2濃度が増加し、膜質が強固になつたためはが
れが生じなくなつたものと発明者は推定してい
る。従つて、シリコン基板上にマグネシアスピネ
ル膜を形成した後に1050℃を越える高温の乾燥酸
素中で熱処理を行えば、その後の水蒸気酸化によ
るマグネシアスピネル膜のはがれを防止すること
ができる。当該乾燥酸素中熱処理の時間は、マグ
ネシアスピネル膜の厚さに依存するようで、例え
ば0.5ミクロンの膜では1100℃、90分で充分であ
つたが、0.1ミクロンの膜では1100℃、10分で充
分であつた。膜が薄いと酸素が膜中全体に容易に
拡散できることが関係していると発明者は推定し
ている。
Ｘ線回析法により調べ、乾燥酸素中熱処理前後に
ついて比較した結果、第２図に示す如く半値幅は
マグネシアスピネル膜形成後で0.9度あつた（ａ
図）ものが1100℃乾燥酸素中熱処理後で0.7度と
改善された（ｂ図）。この結果から、高温の乾燥
酸素中熱処理によりマグネシアスピネル膜の結晶
性が改善されるのは明らかであり、同時に膜中の
O2濃度が増加し、膜質が強固になつたためはが
れが生じなくなつたものと発明者は推定してい
る。従つて、シリコン基板上にマグネシアスピネ
ル膜を形成した後に1050℃を越える高温の乾燥酸
素中で熱処理を行えば、その後の水蒸気酸化によ
るマグネシアスピネル膜のはがれを防止すること
ができる。当該乾燥酸素中熱処理の時間は、マグ
ネシアスピネル膜の厚さに依存するようで、例え
ば0.5ミクロンの膜では1100℃、90分で充分であ
つたが、0.1ミクロンの膜では1100℃、10分で充
分であつた。膜が薄いと酸素が膜中全体に容易に
拡散できることが関係していると発明者は推定し
ている。
更に、水蒸気酸化の温度の選択にも注意が必要
である。例えば1100℃乾燥酸素中で熱処理を行つ
た基体を、950℃の低温で水蒸気酸化を行つた場
合にはマグネシアスピネル膜に荒れが生ずるが、
この基体を1100℃で水蒸気酸化した場合には荒れ
ず良い結果を得た。この荒れの原因は、恐らく
1100℃乾燥酸素中での熱処理によりマグネシアス
ピネル膜中の酸素濃度が当該温度での飽和値に達
して安定となるが、しかしその後の950℃水蒸気
酸化では当該温度での膜中飽和酸素濃度が低いた
め過剰の酸素が急激に放出されるため膜が破壊さ
れるものと本発明者は推定している。これを防止
するには乾燥酸素中熱処理と水蒸気酸化の温度を
同じにするかあるいは大差ない温度で行うよう選
ぶことが重要である。本発明者の実験では1100℃
で乾燥酸素中熱処理および水蒸気酸化を行い良い
結果を得ている。
である。例えば1100℃乾燥酸素中で熱処理を行つ
た基体を、950℃の低温で水蒸気酸化を行つた場
合にはマグネシアスピネル膜に荒れが生ずるが、
この基体を1100℃で水蒸気酸化した場合には荒れ
ず良い結果を得た。この荒れの原因は、恐らく
1100℃乾燥酸素中での熱処理によりマグネシアス
ピネル膜中の酸素濃度が当該温度での飽和値に達
して安定となるが、しかしその後の950℃水蒸気
酸化では当該温度での膜中飽和酸素濃度が低いた
め過剰の酸素が急激に放出されるため膜が破壊さ
れるものと本発明者は推定している。これを防止
するには乾燥酸素中熱処理と水蒸気酸化の温度を
同じにするかあるいは大差ない温度で行うよう選
ぶことが重要である。本発明者の実験では1100℃
で乾燥酸素中熱処理および水蒸気酸化を行い良い
結果を得ている。
このように、本発明を用いれば単結晶シリコン
膜／単結晶絶縁膜／単結晶シリコン基板の構成を
容易にかつ確実に形成できる。なお、上記説明で
は乾燥酸素雰囲気中で熱処理を行うと説明した
が、O2を含むAr，N2，He等の不活性もしくは
これに近いガス雰囲気中でも同様の効果を得てい
る。
膜／単結晶絶縁膜／単結晶シリコン基板の構成を
容易にかつ確実に形成できる。なお、上記説明で
は乾燥酸素雰囲気中で熱処理を行うと説明した
が、O2を含むAr，N2，He等の不活性もしくは
これに近いガス雰囲気中でも同様の効果を得てい
る。
第１図は熱処理条件と膜のはがれの有無を示す
図であり、第２図は熱処理前後のＸ線回析結果を
示す図である。
図であり、第２図は熱処理前後のＸ線回析結果を
示す図である。
Claims (1)
- １ 表面にマグネシアスピネル膜を設けた単結晶
シリコンを基板を、酸素もしくは酸素を含む不活
性ガス雰囲気中で1050℃を超える温度で熱処理
し、次に1000℃以上の温度で水蒸気酸化を行な
い、前記マグネシアスピネル膜に接する前記単結
晶シリコン基板の表面を非晶質SiO2膜と成し、
次に前記マグネシアスピネル膜表面に単結晶シリ
コン膜を形成することを特徴とした半導体基体の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220586A JPS59110112A (ja) | 1982-12-16 | 1982-12-16 | 半導体基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220586A JPS59110112A (ja) | 1982-12-16 | 1982-12-16 | 半導体基体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59110112A JPS59110112A (ja) | 1984-06-26 |
| JPH0454966B2 true JPH0454966B2 (ja) | 1992-09-01 |
Family
ID=16753289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220586A Granted JPS59110112A (ja) | 1982-12-16 | 1982-12-16 | 半導体基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110112A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137847A (ja) * | 1985-12-12 | 1987-06-20 | Agency Of Ind Science & Technol | 絶縁膜の形成方法 |
| JPS63137412A (ja) * | 1986-11-29 | 1988-06-09 | Sharp Corp | 半導体用基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317069A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
| JPS5328384A (en) * | 1976-08-27 | 1978-03-16 | Fujitsu Ltd | Production method of semiconductor device |
-
1982
- 1982-12-16 JP JP57220586A patent/JPS59110112A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59110112A (ja) | 1984-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906594A (en) | Surface smoothing method and method of forming SOI substrate using the surface smoothing method | |
| FR2490401A1 (fr) | Procede perfectionne de fabrication de circuits integres | |
| US5721145A (en) | Method of making a semiconductor substrate having gettering effect | |
| JP3950189B2 (ja) | 素子分離方法 | |
| CN1257306A (zh) | 使用快速热处理的预退火/氧化联合步骤 | |
| JPH0638414B2 (ja) | シリコン表面上に酸化物層を成長させる方法 | |
| JPH049760B2 (ja) | ||
| JPH0454966B2 (ja) | ||
| KR970030626A (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6315442A (ja) | 半導体基板 | |
| JP2000277525A (ja) | 半導体用シリコンウエハ及びその製造方法 | |
| JPS6343887B2 (ja) | ||
| JPS5812340A (ja) | 半導体装置の製造方法 | |
| JP3576323B2 (ja) | 化合物半導体の熱処理方法 | |
| JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
| JPS6326541B2 (ja) | ||
| JPH0666305B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JP2601208B2 (ja) | 半導体基体の処理方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0234170B2 (ja) | ||
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 |