JPH0455535B2 - - Google Patents
Info
- Publication number
- JPH0455535B2 JPH0455535B2 JP61085416A JP8541686A JPH0455535B2 JP H0455535 B2 JPH0455535 B2 JP H0455535B2 JP 61085416 A JP61085416 A JP 61085416A JP 8541686 A JP8541686 A JP 8541686A JP H0455535 B2 JPH0455535 B2 JP H0455535B2
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- layer
- mounting
- semiconductor chip
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明はピングリツドアレイ（PGA）とかリ
ードレスチツプキヤリア（LCC）等の半導体チ
ツプキヤリアの製造方法に関する。
ードレスチツプキヤリア（LCC）等の半導体チ
ツプキヤリアの製造方法に関する。
［背景技術］
従来より、プリント配線板をチツプキヤリアと
して半導体チツプが実装されている。この場合多
層プリント配線板にあつては、第３図に示すよう
に表面に内層回路が形成され、実装用凹部３形成
用の凹部３ａ乃至貫通孔３ｂが形成された複数枚
の内層用絶縁基板１からなる内層材４と実装用凹
部形成用の貫通孔３ｃを有する外層用絶縁基板５
を接着剤，接着シート又はローフロープリプレグ
などのボンデイングシート層８を介在させて多層
成形し、次いで孔１３明け加工、スルーホールめ
つき及び外層エツチングなどを施して表面側に実
装用凹部３が形成された多層プリント配線板７′
が製造されるが、実装用凹部３にもめつき層が形
成されてしまい、このめつき層により汚染され
て、半導体チツプを実装するには、めつき層を除
去しなければならないという問題があつた。
して半導体チツプが実装されている。この場合多
層プリント配線板にあつては、第３図に示すよう
に表面に内層回路が形成され、実装用凹部３形成
用の凹部３ａ乃至貫通孔３ｂが形成された複数枚
の内層用絶縁基板１からなる内層材４と実装用凹
部形成用の貫通孔３ｃを有する外層用絶縁基板５
を接着剤，接着シート又はローフロープリプレグ
などのボンデイングシート層８を介在させて多層
成形し、次いで孔１３明け加工、スルーホールめ
つき及び外層エツチングなどを施して表面側に実
装用凹部３が形成された多層プリント配線板７′
が製造されるが、実装用凹部３にもめつき層が形
成されてしまい、このめつき層により汚染され
て、半導体チツプを実装するには、めつき層を除
去しなければならないという問題があつた。
このため、本発明者らは、第４図に示すように
表面に内層回路が形成され、複数枚の内層用絶縁
基板１をボンデイングシート層８を介在させて積
層して表面側に実装用凹部３を有する内層材４を
形成し、次いで外層用絶縁基板５を内層材４の表
面に積層し、この後孔１３明け加工、スルーホー
ルめつき、外層形成し、次いで最外層の外層用絶
縁基板５の実装用凹部３に対応する箇所５ａを切
削して実装用凹部３を露出させて形成した多層プ
リント配線板７″に半導体チツプを実装する方法
を開発したが、この方法では実装用凹部３がめつ
きにより汚染されることはないものの、外層用絶
縁基板５のドリルなどによる切削加工に際して内
層材４のワイヤーボンデイング部９を傷付けてし
まうことがあつた。
表面に内層回路が形成され、複数枚の内層用絶縁
基板１をボンデイングシート層８を介在させて積
層して表面側に実装用凹部３を有する内層材４を
形成し、次いで外層用絶縁基板５を内層材４の表
面に積層し、この後孔１３明け加工、スルーホー
ルめつき、外層形成し、次いで最外層の外層用絶
縁基板５の実装用凹部３に対応する箇所５ａを切
削して実装用凹部３を露出させて形成した多層プ
リント配線板７″に半導体チツプを実装する方法
を開発したが、この方法では実装用凹部３がめつ
きにより汚染されることはないものの、外層用絶
縁基板５のドリルなどによる切削加工に際して内
層材４のワイヤーボンデイング部９を傷付けてし
まうことがあつた。
［発明の目的］
本発明は上記事情に鑑みて為されたものであ
り、その目的とするところは、最外層の回路パタ
ーンの形成に際して実装用凹部がめつきで汚染さ
れることがなく、又、内層材のワイヤーボンデイ
ング部が傷付くこともない半導体チツプキヤリア
の製造方法を提供することにある。
り、その目的とするところは、最外層の回路パタ
ーンの形成に際して実装用凹部がめつきで汚染さ
れることがなく、又、内層材のワイヤーボンデイ
ング部が傷付くこともない半導体チツプキヤリア
の製造方法を提供することにある。
［発明の開示］
本発明の半導体チツプキヤリアの製造方法は、
内層回路が形成された内層用絶縁基板１を積層し
て表面側に半導体チツプ２の実装用凹部３を有す
る内層材４を形成し、次いで最外層となる外層用
絶縁基板５の内層材４の実装用凹部３に対応する
裏面側を切削して薄肉層６を形成し、この外層用
絶縁基板５を内層材４の表面に積層して多層成形
し、この後順次孔１３明け加工、スルーホールめ
つき、外層形成を行なつて多層プリント配線板７
を形成し、次いで最外層の表面側から薄肉層６を
切削して除去し、露出した実装用凹部３に半導体
チツプ２を実装することを特徴とするものであ
り、この構成により上記目的を達成できたもので
ある。
内層回路が形成された内層用絶縁基板１を積層し
て表面側に半導体チツプ２の実装用凹部３を有す
る内層材４を形成し、次いで最外層となる外層用
絶縁基板５の内層材４の実装用凹部３に対応する
裏面側を切削して薄肉層６を形成し、この外層用
絶縁基板５を内層材４の表面に積層して多層成形
し、この後順次孔１３明け加工、スルーホールめ
つき、外層形成を行なつて多層プリント配線板７
を形成し、次いで最外層の表面側から薄肉層６を
切削して除去し、露出した実装用凹部３に半導体
チツプ２を実装することを特徴とするものであ
り、この構成により上記目的を達成できたもので
ある。
以下、本発明を添付の図面を参照して説明す
る。多層プリント配線板７は周知のマスラミネー
ト方式又はピンラミネート方式により製造され
る。この実施例は三層プリント配線板である。内
層用絶縁基板１は、銅箔などの金属箔を張つた紙
フエノール樹脂積層板、紙エポキシ樹脂積層板な
どの金属箔張り積層板に順次、孔明け、無電解め
つき、パターン形成、パターンめつき、レジスト
めつき、レジスト除去、エツチング、外形仕上
げ、シンボルマーク印刷といつた常法の工程でそ
の表面に内層回路が形成される。内層回路を形成
する前に、まず、二枚の内層用絶縁基板１ａ，１
ｂにそれぞれ実装用凹部形成用の凹部３ａ及び貫
通孔３ｂを機械的切削加工により形成する。次い
で、この二枚の内層用絶縁基板１ａ，１ｂを接着
材、接着シートあるいはローフロープリプレグの
ようなボンデイングシート層８を介して加熱加圧
して積層成形して表面側に半導体チツプ２の実装
用凹部３を有する内層材４を形成する。一方最外
層となる外層用絶縁基板５は銅箔プリプレグのよ
うなものであり、内層材４の実装用凹部３に対応
する裏面側を座ぐり等の機械的切削加工により切
削して薄肉層６を形成する。次いでこの外層用絶
縁基板５を内層材４の表面にボンデイングシート
層８を介して加熱加圧して多層形成する。この後
孔１３明け加工、スルーホールめつきからなるス
ルーホール工程、次いで外層エツチング等の外層
形成工程により多層プリント配線板７を形成す
る。この後最外層の表面側から機械的切削加工に
より薄肉層６を除去して実装用凹部３を露出させ
る。この場合、薄肉層６を除去するだけで、又薄
肉層６とワイヤーボンデイング部９との間には間
隙１４が形成されているので、ワイヤーボンデイ
ング部９を傷付けることはなく、簡単に実装用凹
部３を出すことができる。この実装用凹部３には
半導体チツプ２を搭載し、ワイヤ１０によりボン
デイングして内層回路と電気的に接続し、エポキ
シ樹脂などにより樹脂封止したり、セラミツク製
のカバーを被着して絶縁処理を施し、パツケージ
としての実装を完了して実用に供する。尚、この
半導体チツプキヤリアＡは、第２図に示すように
スルーホール１１に端子ピン１２を保持させるこ
とによりピングリツドアレイとして、又スルーホ
ール１１を接続孔として機能させることによりリ
ードレスチツプキヤリアとして使用できるもので
ある。
る。多層プリント配線板７は周知のマスラミネー
ト方式又はピンラミネート方式により製造され
る。この実施例は三層プリント配線板である。内
層用絶縁基板１は、銅箔などの金属箔を張つた紙
フエノール樹脂積層板、紙エポキシ樹脂積層板な
どの金属箔張り積層板に順次、孔明け、無電解め
つき、パターン形成、パターンめつき、レジスト
めつき、レジスト除去、エツチング、外形仕上
げ、シンボルマーク印刷といつた常法の工程でそ
の表面に内層回路が形成される。内層回路を形成
する前に、まず、二枚の内層用絶縁基板１ａ，１
ｂにそれぞれ実装用凹部形成用の凹部３ａ及び貫
通孔３ｂを機械的切削加工により形成する。次い
で、この二枚の内層用絶縁基板１ａ，１ｂを接着
材、接着シートあるいはローフロープリプレグの
ようなボンデイングシート層８を介して加熱加圧
して積層成形して表面側に半導体チツプ２の実装
用凹部３を有する内層材４を形成する。一方最外
層となる外層用絶縁基板５は銅箔プリプレグのよ
うなものであり、内層材４の実装用凹部３に対応
する裏面側を座ぐり等の機械的切削加工により切
削して薄肉層６を形成する。次いでこの外層用絶
縁基板５を内層材４の表面にボンデイングシート
層８を介して加熱加圧して多層形成する。この後
孔１３明け加工、スルーホールめつきからなるス
ルーホール工程、次いで外層エツチング等の外層
形成工程により多層プリント配線板７を形成す
る。この後最外層の表面側から機械的切削加工に
より薄肉層６を除去して実装用凹部３を露出させ
る。この場合、薄肉層６を除去するだけで、又薄
肉層６とワイヤーボンデイング部９との間には間
隙１４が形成されているので、ワイヤーボンデイ
ング部９を傷付けることはなく、簡単に実装用凹
部３を出すことができる。この実装用凹部３には
半導体チツプ２を搭載し、ワイヤ１０によりボン
デイングして内層回路と電気的に接続し、エポキ
シ樹脂などにより樹脂封止したり、セラミツク製
のカバーを被着して絶縁処理を施し、パツケージ
としての実装を完了して実用に供する。尚、この
半導体チツプキヤリアＡは、第２図に示すように
スルーホール１１に端子ピン１２を保持させるこ
とによりピングリツドアレイとして、又スルーホ
ール１１を接続孔として機能させることによりリ
ードレスチツプキヤリアとして使用できるもので
ある。
［発明の効果］
本発明にあつては、半導体チツプの実装用凹部
を有する内層材を形成し、内層材の表面にその実
装用凹部に対応する裏面側を切削して薄肉層を形
成した外層用絶縁基板を積層して多層成形し、こ
の後順次孔明け加工、スルーホールめつき、外層
形成を行なつて多層プリント配線板を形成するの
で、最外層の回路パターンの形成に際し、実装用
凹部が最外層の外層用絶縁基板により保護されて
めつきに汚染されることがなく、しかも最外層の
表面側から薄肉層を切削して除去し、露出した実
装用凹部に半導体チツプを実装するので、薄肉層
を切削することになり、又薄肉層とワイヤ−ボン
デイング部との間には間隙が形成されているの
で、内層材のワイヤボンデイング部を傷付けるこ
となく、簡単に実装用凹部を露出させることがで
き、内層材のワイヤ−ボンデイング部を傷付ける
ことがなく、半導体チツプと内層材の内層回路と
の電気的接続を確実なものにできる。
を有する内層材を形成し、内層材の表面にその実
装用凹部に対応する裏面側を切削して薄肉層を形
成した外層用絶縁基板を積層して多層成形し、こ
の後順次孔明け加工、スルーホールめつき、外層
形成を行なつて多層プリント配線板を形成するの
で、最外層の回路パターンの形成に際し、実装用
凹部が最外層の外層用絶縁基板により保護されて
めつきに汚染されることがなく、しかも最外層の
表面側から薄肉層を切削して除去し、露出した実
装用凹部に半導体チツプを実装するので、薄肉層
を切削することになり、又薄肉層とワイヤ−ボン
デイング部との間には間隙が形成されているの
で、内層材のワイヤボンデイング部を傷付けるこ
となく、簡単に実装用凹部を露出させることがで
き、内層材のワイヤ−ボンデイング部を傷付ける
ことがなく、半導体チツプと内層材の内層回路と
の電気的接続を確実なものにできる。
第１図は本発明の一実施例の工程を示す断面
図、第２図は同上への半導体チツプの実装を示す
断面図、第３図は従来例を示す断面図、第４図は
本発明の完成過程で開発された方法を示す断面図
であつて、Ａは半導体チツプキヤリア、１は内層
用絶縁基板、２は半導体チツプ、３は実装用凹
部、４は内層材、５は外層用絶縁基板、６は薄肉
層、７は多層プリント配線板、１３は孔である。
図、第２図は同上への半導体チツプの実装を示す
断面図、第３図は従来例を示す断面図、第４図は
本発明の完成過程で開発された方法を示す断面図
であつて、Ａは半導体チツプキヤリア、１は内層
用絶縁基板、２は半導体チツプ、３は実装用凹
部、４は内層材、５は外層用絶縁基板、６は薄肉
層、７は多層プリント配線板、１３は孔である。
Claims (1)
- １ 内層回路が形成された内層用絶縁基板を積層
して表面側に半導体チツプの実装用凹部を有する
内層材を形成し、次いで最外層となる外層用絶縁
基板の内層材の実装用凹部に対応する裏面側を切
削して薄肉層を形成し、この外層用絶縁基板を内
層材の表面に積層して多層成形し、この後順次孔
明け加工、スルーホールめつき、外層形成を行な
つて多層プリント配線板を形成し、次いで最外層
の表面側から薄肉層を切削して除去し、露出した
実装用凹部に半導体チツプを実装することを特徴
とする半導体チツプキヤリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085416A JPS62242341A (ja) | 1986-04-14 | 1986-04-14 | 半導体チップキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085416A JPS62242341A (ja) | 1986-04-14 | 1986-04-14 | 半導体チップキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242341A JPS62242341A (ja) | 1987-10-22 |
| JPH0455535B2 true JPH0455535B2 (ja) | 1992-09-03 |
Family
ID=13858200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61085416A Granted JPS62242341A (ja) | 1986-04-14 | 1986-04-14 | 半導体チップキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62242341A (ja) |
-
1986
- 1986-04-14 JP JP61085416A patent/JPS62242341A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62242341A (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103458628A (zh) | 多层电路板及其制作方法 | |
| KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
| JPH0716094B2 (ja) | 配線板の製造法 | |
| US4052787A (en) | Method of fabricating a beam lead flexible circuit | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| US6110650A (en) | Method of making a circuitized substrate | |
| JPH0719970B2 (ja) | 多層印刷配線板の製造方法 | |
| KR101055455B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
| JPH0455535B2 (ja) | ||
| JPS62242343A (ja) | 半導体チツプキヤリアの製造方法 | |
| JPS62242342A (ja) | 半導体チツプキヤリアの製造方法 | |
| JPH09260840A (ja) | 多層プリント配線板の製造方法 | |
| KR101109234B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| KR101044123B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
| JPH09232761A (ja) | 多層プリント配線板の製造方法 | |
| JPH0964542A (ja) | 多層プリント配線板 | |
| JPH07226584A (ja) | 絶縁接着材料付き銅箔を用いた多層配線板の製造法 | |
| JP2002329755A (ja) | Ｔａｂテープキャリアの製造方法 | |
| JP2002368427A (ja) | 多層プリント配線基板 | |
| JPH1013027A (ja) | 多層プリント配線板の製造方法 | |
| JPS63168090A (ja) | 多層プリント配線板の製造方法 | |
| JPH05218642A (ja) | 回路基板の製造方法 | |
| JPH09321437A (ja) | 多層プリント配線板の製造方法 | |
| JPS62114249A (ja) | プリント配線板の製造方法 |