JPH0462466B2 - - Google Patents
Info
- Publication number
- JPH0462466B2 JPH0462466B2 JP59177798A JP17779884A JPH0462466B2 JP H0462466 B2 JPH0462466 B2 JP H0462466B2 JP 59177798 A JP59177798 A JP 59177798A JP 17779884 A JP17779884 A JP 17779884A JP H0462466 B2 JPH0462466 B2 JP H0462466B2
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- capacitance
- circuit section
- bonding pad
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Facsimile Heads (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、原稿読み取り装置に係り、特に密着
型イメージセンサにおける読み取り出力のむらを
低減するための構造に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a document reading device, and particularly to a structure for reducing unevenness in reading output in a contact type image sensor.
密着型イメージセンサは、複数個の受光素子の
配列された受光素子アレイと、該素子アレイをス
イツチング走査する回路から構成されている。こ
の受光素子アレイは、原稿と同一幅を有するよう
に構成されており、密着型イメージセンサはこの
受光素子アレイを原稿に密着させるようにして、
もしくはオプチカルフアイバアレイまたはレンズ
アレイ等の光学系を介して１対１結像により原稿
を読み取るようにしたものであり、MOS型イメ
ージセンサあるいはCCDイメージセンサに比べ
て結像光路長を短かくすることができ、装置の小
型化をはかることのできるものである。
A contact image sensor is composed of a light receiving element array in which a plurality of light receiving elements are arranged, and a circuit that switches and scans the element array. This light-receiving element array is configured to have the same width as the original, and the contact type image sensor has this light-receiving element array in close contact with the original.
Alternatively, the original is read by one-to-one imaging through an optical system such as an optical fiber array or lens array, and the imaging optical path length is shorter than that of a MOS image sensor or CCD image sensor. This makes it possible to downsize the device.
この密着型イメージセンサの基本構造は、第２
図および、第３図（第２図の断面図）に示す如
く、基板１０１上に配列された多数個の下部電極
１０２と透光性の上部電極１０３とによつて、水
素化アモルフアスシリコン層からなる光導電体層
１０４を挟んだ構造の受光素子Ｌからなるセンサ
部Seとアンプ等を含むチツプからなる駆動回路
部Ｄとが、夫々、所定の部分に形成されたボンデ
イングパツドSB1〜SBlおよびB1〜Blとの間に張
架されるボンデイングワイヤＷによつて接続され
ている。 The basic structure of this contact type image sensor is that the second
As shown in FIG. 3 and FIG. 3 (cross-sectional view of FIG. 2), a hydrogenated amorphous silicon layer is formed by a large number of lower electrodes 102 arranged on a substrate 101 and a transparent upper electrode 103. A sensor section Se consisting of a light-receiving element L having a structure sandwiching a photoconductor layer 104 consisting of It is connected by a bonding wire W stretched between SB l and B 1 to B l .
通常そして、第４図に等価回路を示す如くｌ個
の受光素子（フオトダイオード）L1……Ll毎に複
数のブロツク２０，……９０に分割して形成され
ており、各ブロツクは同一の構成であるので、こ
こではブロツク２０についてのみ説明する。 Normally, as shown in the equivalent circuit in Fig. 4, it is divided into a plurality of blocks 20,...90 for each l light receiving elements (photodiodes) L1 ... L1 , and each block is formed with the same photodiode. Therefore, only block 20 will be explained here.
まず原稿像が各受光素子L1乃至Ll上に結像され
ると、光強度に対応した光電流がフオトダイオー
ドPD1乃至PDlに流れ、各信号電荷蓄積容量C1乃
至Clに信号電荷が蓄積される。このとき、各受光
素子L1乃至Llに夫々接続され、信号電荷蓄積容量
C1乃至Clの信号電荷を放電させることなく保持す
ることができるように構成された増幅器A1乃至
Alの出力電圧は容量C1乃至Clに蓄積された信号電
荷（厳密にいうと、夫々フオトダイオード自体の
もつ容量PC1……PCl＋容量C1……Cl）に対応し
た大きさになつている。そしてスイツチング回路
S3をオンにすると共に、スイツチング回路S21乃
至S2lを順次オンにして各増幅器A1乃至Alの出力
電圧すなわち各容量C1乃至Clの信号電荷に対応す
る大きさの電圧を信号出力線１０６を介して出力
する。さらにスイツチング回路S21乃至S2lのスイ
ツチング走査より適宜の時間だけ遅延させて、ス
イツチング回路S11乃至S1lのスイツチング走査を
開始し、各信号電荷蓄積容量C1乃至Clの信号電荷
を放電して受光素子L1乃至Llをリセツトするよう
になつている。 First, when an original image is formed on each of the light receiving elements L 1 to L l , a photocurrent corresponding to the light intensity flows to the photodiodes PD 1 to PD l , and a signal is sent to each signal charge storage capacitor C 1 to C l . Charge is accumulated. At this time, each light receiving element L 1 to L l is connected to a signal charge storage capacitor.
Amplifiers A 1 to A 1 configured to be able to hold the signal charges of C 1 to C l without discharging them.
The output voltage of A l is large enough to correspond to the signal charge accumulated in the capacitors C 1 to C l (more precisely, the capacitance PC 1 ... PC l + capacitance C 1 ... C l of each photodiode itself). It's getting fuller. and switching circuit
S 3 is turned on, and the switching circuits S 21 to S 2l are turned on in sequence to generate a signal with a voltage corresponding to the output voltage of each amplifier A 1 to A l , that is, the signal charge of each capacitor C 1 to C l . It is output via the output line 106. Furthermore, the switching scans of the switching circuits S 11 to S 1l are started with a delay of an appropriate time from the switching scans of the switching circuits S 21 to S 2l , and the signal charges in the respective signal charge storage capacitors C 1 to C l are discharged. The light-receiving elements L1 to L1 are reset by
すなわち、１つの受光素子に着目してみると、
第５図に示す如く、受光素子Ｌにより発生した光
電流は容量Ｃに蓄積され、容量Ｃの上端の電位を
増幅器Ａによつてハイインピーダンスで受けるこ
とにより、その電位をアナログスイツチＳを通し
て出力するようになつている。ここで容量Ｃは第
４図における受光素子自体による容量PC乃至PCl
と駆動回路部による容量C1乃至Clとを加えたもの
と考える。 In other words, if we focus on one light-receiving element,
As shown in FIG. 5, the photocurrent generated by the light receiving element L is accumulated in the capacitor C, and by receiving the potential at the upper end of the capacitor C at high impedance by the amplifier A, that potential is outputted through the analog switch S. It's becoming like that. Here, the capacitance C is the capacitance PC to PC l due to the light receiving element itself in Fig. 4.
and the capacitance C 1 to C l due to the drive circuit section.
従つて、この容量Ｃのばらつきは出力特性に大
きく影響する。 Therefore, this variation in capacitance C greatly affects the output characteristics.
ところで、駆動回路部Ｄは通常、各ブロツク毎
に第６図に示す如く、１枚のLSI（大規模集積回
路）チツプとして形成されており、周囲に、ワイ
ヤボンデイングによつて受光素子と接続するため
のボンデイングパツドB1乃至Blが並べられ、中
央部に増幅器A1乃至Al等の素子部が配設されて
いる。従つて、例えば、チツプの端部に配設され
たボンデイングパツドB1と中央部に配設された
Bnとでは、夫々、増幅器A1，Anまでの配線長
T1，Tnに差が生じることになり、これら配線長
T1，Tn（T1＞Tn）に従つて寄生容量K1，Knが
異なることになり、駆動回路部としての容量C1
とCnとではC1＞Cnとなり、出力信号にばらつき
を生じる原因となつていた。
By the way, each block of the drive circuit section D is usually formed as a single LSI (Large Scale Integrated Circuit) chip, as shown in FIG. Bonding pads B 1 to B 1 are arranged in a row, and element sections such as amplifiers A 1 to A 1 are arranged in the center. Therefore, for example, a bonding pad B1 located at the end of the chip and a bonding pad B1 located at the center part
B n is the wiring length to amplifiers A 1 and A n, respectively.
There will be a difference in T 1 and T n , and these wiring lengths will be
The parasitic capacitances K 1 and K n differ according to T 1 and T n (T 1 > T n ), and the capacitance C 1 as the drive circuit section
and C n , C 1 >C n , which causes variations in the output signal.
本発明は、前記実情に鑑みてなされたもので、
駆動回路部における容量のばらつきをなくし、出
力を均一にすることを目的とする。 The present invention was made in view of the above circumstances, and
The purpose is to eliminate variations in capacitance in the drive circuit section and make the output uniform.
本発明では、駆動回路部に形成されている、受
光素子を接続するためのボンデイングパツドの大
きさを調節することにより、駆動回路部における
容量のばらつきを補正するようにしている。
In the present invention, variations in capacitance in the drive circuit section are corrected by adjusting the size of a bonding pad formed in the drive circuit section for connecting a light receiving element.
すなわち、前述の例においては、配線長T1＞
Tnとなつている場合は、ボンデイングパツドB1
の面積がボンデイングパツドBnの面積よりも配
線長による容量の差分だけ小さくなるようにし、
駆動回路部Ｄとしての容量C1……Clが一定となる
ようにしている。
That is, in the above example, the wiring length T 1 >
If T n , bonding pad B 1
The area of the bonding pad B is made smaller than the area of the bonding pad B by the difference in capacitance due to the wiring length,
The capacitance C 1 . . . C l as the drive circuit portion D is kept constant.
以下、本発明の実施例について、図面を参照し
つつ詳細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.
この原稿読み取り装置では、増幅器A1……Al、
およびスイツチング回路（省略）を配設した駆動
回路チツプのボンデイングパツドB1……Blの面
積を第１図に示す如く、その位置によつて変化さ
せるようにしている。すなわち、例えば増幅器に
至る配線長の長い端部のボンデイングパツドB1
から、増幅器に至る配線長の短い中央付辺のボン
デイングパツドBnにいくに従い、ボンデイング
パツドの面積は順次大きくなるように構成されて
いる。そして、ボンデイングパツド以外の部分の
構成は、従来例と全く同様である。 In this document reading device, amplifiers A 1 ...A l ,
The area of the bonding pads B1 . That is, for example, bonding pad B 1 at the long end of the wire leading to the amplifier.
The area of the bonding pads is configured to increase successively from bonding pads B n on the central side where the wiring length leading to the amplifier is short. The structure of the parts other than the bonding pad is completely the same as that of the conventional example.
なお、ボンデイングパツドの面積を決定するに
あたつては、まず、配線の導体幅、絶縁基板の厚
さ、該絶縁基板の比誘電率等から、配線の単位長
さ当りの容量を算出し、この値に夫々の配線の配
線長T1……Tlを乗じて夫々の容量を算出する。
そして、この容量の差を補正するようにボンデイ
ングパツドの面積を算出する。 When determining the area of the bonding pad, first calculate the capacitance per unit length of the wiring from the conductor width of the wiring, the thickness of the insulating substrate, the dielectric constant of the insulating substrate, etc. , this value is multiplied by the wiring length T 1 ...T l of each wiring to calculate each capacitance.
Then, the area of the bonding pad is calculated to correct this difference in capacitance.
かかる構成により、増幅器に至る配線長のばら
つきに起因する駆動回路Ｄにおける静電容量C1
……Clのばらつきは、ボンデイングパツドの面積
の調整により補正されるため、各受光素子に対し
て均一な読み取り出力を発生することが可能とな
る。 With this configuration, the capacitance C 1 in the drive circuit D due to variations in the wiring length leading to the amplifier
... Since the variation in C l is corrected by adjusting the area of the bonding pad, it becomes possible to generate a uniform reading output for each light receiving element.
なお、実施例においては、ボンデイングパツド
B1乃至Blがチツプの周辺部３方にわたつて配列
されている例について示したが、１辺に配列され
ている場合等他の配列状態のときも、そのときの
配線長の変化に合わせて、ボンデイングパツドの
面積を補正するようにすればよい。 In addition, in the example, the bonding pad
Although we have shown an example in which B 1 to B l are arranged on three sides of the chip, other arrangements, such as when they are arranged on one side, will also be affected by the change in wiring length. In addition, the area of the bonding pad may be corrected.
以上、説明してきたように、本発明によれば、
増幅器等からなる駆動回路部の配線部等の付属回
路による静電容量のばらつきを補正すべく、各受
光素子との接続のために第２の基板上に形成した
ボンデイングパツドの大きさを調整するようにし
ているため、配線部等の付属回路のもつ寄生容量
のばらつきをなくすことができ、出力信号の均一
な原稿読み取り装置を提供することが可能とな
る。
As explained above, according to the present invention,
Adjust the size of the bonding pad formed on the second substrate for connection with each light receiving element in order to compensate for variations in capacitance caused by attached circuits such as the wiring section of the drive circuit section consisting of an amplifier etc. As a result, variations in parasitic capacitance of attached circuits such as wiring sections can be eliminated, and it is possible to provide a document reading device with uniform output signals.
第１図は、本発明実施例の原稿読み取り装置の
駆動回路部のチツプの概要図、第２図は、原稿読
み取り装置の基本構成を示す図、第３図は第２図
の断面図、第４図は第２図の原稿読み取り装置の
等価回路を示す図、第５図は同原稿読み取り装置
の１つの受光素子に対する信号検出過程を説明す
るための等価回路（概略）図、第６図は駆動回路
部Ｄの１ブロツクを構成するチツプを示す概略図
である。
１０１……基板、１０２……下部電極、１０３
……上部電極、１０４……光導電体層、Ｌ，L1
……Ll……受光素子、Ｓ……センサ部、Ｄ……駆
動回路部、２０……９０……ブロツク、Ｗ……ボ
ンデイングワイヤ、PD1……PDl……フオトダイ
オード、PC1……PCl……フオトダイオード自体
のもつ容量、C1……Cl……信号電荷蓄積容量、
A1……Al……増幅器、S3，S21……S2l，S11……
S1l……スイツチング回路、T1……Tn……配線
長。
FIG. 1 is a schematic diagram of a chip in the drive circuit section of a document reading device according to an embodiment of the present invention, FIG. 2 is a diagram showing the basic configuration of the document reading device, and FIG. 3 is a sectional view of FIG. 4 is a diagram showing an equivalent circuit of the original reading device shown in FIG. 2, FIG. 5 is an equivalent circuit (schematic) diagram for explaining the signal detection process for one light receiving element of the same original reading device, and FIG. 3 is a schematic diagram showing chips constituting one block of the drive circuit section D. FIG. 101...Substrate, 102...Lower electrode, 103
...Top electrode, 104...Photoconductor layer, L, L 1
...L l ...Photodetector, S ...Sensor section, D ...Drive circuit section, 20 ...90 ...Block, W ...Bonding wire, PD 1 ...PD l ...Photodiode, PC 1 ... ...PC l ...capacitance of the photodiode itself, C 1 ...C l ...signal charge storage capacity,
A 1 ... A l ... Amplifier, S 3 , S 21 ... S 2l , S 11 ...
S 1l ... Switching circuit, T 1 ... T n ... Wiring length.
Claims (1)
めると共に、第２の基板上に駆動回路部を配設
し、各受光素子に対応するように、前記第２の基
板上にボンデイングパツドを配設し、該ボンデイ
ングパツドを介して、各受光素子に対して１対１
で駆動回路部を接続し、各受光素子に蓄積された
電荷を検出するようにした原稿読取装置におい
て、 前記駆動回路部の配線部等の付属回路による静
電容量のばらつきを均一化するように、前記ボン
デイングパツドの大きさを変化させたことを特徴
とする原稿読み取り装置。[Scope of Claims] 1. A plurality of light receiving elements are arranged in parallel on a first substrate, and a drive circuit section is arranged on a second substrate, and the second A bonding pad is arranged on the substrate of
In a document reading device in which a drive circuit section is connected to a drive circuit section and the charge accumulated in each light receiving element is detected, variations in capacitance caused by attached circuits such as wiring sections of the drive circuit section are equalized. . A document reading device characterized in that the size of the bonding pad is changed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177798A JPS6155959A (en) | 1984-08-27 | 1984-08-27 | Original reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177798A JPS6155959A (en) | 1984-08-27 | 1984-08-27 | Original reader |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6155959A JPS6155959A (en) | 1986-03-20 |
| JPH0462466B2 true JPH0462466B2 (en) | 1992-10-06 |
Family
ID=16037271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59177798A Granted JPS6155959A (en) | 1984-08-27 | 1984-08-27 | Original reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6155959A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276871A (en) * | 1986-05-24 | 1987-12-01 | Kyocera Corp | Reader |
| JP4635191B2 (en) * | 2003-10-21 | 2011-02-16 | 国立大学法人静岡大学 | Super-resolution pixel electrode arrangement structure and signal processing method |
-
1984
- 1984-08-27 JP JP59177798A patent/JPS6155959A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6155959A (en) | 1986-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360732A (en) | Infrared charge transfer device (CTD) system | |
| JPS6156912B2 (en) | ||
| JP4144892B2 (en) | Photoelectric conversion device and imaging device | |
| JPS6313348B2 (en) | ||
| EP0498664B1 (en) | Solid-state imaging device | |
| JPH0462466B2 (en) | ||
| KR940006933B1 (en) | Contact image sensor | |
| JP4633991B2 (en) | Signal readout circuit | |
| JPH0328871B2 (en) | ||
| JPH023551B2 (en) | ||
| JPH0748786B2 (en) | Image sensor | |
| JPH0546137B2 (en) | ||
| EP0233020B1 (en) | Switch array apparatus for use in a photoelectric conversion device | |
| JP2591346B2 (en) | Image reading device | |
| US6455909B1 (en) | Image sensor | |
| JPS58195373A (en) | Solid-state photoelectric conversion device | |
| JPS60248063A (en) | Contact type image sensor | |
| JP3279094B2 (en) | Image sensor | |
| JPH0624234B2 (en) | One-dimensional photoelectric conversion device | |
| JPS61231754A (en) | Hybrid integrated single-dimensional optical sensor | |
| JPH05227363A (en) | Image sensor, its reading method and picture reader | |
| JPH0645580A (en) | Image sensor | |
| JPH06105069A (en) | Image reading method and apparatus | |
| JPS59140766A (en) | Original reader | |
| JPS62276871A (en) | Reader |