JPH0465564B2 - - Google Patents
Info
- Publication number
- JPH0465564B2 JPH0465564B2 JP58076800A JP7680083A JPH0465564B2 JP H0465564 B2 JPH0465564 B2 JP H0465564B2 JP 58076800 A JP58076800 A JP 58076800A JP 7680083 A JP7680083 A JP 7680083A JP H0465564 B2 JPH0465564 B2 JP H0465564B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- waveform
- unit rectangular
- pulse train
- control pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
- H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Description
技術分野
本発明は直流を任意の電圧波形に変換する装置
に関し、更に詳細には、直流交流変換に好適な装
置に関する。
従来技術
f1(x),f2(x)を変換xの函数、aを常数と
し
f1(x)=af2(x)…… (1)
x0 0f1(x)・dx=
x0 0af2(x)・dx=ax0 0f2(x)・dx…… (2)
とすれば、(1)式が成立するときはx0の値に拘らず
(2)式が成立する。又、x0の値に拘らず(2)式が成立
するときは(1)式が成立する。このことは数学の理
論として公知である。(2)式に於いてx0 0f1(x)dx
及びx0 0f2(x)dxは夫々f1(x)及びf2(x)の0
からx0までの面積である。従つて、x0の値に拘ら
ず0からx0までの面積が等しければf1(x)及び
f2(x)は同一の函数即ち同一波形である。又常
数aは函数の波形に関係なくその波形の振幅を表
わす係数でありまた前記面積の倍数を表わす係数
である。
上記思想に基づいて従来方式で第1図に示す特
定電圧波形1を得る時には、(2)で示す短形波制御
パルス列を形成した。即ち、任意の函数af2(θ)
の波形1を得るために、波形1に近似した函数f1
(x)が得られるように矩形波制御パルス列2を
決定した。
ところで、従来の方式で第1図の矩形波制御パ
ルス列2を得るためには、第2図に示す積分波形
3,4,5,6を用意しなければならなかつた。
尚第2図に於ける波形3は第1図の波形1の積分
値即ちaf1(θ)・dθであり、波形4は第1図の矩
形波制御パルス列2の積分値即ちf2(θ)・dθで
あり、波形5は波形3を一定値αだけ正方向にシ
フトした値即ちaf1(θ)・dθ+αであり、波形6
は波形3を一定値αだけ負方向にシフトした値即
ちaf1(θ)・dθ−αである。第2図の4つの波形
3,4,5,6に基づいて第1図の制御パルス列
2を形成する場合には、波形4が波形5及び6と
等しくなつた時点に同期して直流を断続させる。
上述から明らかな如く従来の方式では、多くの
積分波形が必要になり、変換が複雑になる。また
出力電圧を連続的に変化させるためには係数aの
値を連続的に変化させる必要があり、これ等の制
御を実現するためにはアナログ技術とデジタル技
術とのいずれを用いても、その制御装置は比較的
複雑高価なものとなる。
発明の目的
そこで、本発明の目的は、直流を任意の電圧波
形に容易に変換することが可能な装置を提供する
ことにある。
発明の構成
上記目的を達成するための本発明は、直流電圧
を特定電圧波形に変換するための装置であり、単
位矩形波を一定の周期で順次に送出するように形
成され且つ前記単位矩形波のパルス幅を変える手
段を有している単位矩形波発生回路と、前記特定
電圧波形の積分波形とほぼ等しい積分波形が得ら
れるように前記単位矩形波を分布させた制御パル
ス列を得るためのデジタル信号を予め記憶してい
るメモリと、前記単位矩形波発生回路の出力と前
記メモリから得られたデジタル信号とに基づいて
前記制御パルス列を送出する論理回路と、前記論
理回路から送出された前記制御パルス列に応答し
て前記直流電圧を断続するスイツチング回路と、
前記特定電圧波形の電圧を変える時に前記単位矩
形波発生回路の前記パルス幅を変える手段を制御
する手段とから成る直流を任意の電圧波形に変換
する装置に係わるものである。
発明の作用効果
本発明によれば、単位矩形波発生回路から一定
の周期で送出された単位矩形波と、メモリから送
出されたデジタル信号との論理によつて制御パル
ス列を形成し、これに基づいて直流電圧を断続し
て特定電圧波形を得る。また単位矩形波のパルス
幅を変えることによつて特定電圧波形の電圧を変
える。従つて、電圧値の異なる種々の特定電圧波
形を容易に得ることができる。
実施例
第3図及び第4図は本発明の実施例に係わる直
流を任意の電圧波形に変換する方法を示すもので
ある。第3図に於ける特定電圧波形7は、第1図
の波形1と同一であり、sinθ+0.5sin3θの波形の
0〜90度の区間を示すものである。制御パルス列
8は、特定電圧波形7を得るためのものであり、
パルスP1〜P13から成る。パルスP1,P2,P8〜
P13は、高さh、幅wの単位矩形波であるが、パ
ルスP3及びP7は点線での区画から明らかなよう
に2つの単位矩形波の集合波であり、幅2wを有
する。またパルスP4及びP6は3つの単位矩形波
の集合波であり、幅3wを有し、パルスP5は10個
の単位矩形波の集合波であつて幅10wを有する。
尚、各パルスの立上り時点の相互間隔も立上り時
点の単位間隔の整数倍に設定され、この実施例で
は0度から第1のパルスP1の立上りまでが6度、
P1とP2の立上り間隔が6度、P2とP3との立上り
間隔が4度、P3とP4との立上り間隔が6度のよ
うに、最小単位間隔2度の整数倍に設定されてい
る。尚最小立上り単位間隔は集合波となる場合で
あり、パルス幅wと一致する。このように設定さ
れた制御パルス列8は直流を断続するためのスイ
ツチング素子の制御信号となり、スイツチング素
子が第3図の制御パルス列8に応答してオン・オ
フすれば、その出力電圧波形も制御パルス列に対
応したものとなり、平滑回路を通すことにより、
第3図の特定電圧波形7に近似した波形を得るこ
とが出来る。
第3図の制御パルス列8の形成は、第4図に示
すような方法でなされる。第4図に於いて、波形
9は第3図の特定電圧波形7の積分値であり、波
形10は第3図の制御パルス列8の積分値であ
る。要するに、制御パルス列8の積分波形10が
特定電圧波形7の積分波形9に近似するように決
定され、且つ制御パルス列8を単位矩形波及び/
又はその集合波とするように各パルスP1〜P13の
幅及び分布を決定する。
次に単位矩形波の配列からなる波形が与えられ
た任意の函数の波形にどの程度近似するか、又単
位矩形波の幅を変化させた場合振幅のみが変化し
波形が殆んど変化しないことについて説明する。
第1図の波形1、及び第3図の波形7の函数は
いづれもsinθ+0.5sin3θである。これに近似する
矩形波制御パルス列は第1図の2、及び第3図の
8であり、このパルス列2及び8の波形をフーリ
ー級数に展開したときの各次高調波の振幅を表a
及びbに示す。更に第3図の制御パルス列8の各
単位矩形波の幅を半分にしたときの波形をフーリ
ー級数に展開した値を表cに示す。同様にして単
位矩形波の幅を1/10にしたときの値を表dに示
す。尚、単位矩形波の幅を半分又は1/10にすれ
ば、集合波パルスP3〜P7の点線の部分が単位矩
形波の立上りとなるように集合波は単位矩形波に
完全に分割される。表bに示す値は単位矩形波の
幅即ちwを位相で2゜にとつたときの値であり、こ
の幅を更に小さい値にとり単位矩形波の配列を細
分化すれば近似性はさらに良くなる。
TECHNICAL FIELD The present invention relates to a device for converting direct current into an arbitrary voltage waveform, and more particularly to a device suitable for direct current to alternating current conversion. Prior art Let f 1 (x) and f 2 (x) be functions of the transformation x, and let a be a constant, f 1 (x) = af 2 (x)... (1) x0 0 f 1 (x)・dx = x0 0 af 2 (x)・dx=a x0 0 f 2 (x)・dx…… (2) If equation (1) holds, regardless of the value of x 0
Equation (2) holds true. Furthermore, when equation (2) holds regardless of the value of x 0 , equation (1) holds. This is known as a mathematical theory. In equation (2), x0 0 f 1 (x)dx
and x0 0 f 2 (x) dx are 0 of f 1 (x) and f 2 (x), respectively.
is the area from to x 0 . Therefore, regardless of the value of x 0 , if the area from 0 to x 0 is equal, then f 1 (x) and
f 2 (x) is the same function, ie, the same waveform. Further, the constant a is a coefficient representing the amplitude of the waveform regardless of the waveform of the function, and is also a coefficient representing a multiple of the area. Based on the above idea, when obtaining the specific voltage waveform 1 shown in FIG. 1 using the conventional method, a rectangular wave control pulse train shown in (2) was formed. That is, any function af 2 (θ)
In order to obtain waveform 1, a function f 1 approximated to waveform 1
The rectangular wave control pulse train 2 was determined so as to obtain (x). By the way, in order to obtain the rectangular wave control pulse train 2 shown in FIG. 1 using the conventional method, it was necessary to prepare integral waveforms 3, 4, 5, and 6 shown in FIG. 2.
Waveform 3 in FIG. 2 is the integral value of waveform 1 in FIG. 1, ie af 1 (θ)·dθ, and waveform 4 is the integral value of rectangular wave control pulse train 2 in FIG. )・dθ, waveform 5 is a value obtained by shifting waveform 3 in the positive direction by a constant value α, that is, af 1 (θ)・dθ+α, and waveform 6
is a value obtained by shifting waveform 3 in the negative direction by a constant value α, that is, af 1 (θ)·dθ−α. When forming the control pulse train 2 in FIG. 1 based on the four waveforms 3, 4, 5, and 6 in FIG. let As is clear from the above, the conventional method requires many integral waveforms, making the conversion complicated. In addition, in order to continuously change the output voltage, it is necessary to change the value of the coefficient a continuously, and in order to achieve this control, it is necessary to change the value of the coefficient a continuously, regardless of whether analog technology or digital technology is used. The control system is relatively complex and expensive. OBJECT OF THE INVENTION Therefore, an object of the present invention is to provide a device that can easily convert direct current into any voltage waveform. Composition of the Invention To achieve the above object, the present invention is a device for converting a DC voltage into a specific voltage waveform, which is formed so as to sequentially send out unit rectangular waves at a constant cycle, and in which the unit rectangular waves are a unit rectangular wave generating circuit having means for changing the pulse width of the unit rectangular wave, and a digital circuit for obtaining a control pulse train in which the unit rectangular wave is distributed so as to obtain an integral waveform approximately equal to the integral waveform of the specific voltage waveform. a memory that stores signals in advance; a logic circuit that sends out the control pulse train based on the output of the unit rectangular wave generation circuit and the digital signal obtained from the memory; and the control that is sent out from the logic circuit. a switching circuit that intermittents the DC voltage in response to a pulse train;
The present invention relates to a device for converting direct current into an arbitrary voltage waveform, comprising means for controlling means for changing the pulse width of the unit rectangular wave generation circuit when changing the voltage of the specific voltage waveform. Effects of the Invention According to the present invention, a control pulse train is formed by the logic of a unit rectangular wave sent out at a constant cycle from a unit rectangular wave generation circuit and a digital signal sent out from a memory, and based on this A specific voltage waveform is obtained by intermittent DC voltage. Also, by changing the pulse width of the unit rectangular wave, the voltage of the specific voltage waveform is changed. Therefore, various specific voltage waveforms having different voltage values can be easily obtained. Embodiment FIGS. 3 and 4 show a method of converting direct current into an arbitrary voltage waveform according to an embodiment of the present invention. The specific voltage waveform 7 in FIG. 3 is the same as the waveform 1 in FIG. 1, and shows the 0 to 90 degree section of the waveform of sin θ + 0.5 sin 3 θ. The control pulse train 8 is for obtaining a specific voltage waveform 7,
Consists of pulses P 1 to P 13 . Pulse P 1 , P 2 , P 8 ~
P 13 is a unit rectangular wave with a height h and a width w, but pulses P 3 and P 7 are collective waves of two unit rectangular waves and have a width 2w, as is clear from the division by dotted lines. Further, pulses P 4 and P 6 are collective waves of three unit rectangular waves and have a width of 3w, and pulse P 5 is a collective wave of 10 unit rectangular waves and has a width of 10w.
Note that the interval between the rising points of each pulse is also set to an integral multiple of the unit interval of the rising points, and in this embodiment, the distance from 0 degrees to the rising edge of the first pulse P1 is 6 degrees,
The rising interval between P 1 and P 2 is 6 degrees, the rising interval between P 2 and P 3 is 4 degrees, and the rising interval between P 3 and P 4 is 6 degrees, and so on. It is set. Note that the minimum rising unit interval corresponds to the case of a collective wave, and coincides with the pulse width w. The control pulse train 8 set in this way becomes a control signal for the switching element for intermittent direct current, and when the switching element turns on and off in response to the control pulse train 8 shown in FIG. 3, its output voltage waveform also follows the control pulse train. By passing the smoothing circuit,
A waveform that approximates the specific voltage waveform 7 in FIG. 3 can be obtained. The control pulse train 8 shown in FIG. 3 is formed by the method shown in FIG. 4. In FIG. 4, waveform 9 is an integral value of specific voltage waveform 7 of FIG. 3, and waveform 10 is an integral value of control pulse train 8 of FIG. In short, the integral waveform 10 of the control pulse train 8 is determined to approximate the integral waveform 9 of the specific voltage waveform 7, and the control pulse train 8 is determined to be a unit rectangular wave and/or
Alternatively, the width and distribution of each pulse P 1 to P 13 are determined so as to form a collective wave thereof. Next, how closely does a waveform consisting of an array of unit rectangular waves approximate the waveform of a given arbitrary function? Also, if the width of the unit rectangular wave is changed, only the amplitude changes and the waveform hardly changes. I will explain about it. The functions of waveform 1 in FIG. 1 and waveform 7 in FIG. 3 are both sinθ+0.5sin3θ. The rectangular wave control pulse trains that approximate this are 2 in Figure 1 and 8 in Figure 3, and the amplitudes of each harmonic when the waveforms of pulse trains 2 and 8 are expanded into a Foury series are shown in Table a.
and b. Furthermore, Table c shows values obtained by expanding the waveform into a Foury series when the width of each unit rectangular wave of the control pulse train 8 in FIG. 3 is halved. Table d shows the values when the width of the unit rectangular wave is reduced to 1/10 in the same way. Furthermore, if the width of the unit rectangular wave is halved or 1/10, the aggregate wave is completely divided into unit rectangular waves so that the dotted line portion of the aggregate wave pulses P 3 to P 7 becomes the rising edge of the unit rectangular wave. Ru. The values shown in Table b are the values when the width of the unit rectangular wave, that is, w, is set to 2 degrees in phase.If this width is made smaller and the arrangement of the unit rectangular waves is subdivided, the approximation will be even better. .
【表】
尚この表の高調波の振幅は、1次高調波の振幅
を100とし、残りの3次〜27次高調波を100に対す
る割合で示されている。従つて表a,b,c,d
の1次高調波の振幅は必ずしも等しくなく、表
a,bの1次高調波の振幅を100とした場合、表
cの1次高調波の振幅は49.9であり、表dの1次
高調波の振幅は10となる。
表aに示す従来の制御パルス列2の各高調波成
分と、表bに示す本発明に係わる制御パルス列8
の高調波成分との比較から明らかなように、両者
は極めて近似している。即ち本発明の方法によつ
て従来とほぼ同じ精度の特定電圧波形を得ること
が出来る。
又、単位矩形波の幅wが100%の場合を示す表
bと、幅が50%の場合を示す表cと、幅が10%の
場合を示す表dとの比較から明らかなように、単
位矩形波の幅を変化させても、高調波成分の割合
が変化しない。従つて、波形を近似に保つて振幅
即ち出力電圧のみを変えることが出来る。この効
果は、単位矩形波を配列させ、且つその立上り位
相を固定しているために生じる。
尚、第1図の制御パルス列2及び第3図の制御
パルス列8は90度まで示されているが、90度〜
180度の間の波形を90度を中心にして対称にすれ
ば、偶数次の高調波が発生しない。
第5図は説明を簡潔にするために制御パルス列
を簡略化した場合の実施例に係わる変換回路を示
すものであり、第6図は第5図の各部の状態を示
す図である。
第5図に於いて、11は積分電圧入力端子であ
り、この実施例ではインバータの入力電圧に対応
する直流電圧を供給する端子である。この入力端
子11から供給された電圧はのこぎり波発生回路
12に送られ、演算増幅器13を介して積分コン
デンサ14に供給され、ここで積分される。コン
デンサ14には放電用のトランジスタ15が並列
接続されているので、トランジスタ15のオン・
オフ周期に同期して第6図ののこぎり波VAが発
生する。16は出力周波数指示電圧入力端子であ
り、ここから供給された指示電圧はV−F変換器
17で周波数信号に変換され、指示された周波数
に対応する周期でパルスを発生する。V−F変換
器17の出力パルスはカウンタ18にクロツクパ
ルスとして入力すると共に、トランジスタ15の
ベースに入力する。第6図の例では0゜〜360゜の期
間に18個のパルスがθs=20゜の周期で発生し、18
個ののこぎり波VAが発生する。19は電圧コン
パレータであつて、制御電圧入力端子20から付
与される制御電圧VRとのこぎり波VAとの比較出
力を発生するものである。第6図のVPから明ら
かなようにこの実施例ではのこぎり波VAが制御
電圧VRよりも低い期間に高レベルとなる比較出
力VPを発生する。即ち第6図の0゜〜360゜に周期θs
で18個の単位矩形波パルス出力VPが発生する。
このため、第5図の実施例では積分回路12とコ
ンパレータ19とによつて単位矩形波発生回路2
1が構成されていることになる。
22はメモリであり、第6図の単位矩形波出力
VPに基づいて、第6図の制御パルス列V1及びV2
を形成するためのデジタル信号を記憶するもので
ある。このメモリ22は第6図のアドレスの欄か
ら明らかな如く、アドレス0から18までの合計19
番地を有し、アドレス18にはリセツト信号が記憶
され、アドレス18に切替つた瞬間にラインM4か
らカウンタ18のためのリセツト信号が発生し、
アドレスが零に切り替わる。尚各アドレス0〜18
は第6図のM〜M4に示す如く4ビツトのデータ
を記憶し、このデータは4ビツトに対応した4本
の出力ラインM1〜M4で読み出される。メモリ1
1からのデータ読み出しはのこぎり波VAの周期
θsと同一のクロツクでなされる。即ち、カウンタ
18によるアドレス指定で順次に行われる。
23及び24は制御パルス列を得るための第1
及び第2のAND回路であり、第1のAND回路の
一方の入力端子はコンパレータ19に接続され、
他方の入力端子はメモリ22の第1の出力ライン
M1に接続され、第2のAND回路24の一方の入
力端子はコンパレータ19に接続され、他方の入
力端子はメモリ22の第2の出力ラインM2に接
続されている。第6図のM1〜M4の出力はθs=20
度の各区画期間に於いて低レベルL又は高レベル
Hの出力を送出する。従つて、第6図のコンパレ
ータ19の出力VPとメモリ出力M1及びM2との論
理積をAND回路23,24で求めると、第6図
の第1及び第2の制御パルス列V1,V2が得られ
る。第1及び第2の制御パルス列V1及びV2は、
VPで示す単位矩形波に基づいて得られたもので
あるから、単位矩形波を配列させたパルス列であ
る。
第5図のトランジスタQ1,Q2,Q3及びQ4はブ
リツジインバータを構成し、直流電源Eの電圧を
断続する。第1のAND回路23の出力はトラン
ジスタQ1及びQ4のベースに結合され、第2の
ANDゲート24の出力はトランジスタQ2及びQ3
のベースに結合されているので、第6図の制御パ
ルス列V1及びV2に応答して、出力端子25,2
6間に第6図でV0で示す出力電圧が得られる。
出力電圧V0を平滑回路又は負荷自身の平滑作用
により、正弦波に近似した波形にすることが出来
る。
メモリ22の出力ラインM3は、制御電圧入力
端子20のラインの抵抗27に並列接続されたト
ランジスタ28のベースに結合されている。この
ため、メモリ出力ラインM3から第6図に示すよ
うな出力が順に発生すると、これに応じてトラン
ジスタ28がオンオフし、制御電圧VRの値が変
化する。従つて、特定位置の出力パルスの幅を変
えることが可能になる。尚、制御電圧VRを変え
る必要のない場合には、メモリ出力ラインM3の
値は常に一定に保たれる。
第5図の回路は、コンパレータ19を有してい
るので、制御電圧VRを変化させることにより、
出力電圧V0の大きさを調整することが出来る。
第7図はこの電圧調整を示すものであり、第7図
Aののこぎり波VAの最も上まで制御電圧VRが移
動すると、第7図Bの出力電圧V0が得られ、VR
がVAの中間に位置すれば、第7図Cの出力電圧
V0が得られる。第7図BとCとの比較から明ら
かなように、最大の出力電圧の場合には2つの単
位矩形波の集合波が含まれ、これよりも出力電圧
を下げると、集合波は2つの単位矩形波に分割さ
れる。第7図Cは各単位矩形波の立上り位相を固
定し、立ち下り位相を制御する場合の出力を示
し、第7図Dは各単位矩形波の立上り位相を固定
し、立上り位相を制御する場合の出力を示す。第
7図Dの立下り位相を固定する方式によつても、
立上り位相層を固定する方式と全く同様な作用効
果を得ることが出来る。
上述から明らかな如く、本実施例には次の利点
がある。
(a) 第6図V1 V2に示す如く、単位矩形波を配列
させることにより、制御パルス列を形成してい
るので、制御パルス列を容易に得ることが出来
る。
(b) 単位矩形波の立上り時点の相互間隔が単位間
隔θsの整数倍に設定されているため、制御パル
ス列の形成及びインバータのスイツチング制御
が容易になる。
(c) 各単位矩形波の立上り位相は出力電圧、出力
周波数に無関係に常に一定であり且つ立上り時
点の相互間隔がθsの整数倍であるので、立ち上
がり位相を極めて普遍的なデジタル技術、又は
アナログ技術によつて極めて容易に設定するこ
とが可能である。また立ち上がり以後のパルス
幅の制御も容易であり、出力電圧V0を波形を
変えずに調整することが出来る。
(d) 本実施例では入力端子11にインバータ電源
Eの直流電圧を供給するように構成しているの
で、インバータ入力電圧の変動によるインバー
タ出力電圧の変動を制限することが出来る。即
ち、入力電圧が例えば低下すると、積分コンデ
ンサ14の入力電圧も低下し、第6図に示すの
こぎり波VAの傾斜がゆるくなる。この結果、
インバータ出力電圧のパルス幅が広くなる。し
かし、入力電圧が低下し出力パルスの振幅が小
さくなつているので、出力パルスの面積はほぼ
一定に保たれ、出力電圧の変動及び高調波成分
の変動が実質的に生じない。このような動作
は、インバータ電源Eが脈動電圧を供給する場
合に於いても生じる。従つて、入力電圧の脈動
を含めた電圧変動が出力側に現われないという
大きな利点がある。
(e) メモリ出力ラインM3によつて制御電圧VRの
レベルを切換えて特定パルスの幅を制御するこ
とが出来るので、正弦波近似性を高める制御を
容易に達成することができる。
変形例
以上、本発明の実施例について述べたが、本発
明はこれに限定されるものでなく、例えば次のよ
うな変形が可能なものである。
(A) 第5図に於いて、制御電圧入力端子20から
コンパレータ19に供給する電圧VRを一定基
準電圧とし、入力端子11から供給する電圧を
出力電圧指示電圧としてもよい。即ち、第6図
ののこぎり波VAの傾きを出力電圧に応じて変
化させ、インバータ出力パルスの幅を変えるよ
うにしてもよい。
(B) 端子11又は20の電圧をインバータの出力
電圧の検出に基づいて供給し、閉ループ制御と
してもよい。
(C) コンパレータ19の出力VPのパルス列から
選択された単位矩形波のみパルス幅を変化さ
せ、波形近似性を改善してもよい。[Table] The amplitudes of harmonics in this table are expressed as a ratio of 100 to the amplitude of the first harmonic, and the remaining third to 27th harmonics. Therefore, tables a, b, c, d
The amplitudes of the first harmonics in Tables a and b are not necessarily equal; if the amplitudes of the first harmonics in Tables a and b are set to 100, the amplitude of the first harmonics in Table c is 49.9, and the amplitude of the first harmonics in Table d is The amplitude of is 10. Each harmonic component of the conventional control pulse train 2 shown in Table a and the control pulse train 8 according to the present invention shown in Table b
As is clear from the comparison with the harmonic components of , the two are extremely similar. That is, by the method of the present invention, it is possible to obtain a specific voltage waveform with almost the same accuracy as the conventional method. Also, as is clear from the comparison between Table b showing the case where the width w of the unit rectangular wave is 100%, Table c showing the case where the width is 50%, and Table d showing the case where the width is 10%, Even if the width of the unit rectangular wave is changed, the proportion of harmonic components does not change. Therefore, it is possible to keep the waveform approximate and change only the amplitude, that is, the output voltage. This effect occurs because the unit rectangular waves are arranged and their rising phases are fixed. Although the control pulse train 2 in FIG. 1 and the control pulse train 8 in FIG. 3 are shown up to 90 degrees,
If the waveform between 180 degrees is made symmetrical about 90 degrees, even harmonics will not occur. FIG. 5 shows a conversion circuit according to an embodiment in which the control pulse train is simplified to simplify the explanation, and FIG. 6 is a diagram showing the states of each part in FIG. 5. In FIG. 5, 11 is an integral voltage input terminal, which in this embodiment is a terminal that supplies a DC voltage corresponding to the input voltage of the inverter. The voltage supplied from this input terminal 11 is sent to a sawtooth wave generation circuit 12, and then supplied to an integrating capacitor 14 via an operational amplifier 13, where it is integrated. Since a discharging transistor 15 is connected in parallel to the capacitor 14, the transistor 15 is turned on and off.
A sawtooth wave V A shown in FIG. 6 is generated in synchronization with the off period. 16 is an output frequency instruction voltage input terminal, and the instruction voltage supplied therefrom is converted into a frequency signal by the V-F converter 17, and pulses are generated at a period corresponding to the instructed frequency. The output pulse of the V-F converter 17 is input to the counter 18 as a clock pulse and is also input to the base of the transistor 15. In the example shown in Figure 6, 18 pulses are generated at a period of θ s = 20° during the period from 0° to 360°, and 18
Sawtooth waves V A are generated. A voltage comparator 19 generates a comparison output between the control voltage V R applied from the control voltage input terminal 20 and the sawtooth wave V A. As is clear from V P in FIG. 6, this embodiment generates a comparison output V P that is at a high level during a period in which the sawtooth wave V A is lower than the control voltage VR . That is, the period θ s is from 0° to 360° in Figure 6.
18 unit rectangular wave pulse outputs V P are generated.
Therefore, in the embodiment shown in FIG. 5, the unit rectangular wave generating circuit 2
1 is configured. 22 is a memory, which outputs the unit rectangular wave in Fig. 6.
Based on V P , the control pulse trains V 1 and V 2 of FIG.
It stores digital signals for forming . As is clear from the address column in Figure 6, this memory 22 has a total of 19 addresses from 0 to 18.
A reset signal is stored in address 18, and a reset signal for counter 18 is generated from line M4 at the moment of switching to address 18.
The address switches to zero. In addition, each address 0 to 18
stores 4-bit data as shown by M- M4 in FIG. 6, and this data is read out through four output lines M1 - M4 corresponding to the 4-bits. memory 1
Data reading from 1 is performed using the same clock as the period θ s of the sawtooth wave V A . That is, the addresses are sequentially designated by the counter 18. 23 and 24 are the first pulses for obtaining the control pulse train.
and a second AND circuit, one input terminal of the first AND circuit is connected to the comparator 19,
The other input terminal is the first output line of the memory 22.
One input terminal of the second AND circuit 24 is connected to the comparator 19, and the other input terminal is connected to the second output line M2 of the memory 22. The outputs of M 1 to M 4 in Figure 6 are θ s = 20
A low level L or high level H output is sent out in each division period. Therefore, when the AND circuits 23 and 24 calculate the AND of the output V P of the comparator 19 in FIG. 6 and the memory outputs M 1 and M 2 , the first and second control pulse trains V 1 , V 2 is obtained. The first and second control pulse trains V 1 and V 2 are
Since it is obtained based on the unit rectangular wave indicated by V P , it is a pulse train in which unit rectangular waves are arranged. Transistors Q 1 , Q 2 , Q 3 , and Q 4 in FIG. 5 constitute a bridge inverter, which cuts the voltage of the DC power supply E intermittently. The output of the first AND circuit 23 is coupled to the bases of transistors Q1 and Q4, and the output of the first AND circuit 23 is coupled to the bases of transistors Q1 and Q4 .
The output of AND gate 24 is connected to transistors Q 2 and Q 3
is coupled to the base of output terminals 25, 2 in response to the control pulse trains V 1 and V 2 of FIG.
6, an output voltage indicated by V 0 in FIG. 6 is obtained.
The output voltage V 0 can be made into a waveform approximating a sine wave by the smoothing circuit or the smoothing effect of the load itself. The output line M 3 of the memory 22 is coupled to the base of a transistor 28 which is connected in parallel to the resistor 27 of the control voltage input terminal 20 line. Therefore, when the outputs shown in FIG. 6 are sequentially generated from the memory output line M3 , the transistor 28 is turned on and off accordingly, and the value of the control voltage VR changes. Therefore, it becomes possible to change the width of the output pulse at a specific position. Note that when there is no need to change the control voltage VR , the value of the memory output line M3 is always kept constant. Since the circuit of FIG. 5 has a comparator 19, by changing the control voltage VR ,
The magnitude of the output voltage V 0 can be adjusted.
FIG. 7 shows this voltage adjustment. When the control voltage V R moves to the top of the sawtooth wave V A in FIG. 7A, the output voltage V 0 in FIG. 7B is obtained, and V R
If is located in the middle of V A , the output voltage in Figure 7C
V 0 is obtained. As is clear from the comparison between B and C in Figure 7, in the case of the maximum output voltage, a collective wave of two unit rectangular waves is included, and when the output voltage is lowered below this, the collective wave contains two unit rectangular waves. Split into square waves. Figure 7C shows the output when the rising phase of each unit rectangular wave is fixed and the falling phase is controlled, and Figure 7D shows the output when the rising phase of each unit rectangular wave is fixed and the rising phase is controlled. shows the output of Even with the method of fixing the falling phase in FIG. 7D,
It is possible to obtain the same effect as the method of fixing the rising phase layer. As is clear from the above, this embodiment has the following advantages. (a) As shown in FIG. 6 , the control pulse train is formed by arranging unit rectangular waves, so the control pulse train can be easily obtained. (b) Since the interval between the rising points of the unit rectangular waves is set to an integral multiple of the unit interval θ s , it is easy to form the control pulse train and control the switching of the inverter. (c) The rising phase of each unit rectangular wave is always constant regardless of the output voltage and output frequency, and the interval between the rising points is an integral multiple of θ s . It can be configured very easily using analog technology. Furthermore, the pulse width after the rise can be easily controlled, and the output voltage V 0 can be adjusted without changing the waveform. (d) Since this embodiment is configured to supply the DC voltage of the inverter power supply E to the input terminal 11, it is possible to limit fluctuations in the inverter output voltage due to fluctuations in the inverter input voltage. That is, when the input voltage decreases, for example, the input voltage of the integrating capacitor 14 also decreases, and the slope of the sawtooth wave V A shown in FIG. 6 becomes gentler. As a result,
The pulse width of the inverter output voltage becomes wider. However, since the input voltage has decreased and the amplitude of the output pulse has become smaller, the area of the output pulse remains approximately constant, and there is substantially no variation in the output voltage or variation in the harmonic components. Such an operation also occurs when the inverter power supply E supplies a pulsating voltage. Therefore, there is a great advantage that voltage fluctuations including input voltage pulsations do not appear on the output side. (e) Since the width of a specific pulse can be controlled by switching the level of the control voltage V R using the memory output line M 3 , control that improves the approximation to a sine wave can be easily achieved. Modifications Although the embodiments of the present invention have been described above, the present invention is not limited thereto, and for example, the following modifications are possible. (A) In FIG. 5, the voltage V R supplied from the control voltage input terminal 20 to the comparator 19 may be used as a constant reference voltage, and the voltage supplied from the input terminal 11 may be used as the output voltage command voltage. That is, the width of the inverter output pulse may be changed by changing the slope of the sawtooth wave V A in FIG. 6 according to the output voltage. (B) The voltage at the terminal 11 or 20 may be supplied based on the detection of the output voltage of the inverter, and closed loop control may be performed. (C) The pulse width of only the unit rectangular wave selected from the pulse train of the output V P of the comparator 19 may be changed to improve waveform approximation.
第1図は従来の変換方式に於ける特定電圧波形
とこれを得るための制御パルス列を示す波形図、
第2図は第1図の制御パルス列を形成するための
方法を示す波形図、第3図は本発明の実施例に係
わる変換方式に於ける特定電圧波形と制御パルス
列とを示す波形図、第4図は第3図の制御パルス
列を得るための原理を示す波形図、第5図は本発
明の実施例に係わる変換装置を示す回路、第6図
は第5図の各部の状態を示す波形図、第7図は出
力電圧の調整を示す波形図である。
7…特定電圧波形、8…制御パルス列、21…
単位矩形波発生回路、22…メモリ、23,24
…AND回路、E…直流電源、Q1〜Q4…トランジ
スタ。
Figure 1 is a waveform diagram showing a specific voltage waveform in a conventional conversion method and a control pulse train to obtain it.
FIG. 2 is a waveform diagram showing a method for forming the control pulse train of FIG. 1; FIG. Fig. 4 is a waveform diagram showing the principle for obtaining the control pulse train shown in Fig. 3, Fig. 5 is a circuit showing a conversion device according to an embodiment of the present invention, and Fig. 6 is a waveform diagram showing the states of each part in Fig. 5. 7 are waveform diagrams showing adjustment of the output voltage. 7...Specific voltage waveform, 8...Control pulse train, 21...
Unit rectangular wave generation circuit, 22...Memory, 23, 24
...AND circuit, E...DC power supply, Q1 to Q4 ...transistor.
Claims (1)
置であり、 単位矩形波を一定の周期で順次に送出するよう
に形成され且つ前記単位矩形波のパルス幅を変え
る手段を有している彫位矩形波発生回路と、 前記特定電圧波形の積分波形とほぼ等しい積分
波形が得られるように前記単位矩形波を分布させ
た制御パルス列を得るためのデジタル信号を予め
記憶しているメモリと、 前記単位矩形波発生回路の出力と前記メモリか
ら得られたデジタル信号とに基づいて前記制御パ
ルス列を送出する論理回路と、 前記論理回路から送出された前記制御パルス列
に応答して前記直流電圧を断続するスイツチング
回路と、 前記特定電圧波形の電圧を変える時に前記単位
矩形波発生回路の前記パルス幅を変える手段を制
御する手段と から成る直流を任意の電圧波形に変換する装置。[Scope of Claims] 1. A device for converting a DC voltage into a specific voltage waveform, the device being formed to sequentially send out unit rectangular waves at a constant cycle, and comprising means for changing the pulse width of the unit rectangular waves. and a digital signal for obtaining a control pulse train in which the unit rectangular waves are distributed so as to obtain an integral waveform substantially equal to the integral waveform of the specific voltage waveform. a logic circuit that sends out the control pulse train based on the output of the unit rectangular wave generation circuit and the digital signal obtained from the memory; and a logic circuit that sends out the control pulse train in response to the control pulse train sent out from the logic circuit. A device for converting direct current into an arbitrary voltage waveform, comprising a switching circuit for intermittent direct current voltage, and means for controlling means for changing the pulse width of the unit rectangular wave generation circuit when changing the voltage of the specific voltage waveform.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680083A JPS59202706A (en) | 1983-04-30 | 1983-04-30 | Method and device for converting direct current to optional voltage waveform |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680083A JPS59202706A (en) | 1983-04-30 | 1983-04-30 | Method and device for converting direct current to optional voltage waveform |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202706A JPS59202706A (en) | 1984-11-16 |
| JPH0465564B2 true JPH0465564B2 (en) | 1992-10-20 |
Family
ID=13615716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7680083A Granted JPS59202706A (en) | 1983-04-30 | 1983-04-30 | Method and device for converting direct current to optional voltage waveform |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202706A (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157068A (en) * | 1979-05-24 | 1980-12-06 | Nec Corp | Analog signal generator |
| JPS55159625A (en) * | 1979-05-30 | 1980-12-11 | Nec Corp | Pulse width modulating circuit |
| JPS561604A (en) * | 1979-06-18 | 1981-01-09 | Matsushita Electric Ind Co Ltd | Pulse duration modulating amplifier |
| JPS5671965A (en) * | 1979-11-19 | 1981-06-15 | Nec Corp | Semiconductor device |
-
1983
- 1983-04-30 JP JP7680083A patent/JPS59202706A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202706A (en) | 1984-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1993024989A1 (en) | Power converter | |
| JPH0437669B2 (en) | ||
| US4914396A (en) | PWM waveform generator | |
| JPH0634587B2 (en) | Voltage source inverter device | |
| JPH0465564B2 (en) | ||
| US4620162A (en) | Tunable triangle wave generator with two-phase sinusoidal outputs | |
| JPS5943912B2 (en) | Polyphase AC inverter | |
| JPH0561871B2 (en) | ||
| JPS5955623A (en) | Digital/analog converting system | |
| EP0457807B1 (en) | Waveform generation and control | |
| JPS60200773A (en) | Controller for inverter | |
| JP3180775B2 (en) | Power converter | |
| JPH074066B2 (en) | Control circuit for 3-phase inverter | |
| JP2575633B2 (en) | Multiplexed PWM inverter | |
| AU640367B2 (en) | Waveform generation and control | |
| JPH03118793A (en) | Inverter controller | |
| JPS624950B2 (en) | ||
| JPH0732606B2 (en) | Control device for current source inverter | |
| JPH0447553B2 (en) | ||
| Lazić et al. | Generating driving signals for three phases inverter by digital timing functions | |
| JPS6051790U (en) | Inverter control circuit | |
| JPS62130016A (en) | Pulse width modulation control circuit | |
| JP2710661B2 (en) | PWM inverter control device | |
| JPH0793822B2 (en) | Pulse width modulation inverter | |
| JP2022038475A (en) | Arithmetic unit, control system, and arithmetic method |