JPH0467436B2 - - Google Patents
Info
- Publication number
- JPH0467436B2 JPH0467436B2 JP60283744A JP28374485A JPH0467436B2 JP H0467436 B2 JPH0467436 B2 JP H0467436B2 JP 60283744 A JP60283744 A JP 60283744A JP 28374485 A JP28374485 A JP 28374485A JP H0467436 B2 JPH0467436 B2 JP H0467436B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- phase
- negative
- positive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は直流電圧を交流電圧に変換するイン
バータ回路に係り、特に回路内のサージ電圧を防
止し、配線を単純化する構成に関するものであ
る。
バータ回路に係り、特に回路内のサージ電圧を防
止し、配線を単純化する構成に関するものであ
る。
一般に半導体スイツチング素子などの電子部品
が用いられた電気回路においては、スイツチング
素子によるスイツチング動作によつて回路内にサ
ージ電圧が発生する。第１図は一般的なトランジ
スタによるスイツチング回路図である。図におい
て１はトランジスタ、２はインダクタンス、３は
抵抗である。トランジスタ１をオンし電流を通電
し、トランジスタ１をオフして電流を遮断する場
合、回路内にサージ電圧が発生する。第２図ａは
電流波形のグラフ図、第２図ｂは電圧波形のグラ
フ図で、上記第１図によるサージ電圧の発生は第
２図ｂに示すごとくＬdi／dtによるサージ電圧が発 生し、このためしばしばトランジスタ１などの半
導体スイツチのスイツチング動作を困難なものと
していた。またときには半導体スイツチを破壊さ
せる要因となることもあつた。この為、これを防
ぐために回路内にインダクタンス２を低減しサー
ジ電圧を低減させる方法がとられている。インバ
ータ回路における例として直流入力線の正側およ
び負側入力線とによつて絶縁体を介し交流出力線
がはさまれた導体が用いられている。
が用いられた電気回路においては、スイツチング
素子によるスイツチング動作によつて回路内にサ
ージ電圧が発生する。第１図は一般的なトランジ
スタによるスイツチング回路図である。図におい
て１はトランジスタ、２はインダクタンス、３は
抵抗である。トランジスタ１をオンし電流を通電
し、トランジスタ１をオフして電流を遮断する場
合、回路内にサージ電圧が発生する。第２図ａは
電流波形のグラフ図、第２図ｂは電圧波形のグラ
フ図で、上記第１図によるサージ電圧の発生は第
２図ｂに示すごとくＬdi／dtによるサージ電圧が発 生し、このためしばしばトランジスタ１などの半
導体スイツチのスイツチング動作を困難なものと
していた。またときには半導体スイツチを破壊さ
せる要因となることもあつた。この為、これを防
ぐために回路内にインダクタンス２を低減しサー
ジ電圧を低減させる方法がとられている。インバ
ータ回路における例として直流入力線の正側およ
び負側入力線とによつて絶縁体を介し交流出力線
がはさまれた導体が用いられている。
第５図は従来の半導体スイツチング素子を有す
る３相のインバータ回路図であり、図において、
直流側給電線の正側Ｐ線４と負側Ｎ線５と、直流
フイルタコンデンサＣ６を備えている。Ｕ相のイ
ンバータスタツク７、Ｖ相のインバータスタツク
８、Ｗ相のインバータスタツク９と直流側給電線
側とはラミネートバー１０，１１，１２によつて
それぞれ接続されている。そしてラミネートバー
１０，１１，１２はそれぞれＵ相の交流出力線Ｕ
１３、Ｖ相の交流出力線Ｖ１４、Ｗ相の交流出力
線Ｗ１５をそれぞれ正側Ｐ線４と負側Ｎ線５とに
よつてはさみラミネートしたものである。各相の
交流出力線であるＵ相の交流出力線Ｕ１３、Ｖ相
の交流出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５は
それぞれ直流側に引き出されている。そしてＵ相
のインバータスタツク７にはトランジスタTR1１
６、トランジスタTR2１７、Ｖ相のインバータス
タツク８にはトランジスタTR3１８、トランジス
タTR4１９、Ｗ相のインバータスタツク９にはト
ランジスタTR5２０、トランジスタTR6２１がそ
れぞれ接続されている。
る３相のインバータ回路図であり、図において、
直流側給電線の正側Ｐ線４と負側Ｎ線５と、直流
フイルタコンデンサＣ６を備えている。Ｕ相のイ
ンバータスタツク７、Ｖ相のインバータスタツク
８、Ｗ相のインバータスタツク９と直流側給電線
側とはラミネートバー１０，１１，１２によつて
それぞれ接続されている。そしてラミネートバー
１０，１１，１２はそれぞれＵ相の交流出力線Ｕ
１３、Ｖ相の交流出力線Ｖ１４、Ｗ相の交流出力
線Ｗ１５をそれぞれ正側Ｐ線４と負側Ｎ線５とに
よつてはさみラミネートしたものである。各相の
交流出力線であるＵ相の交流出力線Ｕ１３、Ｖ相
の交流出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５は
それぞれ直流側に引き出されている。そしてＵ相
のインバータスタツク７にはトランジスタTR1１
６、トランジスタTR2１７、Ｖ相のインバータス
タツク８にはトランジスタTR3１８、トランジス
タTR4１９、Ｗ相のインバータスタツク９にはト
ランジスタTR5２０、トランジスタTR6２１がそ
れぞれ接続されている。
従来のインバータ回路は上記のように構成さ
れ、例えばＵ相のインバータスタツク７とラミネ
ートバー１０についてみると、正側Ｐ線４、負側
Ｎ線５がラミネート１０を通つてＵ相のインバー
タスタツク７に電気を供給しトランジスタTR1１
６、トランジスタTR2１７が交互にオン、オフを
してＵ相の交流出力線Ｕ１３に電圧を発生し電流
を流す。まずトランジスタTR1１６がオン、トラ
ンジスタTR2１７がオフしている場合は、正側Ｐ
線４の電流がトランジスタTR1１６を通り、Ｕ相
の交流出力線Ｕ１３へ出ていくので、ラミネート
バー１０の中では正側Ｐ線４の電流とＵ相の交流
出力線Ｕ１３の電流が逆向きになり互いに発生す
る磁束を打ち消し合う。またトランジスタTR1１
６がオフ、トランジスタTR2１７がオンしている
場合はＵ相の交流出力線Ｕ１３の電流がトランジ
スタTR2１７を通り負側Ｎ線５へもどつていくの
でラミネートバー１０の中ではＵ相の交流出力線
Ｕ１３の電流と、負側Ｎ線５の電流が逆向きにな
り互いに発生する磁束を打ち消し合う。このよう
にラミネートバー１０インダクタンスの少ない配
線となる。なおＶ相の交流出力線Ｖ１４、Ｗ相の
交流出力線Ｗ１５の各相についても同様の動作に
てラミネートバー１１，１２はインダクタンスの
少ない配線となる。
れ、例えばＵ相のインバータスタツク７とラミネ
ートバー１０についてみると、正側Ｐ線４、負側
Ｎ線５がラミネート１０を通つてＵ相のインバー
タスタツク７に電気を供給しトランジスタTR1１
６、トランジスタTR2１７が交互にオン、オフを
してＵ相の交流出力線Ｕ１３に電圧を発生し電流
を流す。まずトランジスタTR1１６がオン、トラ
ンジスタTR2１７がオフしている場合は、正側Ｐ
線４の電流がトランジスタTR1１６を通り、Ｕ相
の交流出力線Ｕ１３へ出ていくので、ラミネート
バー１０の中では正側Ｐ線４の電流とＵ相の交流
出力線Ｕ１３の電流が逆向きになり互いに発生す
る磁束を打ち消し合う。またトランジスタTR1１
６がオフ、トランジスタTR2１７がオンしている
場合はＵ相の交流出力線Ｕ１３の電流がトランジ
スタTR2１７を通り負側Ｎ線５へもどつていくの
でラミネートバー１０の中ではＵ相の交流出力線
Ｕ１３の電流と、負側Ｎ線５の電流が逆向きにな
り互いに発生する磁束を打ち消し合う。このよう
にラミネートバー１０インダクタンスの少ない配
線となる。なおＶ相の交流出力線Ｖ１４、Ｗ相の
交流出力線Ｗ１５の各相についても同様の動作に
てラミネートバー１１，１２はインダクタンスの
少ない配線となる。
上記のような従来のインバータ回路では、Ｕ相
の交流出力線Ｕ１３、Ｖ相の交流出力線Ｖ１４、
Ｗ相の交流出力線１５の各相の各々の出力線を正
側Ｐ線４と負側Ｎ線５ではさんでラミネートする
ため各相で３層、３相で３本のラミネートバーと
なり、導体バーが多くなること、また直流フイル
タコンデンサＣ６から正側Ｐ線４、負側Ｎ線５を
６本出し、なおかつＵ相の交流出力線Ｕ１３、Ｖ
相の交流出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５
が直流側に近いことから配線が錯綜し、回路自体
が複雑となるなどの問題点があつた。
の交流出力線Ｕ１３、Ｖ相の交流出力線Ｖ１４、
Ｗ相の交流出力線１５の各相の各々の出力線を正
側Ｐ線４と負側Ｎ線５ではさんでラミネートする
ため各相で３層、３相で３本のラミネートバーと
なり、導体バーが多くなること、また直流フイル
タコンデンサＣ６から正側Ｐ線４、負側Ｎ線５を
６本出し、なおかつＵ相の交流出力線Ｕ１３、Ｖ
相の交流出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５
が直流側に近いことから配線が錯綜し、回路自体
が複雑となるなどの問題点があつた。
この発明はかかる問題点を解決するためなされ
たもので、インダクタンスが小さい回路であり、
なおかつ配線が錯綜することなく簡易なインバー
タ回路を得ることを目的とする。
たもので、インダクタンスが小さい回路であり、
なおかつ配線が錯綜することなく簡易なインバー
タ回路を得ることを目的とする。
第１の発明に係わるインバータ回路は、直列に
接続された一対のスイツチング素子を有し、該一
対のスイツチング素子の両端を正、負の直流入力
端子、接続点を交流出力端子とする複数個のスイ
ツチング素子スタツクを備え、該複数個のスイツ
チング素子スタツクは上記正の直流入力端子を正
の直流入力線で、上記負の直流入力端子は負の直
流入力線で直列に接続され、上記交流出力端子の
各々は交流出力線で接続され、それぞれの上記端
子に接続された上記直流入力線と上記交流出力線
とは互いに反対方向に引き出され、上記交流出力
線及び上記正、負の直流入力線は絶縁物を介して
絶縁され、かつ、通電電流によるインダクタンス
を相互に打ち消し合うように並列に一体化された
ものである。
接続された一対のスイツチング素子を有し、該一
対のスイツチング素子の両端を正、負の直流入力
端子、接続点を交流出力端子とする複数個のスイ
ツチング素子スタツクを備え、該複数個のスイツ
チング素子スタツクは上記正の直流入力端子を正
の直流入力線で、上記負の直流入力端子は負の直
流入力線で直列に接続され、上記交流出力端子の
各々は交流出力線で接続され、それぞれの上記端
子に接続された上記直流入力線と上記交流出力線
とは互いに反対方向に引き出され、上記交流出力
線及び上記正、負の直流入力線は絶縁物を介して
絶縁され、かつ、通電電流によるインダクタンス
を相互に打ち消し合うように並列に一体化された
ものである。
また、第２の発明に係わるインバータ回路は、
第１の発明に係わるインバータ回路において、複
数個のスイツチング素子スタツク間を渡る交流出
力線及び正、負の直流入力線が絶縁物を介して積
層され、一体に形成された棒状の積層構造を為す
ものである。
第１の発明に係わるインバータ回路において、複
数個のスイツチング素子スタツク間を渡る交流出
力線及び正、負の直流入力線が絶縁物を介して積
層され、一体に形成された棒状の積層構造を為す
ものである。
また、第３の発明に係わるインバータ回路は、
第１の発明に係わるインバータ回路において、複
数個のスイツチング素子スタツク間を渡る交流出
力線及び正、負の直流入力線が絶縁されて撚り合
わされたツイスト構造を為すものである。
第１の発明に係わるインバータ回路において、複
数個のスイツチング素子スタツク間を渡る交流出
力線及び正、負の直流入力線が絶縁されて撚り合
わされたツイスト構造を為すものである。
第１〜第３の発明における複数個のスイツチン
グ素子スタツク間を渡る交流出力線及び正、負の
直流入力線は絶縁物を介して並列に一体化され、
上記正、負の直流入力線に流れる正、負の直流電
流及び上記交流出力線に流れる交流電流により発
生するインダクタンスを相互に打ち消し合う。
グ素子スタツク間を渡る交流出力線及び正、負の
直流入力線は絶縁物を介して並列に一体化され、
上記正、負の直流入力線に流れる正、負の直流電
流及び上記交流出力線に流れる交流電流により発
生するインダクタンスを相互に打ち消し合う。
第３図はこの発明の一実施例を示す３相インバ
ータ回路である。図において直流入力線の入力部
となる正側Ｐ線４と負側Ｎ線５を有し、さらに直
流フイルタコンデンサＣ６および交流出力線の出
力部となるＵ相の交流出力線Ｕ１３、Ｖ相の交流
出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５をそれぞ
れ備えている。２２は相アームとなるＵ相のイン
バータスタツクで、このＵ相のインバータスタツ
ク２２にはトランジスタTR1１６、トランジスタ
TR2１７が、２３は相アームとなるＶ相のインバ
ータスタツクで、このＶ相のインバータスタツク
２３にはトランジスタTR3１８、トランジスタ
TR4１９が、２４は相アームとなるＷ相のインバ
ータスタツクで、このＷ相のインバータスタツク
２４にはトランジスタTR5２０、トランジスタ
TR6２１が接続されている。２５，２６はラミネ
ートバーで、このラミネートバー２５はＵ相のイ
ンバータスタツク２２とＶ相のインバータスタツ
ク２３との間に設けられ、さらにラミネートバー
２６はＶ相のインバータスタツク２３とＷ相のイ
ンバータスタツク２４との間に設けられている。
そしてＵ相のインバータスタツク２２とＶ相のイ
ンバータスタツク２３との間は、Ｕ相の交流出力
線Ｕ１３を正側Ｐ線４と負側Ｎ線５とで絶縁物を
介し、はさんだラミネートバー２５で結ばれてい
る。Ｖ相のインバータスタツク２３とＷ相のイン
バータスタツク２４との間は、Ｕ相の交流出力線
Ｕ１３とＶ相の交流出力線Ｖ１４を正側Ｐ線４と
負側Ｎ線５とで絶縁物を介しはさんだラミネート
バー２６で結ばれている。直流入力部の正側Ｐ線
４と負側Ｎ線５はＵ相のインバータスタツク２２
側に、交流出力部であるＵ相の交流出力線Ｕ１
３、Ｖ相の交流出力線Ｖ１４、Ｗ相の交流出力線
Ｗ１５がＷ相のインバータスタツク２４側にあ
る。
ータ回路である。図において直流入力線の入力部
となる正側Ｐ線４と負側Ｎ線５を有し、さらに直
流フイルタコンデンサＣ６および交流出力線の出
力部となるＵ相の交流出力線Ｕ１３、Ｖ相の交流
出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５をそれぞ
れ備えている。２２は相アームとなるＵ相のイン
バータスタツクで、このＵ相のインバータスタツ
ク２２にはトランジスタTR1１６、トランジスタ
TR2１７が、２３は相アームとなるＶ相のインバ
ータスタツクで、このＶ相のインバータスタツク
２３にはトランジスタTR3１８、トランジスタ
TR4１９が、２４は相アームとなるＷ相のインバ
ータスタツクで、このＷ相のインバータスタツク
２４にはトランジスタTR5２０、トランジスタ
TR6２１が接続されている。２５，２６はラミネ
ートバーで、このラミネートバー２５はＵ相のイ
ンバータスタツク２２とＶ相のインバータスタツ
ク２３との間に設けられ、さらにラミネートバー
２６はＶ相のインバータスタツク２３とＷ相のイ
ンバータスタツク２４との間に設けられている。
そしてＵ相のインバータスタツク２２とＶ相のイ
ンバータスタツク２３との間は、Ｕ相の交流出力
線Ｕ１３を正側Ｐ線４と負側Ｎ線５とで絶縁物を
介し、はさんだラミネートバー２５で結ばれてい
る。Ｖ相のインバータスタツク２３とＷ相のイン
バータスタツク２４との間は、Ｕ相の交流出力線
Ｕ１３とＶ相の交流出力線Ｖ１４を正側Ｐ線４と
負側Ｎ線５とで絶縁物を介しはさんだラミネート
バー２６で結ばれている。直流入力部の正側Ｐ線
４と負側Ｎ線５はＵ相のインバータスタツク２２
側に、交流出力部であるＵ相の交流出力線Ｕ１
３、Ｖ相の交流出力線Ｖ１４、Ｗ相の交流出力線
Ｗ１５がＷ相のインバータスタツク２４側にあ
る。
上記のように構成されたインバータ回路におい
ては、交流出力部のＵ相の出力線Ｕ１３、Ｖ相の
交流出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５の電
流の合計は常にゼロである。次にＷ相のインバー
タスタツク２４において、トランジスタTR5２
０、トランジスタTR6２１は交互にオン、オフす
るが、まずトランジスタTR5２０がオンし、トラ
ンジスタTR6２１がオフの場合を考えると、Ｗ相
の出力電流は、直流側給電線の正側Ｐ線４からラ
ミネートバー２５，２６を経由してトランジスタ
TR5２０を通つてＷ相の交流出力線Ｗ１５へ出力
される。従つてラミネートバー２６の正側Ｐ線４
にＷ相の交流出力線Ｗ１５の出力電流が流れるの
でip＋iu＋iv＝０となり電流が打ち消され磁束も
打ち消される。またトランジスタTR5２０がオ
フ、トランジスタTR6２１がオンの場合を考える
とＷ相の交流出力線Ｗ１５の出力電流は、トラン
ジスタTR6２１を通りラミネートバー２５，２６
の負側Ｎ線５を通り、Ｎ側へもどる。したがつて
ラミネートバー２６の負側Ｎ線５にＷ相の交流出
力線Ｗ１５の出力電流が流れるので、iN＋iU＋
iV＝０となり、電流が打ち消され磁束も打ち消
される。このようにラミネートバー２６はインダ
クタンスの少ない配線となる。
ては、交流出力部のＵ相の出力線Ｕ１３、Ｖ相の
交流出力線Ｖ１４、Ｗ相の交流出力線Ｗ１５の電
流の合計は常にゼロである。次にＷ相のインバー
タスタツク２４において、トランジスタTR5２
０、トランジスタTR6２１は交互にオン、オフす
るが、まずトランジスタTR5２０がオンし、トラ
ンジスタTR6２１がオフの場合を考えると、Ｗ相
の出力電流は、直流側給電線の正側Ｐ線４からラ
ミネートバー２５，２６を経由してトランジスタ
TR5２０を通つてＷ相の交流出力線Ｗ１５へ出力
される。従つてラミネートバー２６の正側Ｐ線４
にＷ相の交流出力線Ｗ１５の出力電流が流れるの
でip＋iu＋iv＝０となり電流が打ち消され磁束も
打ち消される。またトランジスタTR5２０がオ
フ、トランジスタTR6２１がオンの場合を考える
とＷ相の交流出力線Ｗ１５の出力電流は、トラン
ジスタTR6２１を通りラミネートバー２５，２６
の負側Ｎ線５を通り、Ｎ側へもどる。したがつて
ラミネートバー２６の負側Ｎ線５にＷ相の交流出
力線Ｗ１５の出力電流が流れるので、iN＋iU＋
iV＝０となり、電流が打ち消され磁束も打ち消
される。このようにラミネートバー２６はインダ
クタンスの少ない配線となる。
次にＶ相のインバータスタツク２３についてみ
ると、Ｗ相の場合と同様にトランジスタTR3１８
がオンのときラミネートバー２５の正側Ｐ線４を
通り、トランジスタTR3１８を通つてＶ相の出力
電流が流れる。トランジスタTR4１９がオンの時
は、Ｖ相の出力電流はトランジスタTR4１９を通
つてラミネートバー２５の負側Ｎ線５を通り直流
側へもどる。またＷ相の電流は正側Ｐ線４または
負側Ｎ線５を流れていることから、ラミネートバ
ー２５の中でip＋iN＝iV＋iW従つてip＋iN＋iU
＝０となり電流が打ち消される。このようにラミ
ネートバー２５もインダクタンスの少ない配線と
なる。
ると、Ｗ相の場合と同様にトランジスタTR3１８
がオンのときラミネートバー２５の正側Ｐ線４を
通り、トランジスタTR3１８を通つてＶ相の出力
電流が流れる。トランジスタTR4１９がオンの時
は、Ｖ相の出力電流はトランジスタTR4１９を通
つてラミネートバー２５の負側Ｎ線５を通り直流
側へもどる。またＷ相の電流は正側Ｐ線４または
負側Ｎ線５を流れていることから、ラミネートバ
ー２５の中でip＋iN＝iV＋iW従つてip＋iN＋iU
＝０となり電流が打ち消される。このようにラミ
ネートバー２５もインダクタンスの少ない配線と
なる。
以上のようにラミネートバー２５，２６は相ア
ームの個数より少なくて済み、低インダクタンス
配線が実現でき、直流部と交流出力部は離れて設
けることができる。
ームの個数より少なくて済み、低インダクタンス
配線が実現でき、直流部と交流出力部は離れて設
けることができる。
なお、上記実施例では３相インバータ回路のも
のについて説明したが単相インバータ回路であつ
ても同様の作用が期待できる。
のについて説明したが単相インバータ回路であつ
ても同様の作用が期待できる。
第４図は単相インバータ回路による他の実施態
様を示し、相アームとなるＵ相のインバータスタ
ツク２２と、Ｖ相のインバータスタツク２３との
間にはラミネートバー２７が設けられている。Ｕ
相のインバータスタツク２２にはトランジスタ
TR1１６、トランジスタTR2１７が、Ｖ相のイン
バータスタツク２３にはトランジスタTR3１８、
トランジスタTR4１９がそれぞれ接続されてい
る。そしてＵ相のインバータスタツク２２とＶ相
のインバータスタツク２３との間には、Ｕ相の交
流出力線Ｕ１３を正側Ｐ線４と負側Ｎ線５とで絶
縁物を介しはさんだラミネートバー２７で結ばれ
ている。直流給電部の正側Ｐ線４と負側Ｎ線５
は、Ｕ相のインバータスタツク側に、交流出力部
であるＵ相の交流出力線Ｕ１３、Ｖ相の交流出力
線Ｖ１４はＶ相のインバータスタツク２３側にあ
る。交流出力電流はiU＋iV＝０であるから、Ｖ
相のインバータスタツク２３のトランジスタTR3
１８またはトランジスタTR4１９がオンすると、
ラミネートバー２７の正側Ｐ線４または負側Ｎ線
５にＶ相の出力電流ivが流れるから、ラミネート
バー２７の中の電流合計はゼロとなる。
様を示し、相アームとなるＵ相のインバータスタ
ツク２２と、Ｖ相のインバータスタツク２３との
間にはラミネートバー２７が設けられている。Ｕ
相のインバータスタツク２２にはトランジスタ
TR1１６、トランジスタTR2１７が、Ｖ相のイン
バータスタツク２３にはトランジスタTR3１８、
トランジスタTR4１９がそれぞれ接続されてい
る。そしてＵ相のインバータスタツク２２とＶ相
のインバータスタツク２３との間には、Ｕ相の交
流出力線Ｕ１３を正側Ｐ線４と負側Ｎ線５とで絶
縁物を介しはさんだラミネートバー２７で結ばれ
ている。直流給電部の正側Ｐ線４と負側Ｎ線５
は、Ｕ相のインバータスタツク側に、交流出力部
であるＵ相の交流出力線Ｕ１３、Ｖ相の交流出力
線Ｖ１４はＶ相のインバータスタツク２３側にあ
る。交流出力電流はiU＋iV＝０であるから、Ｖ
相のインバータスタツク２３のトランジスタTR3
１８またはトランジスタTR4１９がオンすると、
ラミネートバー２７の正側Ｐ線４または負側Ｎ線
５にＶ相の出力電流ivが流れるから、ラミネート
バー２７の中の電流合計はゼロとなる。
ところで上記実施例では、相アームの間にラミ
ネートバーを設け、このラミネートバーの中を方
向を異にした電流が流れ磁束を打ち消すが、上記
３相の回路に用いられたラミネートバー２５，２
６の順序がどちらであつても同様の効果を奏す
る。
ネートバーを設け、このラミネートバーの中を方
向を異にした電流が流れ磁束を打ち消すが、上記
３相の回路に用いられたラミネートバー２５，２
６の順序がどちらであつても同様の効果を奏す
る。
また上記実施例では相アームと相アームとの位
置にラミネートバーを用いたが、ラミネートバー
内を電流が流れることによつて互いに打ち消し合
い磁束を打ち消し合うものであればよくラミネー
トバー以外にもツイスト線を用いても同様の効果
がある。さらにラミネートバー、ツイスト線以外
にも電流を互いに打ち消し合い低インダクタンス
となるものであればよく上記実施例と同様の効果
を奏することはいうまでもない。
置にラミネートバーを用いたが、ラミネートバー
内を電流が流れることによつて互いに打ち消し合
い磁束を打ち消し合うものであればよくラミネー
トバー以外にもツイスト線を用いても同様の効果
がある。さらにラミネートバー、ツイスト線以外
にも電流を互いに打ち消し合い低インダクタンス
となるものであればよく上記実施例と同様の効果
を奏することはいうまでもない。
さらにインバータスタツクはトランジスタモジ
ユールでおきかえても同様の効果が得られる。
ユールでおきかえても同様の効果が得られる。
以上のように、この発明によれば、複数個のス
イツチング素子スタツク間を渡る正、負の直流入
力線および交流出力線は絶縁物を介して絶縁さ
れ、かつ、通電電流によるインダクタンスを相互
に打ち消し合うように並列に一体化されたので、
上記複数個のスイツチング素子スタツク間を接続
する配線のインダクタンスが小さなものが得られ
る効果がある。
イツチング素子スタツク間を渡る正、負の直流入
力線および交流出力線は絶縁物を介して絶縁さ
れ、かつ、通電電流によるインダクタンスを相互
に打ち消し合うように並列に一体化されたので、
上記複数個のスイツチング素子スタツク間を接続
する配線のインダクタンスが小さなものが得られ
る効果がある。
また、第２の発明によれば、複数個のスイツチ
ング素子スタツク間を渡る交流出力線及び正、負
の直流入力線が絶縁物を介して積層され、一体に
形成された棒状の積層構造を為し、第３の発明に
よれば、上記交流出力線及び正、負の直流入力線
が絶縁されて撚り合わされたツイスト構造を為す
ので、上記複数個のスイツチング素子スタツク間
を接続する配線のインダクタンスが小さく、かつ
配線が錯綜することのないものが得られる効果が
ある。
ング素子スタツク間を渡る交流出力線及び正、負
の直流入力線が絶縁物を介して積層され、一体に
形成された棒状の積層構造を為し、第３の発明に
よれば、上記交流出力線及び正、負の直流入力線
が絶縁されて撚り合わされたツイスト構造を為す
ので、上記複数個のスイツチング素子スタツク間
を接続する配線のインダクタンスが小さく、かつ
配線が錯綜することのないものが得られる効果が
ある。
第１図は一般的なトランジスタによるスイツチ
ング回路図、第２図は第１図による電流、電圧波
形を示し、第２図ａは電流波形のグラフ図、第２
図ｂは電圧波形のグラフ図、第３図はこの発明の
一実施例を示す３相のインバータ回路図、第４図
はこの発明のさらに他の実施例を示す単相のイン
バータ回路図、第５図は従来の３相のインバータ
回路図である。 図において、４は直流電源部の正側Ｐ線、５は
直流電源部の負側Ｎ線、１３はＵ相の交流出力線
Ｕ、１４はＶ相の交流出力線Ｖ、１５はＷ相の交
流出力線Ｗ、１６，１７，１８，１９，２０，２
１はトランジスタ、２２はＵ相のインバータスタ
ツク、２３はＶ相のインバータスタツク、２５，
２６，２７はラミネートバーである。なお各図中
同一符号は同一または相当部分を示す。
ング回路図、第２図は第１図による電流、電圧波
形を示し、第２図ａは電流波形のグラフ図、第２
図ｂは電圧波形のグラフ図、第３図はこの発明の
一実施例を示す３相のインバータ回路図、第４図
はこの発明のさらに他の実施例を示す単相のイン
バータ回路図、第５図は従来の３相のインバータ
回路図である。 図において、４は直流電源部の正側Ｐ線、５は
直流電源部の負側Ｎ線、１３はＵ相の交流出力線
Ｕ、１４はＶ相の交流出力線Ｖ、１５はＷ相の交
流出力線Ｗ、１６，１７，１８，１９，２０，２
１はトランジスタ、２２はＵ相のインバータスタ
ツク、２３はＶ相のインバータスタツク、２５，
２６，２７はラミネートバーである。なお各図中
同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 直列に接続された一対のスイツチング素子を
有し、該一対のスイツチング素子の両端を正、負
の直流入力端子、接続点を交流出力端子とする複
数個のスイツチング素子スタツクを備え、 該複数個のスイツチング素子スタツクは上記正
の直流入力端子を正の直流入力線で、上記負の直
流入力端子は負の直流入力線で直列に接続され、
上記交流出力端子の各々は交流出力線で接続さ
れ、それぞれの上記端子に接続された上記直流入
力線と上記交流出力線とは互いに反対方向に引き
出され、上記交流出力線及び上記正、負の直流入
力線は絶縁物を介して絶縁され、かつ、通電電流
によるインダクタンスを相互に打ち消し合うよう
に並列に一体化されたこと を特徴とするインバータ回路。 ２ 複数個のスイツチング素子スタツク間を渡る
交流出力線及び正、負の直流入力線は絶縁物を介
して積層され、一体に形成された棒状の積層構造
を為すこと を特徴とする特許請求の範囲第１項記載のインバ
ータ回路。 ３ 複数個のスイツチング素子スタツク間を渡る
交流出力線及び正、負の直流入力線は絶縁されて
撚り合わされたツイスト構造を為すこと を特徴とする特許請求の範囲第１項記載のインバ
ータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283744A JPS62144578A (ja) | 1985-12-17 | 1985-12-17 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283744A JPS62144578A (ja) | 1985-12-17 | 1985-12-17 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144578A JPS62144578A (ja) | 1987-06-27 |
| JPH0467436B2 true JPH0467436B2 (ja) | 1992-10-28 |
Family
ID=17669546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283744A Granted JPS62144578A (ja) | 1985-12-17 | 1985-12-17 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144578A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2567495B2 (ja) * | 1990-02-20 | 1996-12-25 | 三菱電機株式会社 | インバータ装置 |
| GB2242580B (en) * | 1990-03-30 | 1994-06-15 | Mitsubishi Electric Corp | Inverter unit with improved bus-plate configuration |
| JPWO2011122279A1 (ja) * | 2010-03-29 | 2013-07-08 | 本田技研工業株式会社 | モータ駆動回路モジュール |
-
1985
- 1985-12-17 JP JP60283744A patent/JPS62144578A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62144578A (ja) | 1987-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5132175B2 (ja) | 電力変換装置 | |
| JPH11155286A (ja) | 電力変換装置 | |
| JPH11332253A (ja) | 電力変換装置 | |
| CN110366816B (zh) | 电子模块 | |
| CN110771015A (zh) | 具有集成电力电子器件的电机 | |
| US4617621A (en) | Inverters with reduced distributed inductance | |
| JPH01194344A (ja) | パワートランジスタの並列接続方法 | |
| JP2003189633A (ja) | 電力変換装置 | |
| JPH0467436B2 (ja) | ||
| JPH0746857A (ja) | インバータ装置の主回路 | |
| JPH09274904A (ja) | バッテリアレイの配線方法 | |
| EP4040656A1 (en) | Interleaved power converter | |
| JP2004236374A (ja) | 交流−交流直接変換形電力変換装置の構成方法 | |
| JPH08140363A (ja) | 電力変換装置 | |
| JP2001057782A (ja) | 電力変換装置 | |
| JP6268939B2 (ja) | ３レベル電力変換装置 | |
| JP6206090B2 (ja) | ３レベル電力変換装置 | |
| JP2000125543A (ja) | サージ電圧抑制手段及び半導体電力変換装置 | |
| JP4828170B2 (ja) | 電力変換装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JP2567495B2 (ja) | インバータ装置 | |
| JPH02294278A (ja) | インバータ装置 | |
| JPH0638507A (ja) | 電力変換装置 | |
| JP3206516B2 (ja) | スイッチング回路 | |
| JPH08223917A (ja) | 大電流用整流装置 |