JPH0467834B2 - - Google Patents
Info
- Publication number
- JPH0467834B2 JPH0467834B2 JP62259392A JP25939287A JPH0467834B2 JP H0467834 B2 JPH0467834 B2 JP H0467834B2 JP 62259392 A JP62259392 A JP 62259392A JP 25939287 A JP25939287 A JP 25939287A JP H0467834 B2 JPH0467834 B2 JP H0467834B2
- Authority
- JP
- Japan
- Prior art keywords
- control data
- controlled oscillator
- voltage
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はテレビジヨンの水平同期信号等と同期
した信号を発生する同期信号発生方法に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a synchronization signal generation method for generating a signal synchronized with a horizontal synchronization signal of a television or the like.
[従来の技術]
例えば、テレビジヨンのハードコピーをとるプ
リンタにおいて、垂直同期信号を抽出する場合
に、水平同期信号に同期した信号を用いている。
この信号を得るために従来は、第4図のような、
位相比較器10、ローパスフイルタ11および電
圧制御発振器12からなるフエーズロツクドルー
プ13を用い、入力信号として水平同期信号を供
給することにより、これに同期した信号を電圧制
御発振器12の出力から得ている。[Prior Art] For example, in a printer that makes hard copies of televisions, when extracting a vertical synchronization signal, a signal synchronized with a horizontal synchronization signal is used.
In order to obtain this signal, conventionally, as shown in Fig. 4,
By using a phase-locked loop 13 consisting of a phase comparator 10, a low-pass filter 11, and a voltage-controlled oscillator 12 and supplying a horizontal synchronizing signal as an input signal, a signal synchronized with this signal can be obtained from the output of the voltage-controlled oscillator 12. There is.
ところが、水平同期信号の周波数は一定ではな
く、機種によつて15.75KHz、24KHz、32Khzと周
波数が異なるものである。そこで各周波数に同期
できるように、抵抗Rによつてレンジ切換えを行
うものであるが、これによると手動で切り換えな
ければならず、しかも予め決められた範囲にしか
同期できないものであつた。 However, the frequency of the horizontal synchronization signal is not constant, and varies depending on the model: 15.75KHz, 24KHz, or 32KHz. Therefore, in order to be able to synchronize with each frequency, range switching is performed using a resistor R, but this requires manual switching and can only be synchronized within a predetermined range.
そこで自動的にレンジ切換えを行うものとして
第5図に構成のものが考案された。これは、入力
信号をワンシヨツトパルス発生器14によつて一
定幅のパルスにした後、積分回路15で積分する
ことにより、周波数を電圧に変換するものであ
る。この電圧レベルに応じて、レベル検出回路1
6から切換え出力が発生し、レンジ切換え回路1
7によつて電圧制御回路12の電圧が切り換えら
れ、レンジ切換えが行われるものである。 Therefore, a device having the configuration shown in FIG. 5 was devised to automatically switch the range. This converts the frequency into a voltage by converting an input signal into pulses of a constant width using a one-shot pulse generator 14, and then integrating the pulses using an integrating circuit 15. Depending on this voltage level, the level detection circuit 1
A switching output is generated from 6, and the range switching circuit 1
7 switches the voltage of the voltage control circuit 12, and range switching is performed.
[発明が解決しようとする問題点]
後者の従来例では、温度変化や経年変化に対す
る対策が施されておらず、回路部品に高安定性が
要求され、高価な部品を使用しなければならなか
つた。また回路部品のばらつきによる機器ごとの
誤差を初期補正しておかなければないものであつ
た。[Problems to be solved by the invention] In the latter conventional example, no measures are taken against temperature changes and secular changes, high stability is required for circuit components, and expensive components must be used. Ta. In addition, it was necessary to initially correct errors for each device due to variations in circuit components.
本発明は、周波数切換え用のテーブルを電源投
入時等の所定タイミングで書き換えることによ
り、回路部品のばらつき、温度変化、経年変化等
を自動補正するようにし、上記従来の欠点を除去
するものである。 The present invention eliminates the above-mentioned drawbacks of the conventional technology by rewriting the frequency switching table at a predetermined timing such as when the power is turned on, thereby automatically correcting variations in circuit components, temperature changes, secular changes, etc. .
[問題点を解決するための手段]
本発明は、フエーズロツクドループを構成する
電圧制御発振器の周波数レンジを指定する制御デ
ータを記憶する記憶回路と、この記憶回路からの
制御データを電圧に変換して電圧制御発振器の周
波数レンジを制御するD/A変換器とを設け、
電源投入時等の所定タイミングにおいて、上記
D/A変換器に順次制御データを供給していき、
各制御データの供給時における上記電圧制御発振
器の出力周波数(あるいは周期)を計測し、上記
記憶回路の上記計測結果に応じた番地に上記制御
データを書き込むことにより、上記記憶回路に制
御データのテーブルを作成し、
入力信号の周波数(あるいは周期)に応じて上
記記憶回路から制御データを読み出し、この制御
データによつて上記D/A変換器の出力電圧を制
御して上記電圧制御発振器の周波数レンジを切り
換えるようにしたものである。[Means for Solving the Problems] The present invention provides a memory circuit that stores control data specifying the frequency range of a voltage controlled oscillator constituting a phase-locked loop, and converts the control data from this memory circuit into a voltage. and a D/A converter that controls the frequency range of the voltage controlled oscillator, and at a predetermined timing such as when the power is turned on, control data is sequentially supplied to the D/A converter,
By measuring the output frequency (or period) of the voltage controlled oscillator when each control data is supplied and writing the control data to an address corresponding to the measurement result in the storage circuit, a table of control data is stored in the storage circuit. reads control data from the storage circuit according to the frequency (or period) of the input signal, controls the output voltage of the D/A converter using this control data, and adjusts the frequency range of the voltage controlled oscillator. It is designed to switch between.
[実施例]
第1図において、1はフエーズロツクドループ
で、位相比較器2、ローパスフイルタ3および電
圧制御発振器4からなる。5は電圧制御発振器4
の周波数レンジを切り換えるD/A変換器、6は
D/A変換器5の制御データのテーブルを記憶す
るRAMからなる記憶回路である。7は選択回
路、8は入力信号の周期の計測回路、9はCPU、
レジスタ、アキユムレータ等からなる制御回路で
ある。[Embodiment] In FIG. 1, reference numeral 1 denotes a phase-locked loop, which includes a phase comparator 2, a low-pass filter 3, and a voltage-controlled oscillator 4. 5 is a voltage controlled oscillator 4
The D/A converter 6 switches the frequency range of the D/A converter 5, and 6 is a storage circuit composed of a RAM that stores a table of control data for the D/A converter 5. 7 is a selection circuit, 8 is an input signal period measurement circuit, 9 is a CPU,
This is a control circuit consisting of registers, accumulators, etc.
つぎに動作について第2図および第3図のフロ
ーチヤートを参照しながら説明する。まず記憶回
路6のテーブル作成動作について第2図を参照し
ながら説明する。この動作は例えば電源投入時等
の所定タイミングで行われるもので、本例では、
制御データは8ビツトからなるものとする。まず
制御回路9内のアキユムレータに制御データとし
て255をセツトし、これをD/A変換器5に供給
する。そして選択回路7によつて電圧制御発振器
4の出力を選択し、D/A変換器5からの出力電
圧によつてレンジ指定された電圧制御発振器4の
出力の周期が計測回路8によつて計測される。こ
の計測用のタイマがカウントアツプすると、計測
回路8の内容を制御回路9内に読み取り、その逆
数を取つてレジスタに格納する。すなわち電圧制
御発振器4の出力周波数がレジスタに格納され
る。そして記憶回路6の、レジスタの内容が示す
番地にN(255)を格納する。 Next, the operation will be explained with reference to the flowcharts of FIGS. 2 and 3. First, the table creation operation of the memory circuit 6 will be explained with reference to FIG. This operation is performed at a predetermined timing, such as when the power is turned on, and in this example,
It is assumed that the control data consists of 8 bits. First, 255 is set as control data in the accumulator in the control circuit 9, and this is supplied to the D/A converter 5. Then, the selection circuit 7 selects the output of the voltage controlled oscillator 4, and the measurement circuit 8 measures the period of the output of the voltage controlled oscillator 4 whose range is specified by the output voltage from the D/A converter 5. be done. When this measurement timer counts up, the contents of the measurement circuit 8 are read into the control circuit 9, and the reciprocal thereof is taken and stored in a register. That is, the output frequency of the voltage controlled oscillator 4 is stored in the register. Then, N (255) is stored in the memory circuit 6 at the address indicated by the contents of the register.
つぎにアキユムレータの内容を1つマイナス
し、254として、上記と同様の動作を行ない、こ
のときのレジスタを示す番地に254を格納する。 Next, the contents of the accumulator are subtracted by one to 254, the same operation as above is performed, and 254 is stored at the address indicating the register at this time.
以下、上記と同様の動作が繰り返されて記憶回
路6に制御データのテーブル作成される。 Thereafter, operations similar to those described above are repeated to create a table of control data in the storage circuit 6.
つぎに上記テーブルに基いて同期信号を発生す
る動作について第3図を参照しながら説明する。
この場合には、制御回路9の出力によつて選択回
路7が切り換わり、水平同期信号等の入力信号が
計測回路8に供給される。この入力信号の周期が
計測されると、その内容が読み取られ、その逆
数、すなわち入力信号の周波数がレジスタに格納
される。記録回路6の、レジスタの示す番地の制
御データをアキユムレータAにロードし、これを
D/A変換器5に出力する。したがつて、入力信
号の周波数の応じた制御データがD/A変換器5
に供給され、電圧制御発振器4は入力信号に対応
したレンジに自動的に設定される。 Next, the operation of generating a synchronization signal based on the above table will be explained with reference to FIG.
In this case, the selection circuit 7 is switched by the output of the control circuit 9, and an input signal such as a horizontal synchronization signal is supplied to the measurement circuit 8. When the period of this input signal is measured, its contents are read and its reciprocal, that is, the frequency of the input signal, is stored in a register. The control data at the address indicated by the register in the recording circuit 6 is loaded into the accumulator A and outputted to the D/A converter 5. Therefore, the control data according to the frequency of the input signal is transmitted to the D/A converter 5.
The voltage controlled oscillator 4 is automatically set to a range corresponding to the input signal.
ところで記憶回路6の制御データテーブルの書
換えは、電源投入ごとに行われるので、回路部品
の経年変化や温度変化による誤差が自動補正さ
れ、常に正確なテーブルが作成されるものであ
る。 Incidentally, since the control data table in the memory circuit 6 is rewritten each time the power is turned on, errors caused by secular changes in circuit components or temperature changes are automatically corrected, and an accurate table is always created.
なおテーブルの書換えタイミングは、上記のよ
うに電源投入時に限るものではなく、タイマ回路
によつて一定時間ごとに書き換えるようにしても
よく、また電源投入後、所定時間が経過して本装
置が暖められたところで書換えを行うようにして
もよい。 Note that the timing for rewriting the table is not limited to when the power is turned on as described above, but may be rewritten at fixed intervals using a timer circuit. The rewriting may be performed at the location where the data is written.
また上記の実施例では、計測回路によつてその
入力の周期の計測するようにしたが、これは直接
周波数を計測するようにしてもよい。 Further, in the above embodiment, the period of the input is measured by the measuring circuit, but the frequency may be directly measured.
[発明の効果]
本発明によれば、電源投入時等の所定タイミン
グで、D/A変換器への制御データを順次切り換
えていつてそのときの電圧制御発振器の出力周波
数(あるいは周期)を計測することにより、制御
データのテーブルを記憶する記憶回路の内容を書
き換えるようにしたので、広い周波数範囲内で自
動的に同期がとれ、各機器ごとに部品のばらつき
があつてもこれらによる誤差が補正され、安価な
部品を使用しても各機器ごとに最適のテーブルが
作成される。しかも経年変化、温度変化による誤
差も自動的に補正されるものである。[Effects of the Invention] According to the present invention, the control data to the D/A converter is sequentially switched at a predetermined timing such as when the power is turned on, and the output frequency (or period) of the voltage controlled oscillator at that time is measured. By rewriting the contents of the memory circuit that stores the control data table, synchronization can be achieved automatically within a wide frequency range, and even if there are variations in parts for each device, errors caused by these can be corrected. , an optimal table can be created for each device even if inexpensive parts are used. Furthermore, errors due to aging and temperature changes are automatically corrected.
第1図は本発明の一実施例を示したブロツク
図、第2図および第3図は動作説明のためのフロ
ーチヤート、第4図および第5図はそれぞれ従来
の回路構成を示したブロツク図である。
1……フエーズロツクドループ、2……位相比
較器、3……ローパスフイルタ、4……電圧制御
発振器、5……D/A変換器、6……記憶回路、
7……選択回路、8……計測回路、9……制御回
路。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIGS. 2 and 3 are flowcharts for explaining the operation, and FIGS. 4 and 5 are block diagrams showing conventional circuit configurations. It is. DESCRIPTION OF SYMBOLS 1... Phase locked loop, 2... Phase comparator, 3... Low pass filter, 4... Voltage controlled oscillator, 5... D/A converter, 6... Memory circuit,
7... Selection circuit, 8... Measurement circuit, 9... Control circuit.
Claims (1)
御発振器からなるフエーズロツクドループと、制
御データを受けてこれを電圧に変換し上記電圧制
御発振器の出力周波数を制御するD/A変換器
と、上記制御データを記憶する書換え可能な記憶
回路とを有し、上記位相比較器への一定周波数範
囲内の入力信号に同期した同期信号を上記電圧制
御発振器から出力する同期信号発生回路におい
て、 電源投入時等の所定タイミングには、上記D/
A変換器に供給する制御データを順次切り換えて
いきこの各切換え時における上記電圧制御発振器
の出力周波数(あるいは周期)を計測回路で計測
し、このときの計測内容に応じた番地に上記制御
データを書き込むことにより、上記一定周波数範
囲内の各周波数を上記電圧制御発振器から発生さ
せるための制御データを上記記憶回路に書き込
み、 上記位相比較器への入力信号の周波数(あるい
は周期)を計測し、このときの計測値に応じた番
地の制御データを上記記憶回路から読み出し、こ
の制御データを上記D/A変換器に供給し、その
出力電圧によつて上記電圧制御発振器の出力周波
数を上記入力信号に同期させることを特徴とする
同期信号発生方法。[Claims] 1. A phase-locked loop consisting of a phase comparator, a low-pass filter, and a voltage-controlled oscillator, and a D/A conversion that receives control data and converts it into voltage to control the output frequency of the voltage-controlled oscillator. and a rewritable memory circuit for storing the control data, and outputs a synchronization signal synchronized with an input signal within a certain frequency range to the phase comparator from the voltage controlled oscillator. , At a predetermined timing such as when the power is turned on, the above D/
The control data supplied to the A converter is sequentially switched, the output frequency (or period) of the voltage controlled oscillator is measured at each switching time by a measurement circuit, and the control data is sent to an address corresponding to the measurement content at this time. By writing, control data for generating each frequency within the fixed frequency range from the voltage controlled oscillator is written in the storage circuit, the frequency (or period) of the input signal to the phase comparator is measured, and the The control data at the address corresponding to the measured value at the time is read from the memory circuit, this control data is supplied to the D/A converter, and the output frequency of the voltage controlled oscillator is adjusted to the input signal according to the output voltage. A synchronization signal generation method characterized by synchronization.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62259392A JPH01101778A (en) | 1987-10-14 | 1987-10-14 | Synchronizing signal generating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62259392A JPH01101778A (en) | 1987-10-14 | 1987-10-14 | Synchronizing signal generating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101778A JPH01101778A (en) | 1989-04-19 |
| JPH0467834B2 true JPH0467834B2 (en) | 1992-10-29 |
Family
ID=17333500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62259392A Granted JPH01101778A (en) | 1987-10-14 | 1987-10-14 | Synchronizing signal generating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101778A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03274917A (en) * | 1990-03-26 | 1991-12-05 | Teac Corp | Variable frequency oscillator |
-
1987
- 1987-10-14 JP JP62259392A patent/JPH01101778A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01101778A (en) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5651035A (en) | Apparatus for reducing jitter of a spectrum spread clock signal and method therefor | |
| JP2718311B2 (en) | Time axis correction device | |
| JPS6258196B2 (en) | ||
| KR100241118B1 (en) | Video signal processing apparatus | |
| US4713691A (en) | Interface circuit of video signal hard copy apparatus | |
| NL192863C (en) | Time axis correction device for a video signal, provided with a digital waveform memory. | |
| JPH0467834B2 (en) | ||
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JPH02146584A (en) | Raster deflection signal generator for video display device | |
| KR870002730A (en) | Time base correction device and speed error correction circuit | |
| KR930010913B1 (en) | Time-base Error Correction Device for Video Signals Reproduced in VR | |
| JPH04236517A (en) | Digital control temperature compensation crystal oscillator | |
| US5220411A (en) | Synchronizing phase shift corrected synchronous signal detecting apparatus | |
| JPS62188483A (en) | Error of time axis correcting device | |
| JPH09196977A (en) | Spectrum analyzer | |
| JP3373930B2 (en) | Time axis fluctuation correction device | |
| JP3123612B2 (en) | Time axis correction device | |
| JP2780613B2 (en) | Frequency adjustment method of piezoelectric vibrator | |
| JPH0722382B2 (en) | Time axis fluctuation correction device | |
| JPS63286072A (en) | Imaging device | |
| JP2897571B2 (en) | Time axis correction device | |
| JP2655165B2 (en) | Synchronization method of synchronous inverter, synchronous signal generation circuit and synchronous inverter device | |
| JPH028444Y2 (en) | ||
| JP2644592B2 (en) | Convergence correction device | |
| JPH0514213Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |