JPH0474746B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は記憶手段内の特定記憶領域を他の記憶
領域に転送するデータ転送方式に関するものであ
る。

［従来技術］ 従来、情報処理装置等において、例えば第１図
に示す様な記憶装置１内の記憶領域内のSADDよ
りの矩形領域２を、DADDよりの矩形領域３へ
転送する場合には、以下に示す転送制御を行つて
いた。

第２図はデータ転送機能を有する情報処理装置
のブロツク図であり、１は記憶装置、１０はデー
タ転送時の記憶装置１とのアドレス及び読み出
し／書き込みデータの制御を行う転送制御部、１
１は転送制御部内のデータの制御を行うデータ制
御部、１２は同じく転送制御部１０内のアドレス
の制御を行うアドレス制御部である。１３は中央
処理装置、１４は入出力装置である。

データ制御部１１の詳細を第３図に示す。

図中２０は矩形領域２よりの読み出しデータを
格納するＳレジスタ、２５はＳレジスタ２０の内
容をSHレジスタ２６の値に従いシフトするシフ
ト部、２６はＳレジスタ２０の値を転送先の矩形
領域３のビツト位置に合わせるためのシフト部２
６でのシフト数を格納するSHレジスタ、２７は
フアンクシヨン部３０での論理演算（論理積、論
理和、排他的論理和等）命令の格納されるフアン
クシヨンレジスタ、２８はマスクレジスタ、２９
は矩形領域３よりの読み出しデータを格納するＤ
レジスタ、３０はＳレジスタ２０とＤレジスタ２
９よりの値を前述のフアンクシヨンレジスタで示
される命令に従い論理演算するフアンクシヨン
部、３１はフアンクシヨン部３０よりの出力デー
タとＤレジスタ２９よりの出力データとをマスク
レジスタ２８によるマスク情報によつてマスキン
グして出力し、矩形領域３への書き込みデータと
するセレクタである。これはデータ転送をビツト
単位で行うために、記憶装置１よりバイト単位
（又はワード単位）で読み出されたデータのうち
の不必要なビツトをマスクをかけて削除し、また
書き替え前のデータを有効とするためである。

次にアドレス制御部１２の詳細ブロツク図を第
４図に示す。

図中、４０はＳセレクタ、４１は矩形領域２の
１行毎の読み出し開始アドレスを示すＳアドレス
レジスタ、４２はＳアドレスレジスタ４１の値を
基に記憶装置１の矩形領域２のメモリアクセス番
地を示すＳアドレスカウンタ、４３は加算器、４
４は矩形領域の横レングスＸを示すＸレジスタ、
４５は横レングスＸ分のデータの転送終了を検知
するＸカウンタ、４６は矩形領域の縦レングスＹ
を示すＹレジスタ、４７は縦レングスＹ分のデー
タ転送終了つまり全てのデータ転送終了を検知す
るＹカウンタ、４８は記憶装置１の読み出しタイ
ミング制御を行うタイミング回路、４９，５４は
記憶装置１の１行分のレングスを示すSPレジス
タ及びDPレジスタ、５０はＤセレクタ、５１は
矩形領域３の行毎の読み出し開始アドレスを示す
Ｄアドレスレジスタ、５２は矩形領域３のメモリ
アクセス番地を示すＤアドレスカウンタ、５３は
Ｄ加算器である。

以上の構成で第１図に示すメモリ空間内の
SADD番地より横Ｘビツト、縦Ｙビツトの矩形領
域２をDADD番地より横Ｘビツト、縦Ｙビツト
の矩形領域３へ移動させる場合に、中央処理装置
１３等より［SADD］をＳセレクタ４０を介して
Ｓアドレスレジスタ４１にセツトすると共に、Ｘ
レジスタ４４にビツト数Ｘを、Ｙレジスタ４６に
ビツト数Ｙを、［DADD］をＤセレクタ５０を介
してＤアドレスレジスタ５１へ格納し、またSP
レジスタ及びDPレジスタに記憶装置１の１行分
のレングスＰを格納し、データのシフトが必要な
場合にはそのシフト数をSHレジスタに格納し、
データ転送を指示する。

これにより転送制御部１０はＳアドレスレジス
タ４１の値をＳアドレスカウンタ４２へ、Ｘレジ
スタ４４の値をＸカウンタ４５へ、Ｙレジスタ４
６の値をＹカウンタ４７へ、Ｄアドレスレジスタ
５１の値をＤアドレスカウンタ５２へ、それぞれ
セツトする。

そしてまずＳアドレスカウンタ４２の示すアド
レス番地で示される矩形領域２内のデータ（以下
Ｓ−DATAと称す）を読み出し、Ｓレジスタ２
０に格納する。また矩形領域３内のＤアドレスカ
ウンタ５２で示される番地の内容（以下Ｄ−
DATAを称す）をＤレジスタに格納する。

データ制御部１１ではＳレジスタ２０に格納さ
れたＳ−DATAを必要に応じてSHレジスタ２６
にて指定された分だけシフト部２５でシフトし、
このシフトした値とＤレジスタに格納されたＤ−
DATAとをフアンクシヨンレジスタ２７の指定
によりフアンクシヨン部にて論理演算し、マスク
レジスタ２８によりこの論理演算されたデータ
（SD−DATA）とＤ−DATAとを選択し、セレ
クタ３１より矩形領域３への書き込みデータとし
て出力され、Ｄアドレスカウンタ５２で指定され
た番地に書き込まれる。マスクレジスタ２８によ
マスク、及び、シフト部２５によるシフトは矩形
領域３の各行の先頭と最終のビツト位置が矩形領
域２よりの転送データのスタートビツト位置のバ
イト又はワード境界と一致しない場合に、読み出
したＤ−DATAの一部をそのまま有効とするた
めである。この場合の概念図を第５図に示す。こ
のようにＳ−DATAとＤ−DATAのビツト位置
の差を修正する。

以上でＳアドレスカウンタ４２で示される番地
の内容がＤアドレスカウンタ５２で示される番地
へ論理演算され、ビツト位置合わせを行い、転送
されたことになる。このためタイミング回路４８
によりＳアドレスカウンタ４２がカウントアツプ
され、Ｘカウンタも所定数カウントダウンされ
る。同時にタイミング回路４８によりＤアドレス
カウンタ５２がカウントアツプされる。そして次
にＳアドレスカウンタ４２及びＤアドレスカウン
タ５２で示される番地の内容の転送を行う。

順次データの転送が行われ横１行分の転送が終
了するとＸカウンタ４５が０となる。この［Ｘカ
ウンタ］＝０によりＳアドレスレジスタ４１の値
にSPレジスタ４９の値をＳ加算器で加算した値
をＳセレクタ４０を介してＳアドレスレジスタ４
１に格納すると共にＹカウンタ４７を１つカウン
トダウンする。この処理によりＳアドレスレジス
タ４１には次の行の矩形領域２の先頭アドレスが
セツトされる。そしてこのＳアドレスレジスタ４
１の値をＳアドレスカウンタ４２にセツトし、Ｘ
カウンタ４５に再びＸレジスタ４４の値をセツト
する。また同様にＤアドレスレジスタ５１とDP
レジスタ５４の値をＤ加算器５３により加算して
Ｄセレクタ５０を介してＤアドレスレジスタ５１
へ格納し、Ｄアドレスレジスタ５１の値をＤアド
レスカウンタ５２へセツトする。

こうして次の行のデータ転送を開始する。

以上の処理を繰り返し、Ｙカウンタ４７の値が
“０”となつた時に矩形領域の転送が終了したこ
とになる。

［発明が解決しようとしている課題］ 従来は以上に述べた如くのデータ転送を行うの
みであり、矩形領域２の内容はそのまま残されて
いた。このため例えば記憶装置１が表示装置等の
表示メモリの場合などでは、矩形領域２に対応す
る表示を矩形領域３へ移す場合などではデータ転
送したのち改めて矩形領域２のデータを消去しな
くてはならず、処理も複雑であり、また処理時間
も多くかかつてしまう。

［課題を解決するための手段］ 本発明は上述従来例の欠点に鑑みなされたもの
で、記憶手段の特定の記憶領域の記憶情報を他の
記憶領域に転送すると共に、転送元の特定の記憶
領域を任意のデータで書き替え可能とし、データ
の転送と共にデータ転送元の記憶領域の書き替え
をも一度に可能としたデータ転送方式を提案する
ことを目的とする。

本発明は上述の課題を解決する一手段として以
下の構成を備える。

即ち、情報を記憶するための複数の記憶位置を
有し、それぞれの記憶位置に複数ビツトの情報を
記憶する記憶手段と、記憶手段の複数の記憶位置
を指定するアドレス情報を発生する第１のアドレ
ス手段と、記憶手段の前記複数の記憶位置を指定
するアドレス情報を発生する第２のアドレス手段
と、第１のアドレス手段のアドレスに基づいて読
み出された前記記憶手段の複数の記憶位置の１つ
に書き込むべき任意の情報を記憶する他の記憶手
段と、第１のアドレス手段のアドレス情報に基づ
き記憶手段の１つの記憶位置より情報を読出す第
１の制御手段と、第１のアドレス手段のアドレス
情報に基づき他の記憶手段の前記任意の情報をマ
スクして書き込む場合、第１のアドレス手段のア
ドレス情報に基づき記憶手段の１つの記憶位置に
他の記憶手段の記憶情報の一部のビツトをマスク
して書き込む第２の制御手段と、第１の制御手段
により読み出された情報を第２のアドレス手段の
アドレスに基づき記憶手段に書き込む第３の制御
手段とを備える。

［作用］ 以上の構成において、図形等を記憶装置上で移
動させる時に、別途記憶した任意の情報を適時マ
スキングして書き込むことが可能となる。このた
め、あらゆる情報の転送が行なわれても、転送元
領域を、その背景に合せた最適情報で埋めること
ができる。

［実施例］ 以下本発明の１実施例について図面を参照して
説明する。

第６図は本発明の１実施例に係る第２図に示す
転送制御部１０のデータ制御部１１の詳細を示す
図であり、第３図と同様部分には同一番号を付し
ている。

本実施例では第３図に示す各レジスタに加えて
２１に示すＣレジスタを追加し、このＣレジスタ
２１には任意のデータがセツトされる。そしてシ
フト部２５とフアンクシヨン部３０との間にシフ
ト部２５よりの出力データと前述のＣレジスタ２
１よりの出力データをSEL信号３２により切り替
えて出力するセレクタであるSEL１を追加し、ま
たフアンクシヨンレジスタ２７とフアンクシヨン
部３０に、SEL信号３２により制御され、フアン
クシヨンレジスタ２７よりのフアンクシヨン部３
０の論理演算指示命令と、論理演算禁止命令とを
選択して出力するＦセレクタ２３が追加されてい
る。

これは矩形領域２の［Ｓアドレスカウンタ］番
地の内容を読み出し、それをシフト論理演算後マ
スク処理して矩形領域３の［Ｄアドレスカウン
タ］番地にストアした後SEL信号をオフしてＣレ
ジスタ２１の内容をマスク処理のみで［Ｓアドレ
スカウンタ］番地へストアすることにより矩形領
域２にはデータ転送後Ｃレジスタ２１のデータを
書き込まれている様に制御するためである。

アドレス制御部１２の構成は第４図と同一構成
である。

以下本実施例装置のデータ転送処理を第７図の
フローチヤートを参照して詳説する。

まずステツプ１０１で各レジスタに所定の設定
値をセツトする。これはＳセレクタ４０を介して
Ｓアドレスレジスタ４１に“SADD”を、Ｄセレ
クタ５０を介してＤアドレスレジスタ５１に
“DADD”を、Ｘレジスタ４４に転送する矩形領
域の横レングス“Ｘ”を、Ｙレジスタ４６に転送
する矩形領域の縦レングス“Ｙ”を、SHレジス
タ２６にシフト部２５でのシスト数を、フアンク
シヨンレジスタ２７にフアンクシヨン部３０での
論理演算の指定命令を、マスクレジスタ２８にセ
レクタ３１でのマスクデータを、SPレジスタ４
９及びDPレジスタ５４に記憶装置１の記憶領域
の横レングス相当数をセツトし、さらにＣレジス
タ２１にテータの転送後に矩形領域２に書き込む
べきデータをセツトする。

続いてステツプ102でＹレジスタ４６の値をＹ
カウンタ４７へセツトし、ステツプ103で残りの
Ｓアドレスレジスタ４１の値をＳアドレスカウン
タ４２へ、Ｄアドレスレジスタ５１の値をＤアド
レスカウンタ５２へ、Ｘレジスタ４４の値をＸカ
ウンタ４５へセツトする。そしてステツプ104で
記憶装置１の矩形領域２の（Ｓアドレスカウン
タ）番地の内容を読み出しＳレジスタ２０にセツ
トする。また同時にフアンクシヨン部３０へは
SEL１（22）を介してシフト部２５よりのデータ
が出力される様にSEL信号３２をオンとする。

そのステツプ105でＳレジスタ２０よりのデー
タをシフト部２５にてSHレジスタ２６での指定
数シフトする。このシフト済のシフト部２５より
の出力データはSEL１（22）に入力されるが、
SEL信号３２がオンなのでSEL１（22）よりはこ
のシフト部２５よりのデータが選択出力される。
またSEL信号３２はＦセレクタ２３にも入力され
ておりフアンクシヨン部３０へはフアンクシヨン
レジスタ２７よりの論理演算指令が入力されてい
る。続いてステツプ106で（Ｄアドレスカウンタ）
番地で指定される記憶装置１の矩形領域３の内容
をＤレジスタ２９に読み出してくる。そしてステ
ツプ107でSEL１（22）を介してフアンクシヨン
部３０に送られてくるシフト部２５よりのデータ
と、Ｄレジスタ２９の読し出しデータをフアンク
シヨン部３０においてＦセレクタ２３を介して送
られてくるフアンクシヨンレジスタ２７の指定に
従い論理演算する。そしてこの演算結果及びＤレ
ジスタ２９の値がセレクタ３１に入力される。ま
たセレクタ３１へはマスクレジスタ２８にセツト
されたマスクデータも同時に入力されており、ス
テツプ108においてセレクタ３１への入力データ
をこのマスクデータに従いマスキングしてマスキ
ングしたデータをデータバス１６に出力する。こ
のマスキングデータは矩形領域３へ転送されるべ
きデータ形態となつており、この値をステツプ
109でＤアドレスカウンタ５２で示される番地に
書き込む。そしてステツプ110でSEL信号３２を
オフとする。

これによりSEL１（22）よりはＣレジスタ２１
の値が選択出力され、Ｆセレクタ２３よりはフア
クシヨンレジスタ２７より論理演算禁止命令が選
択出力されることになる。このためステツプ111
に示す如くＣレジスタ２１の値がSEL１（22）を
介してフアンクシヨン部３０に入力され、フアン
クシヨン部３０では論理演算されずにそのまま出
力され、セレクタ３１にはＣレジスタの値がその
まま入力されることになる。

そしてステツプ112においてステツプ108と同様
マスクレジスタ２８のマスクデータに従いマスキ
ングしてデータバス１６に出力する。このデータ
をステツプ113でＳアドレスカウンタ４２で示さ
れる番地に書き込む。そしてステツプ114でＸカ
ウンタ４５の値を転送終了ビツト数ｎ分だけカウ
ントダウンする。

以上の処理が終了すると矩形領域３へのｎビツ
ト分のデータ転送が終了し、かつ矩形領域２へは
Ｃレジスタの値が書き込まれたことになりステツ
プ115で１行分のデータ転送が終了し、Ｘカウン
タ４５が“０”になつたか否か調べる。Ｘカウン
タ４５が“０”であれば後述するステツプ１１８
に進み、“０”でなければステツプ116でＳアドレ
スカウンタ４２を１つカウントアツプし、続いて
ステツプ117でＤアドレスカウンタ５２を１つカ
ウントアツプしてステツプ104に戻る。

ステツプ115でＸカウンタ４５の値が“０”と
判定され、横レングスＸ分のデータの転送が終了
するとステツプ118に進み、Ｙカウンタ４７を１
つカウントダウンさせる。そしてステツプ119で
Ｙカウンタ４７が“０”か否か調べる。Ｙカウン
タ４７が“０”の場合には全てのデータ転送が終
了したことになりデータ転送処理を終了する。

データ転送の終了していない場合にはＹカウン
タ４７は正の値であり、ステツプ120に進み、Ｄ
アドレスレジスタ５１とDPレジスタ５４の値を
Ｄ加算器５３で加算し、再びアドレスレジスタ５
１にセツトする。これによりＤアドレスレジスタ
５１には矩形領域３の次の行の先頭アドレスがセ
ツトされる。次にステツプ121に進み、ステツプ
120と同様にSPレジスタ４９とＳアドレスレジス
タ４１の値をＳ加算器４３で加算しＳアドレスレ
ジスタ４１に矩形領域２の先頭アドレスをセツト
する。そしてステツプ103に戻りデータ転送を続
ける。

以上説明した様に本実施例ではＣレジスタ２１
に任意のデータをセツトすることにより転送元の
記憶領域にこのＣレジスタ２１のデータを格納す
ると同時にデータ転送も行なえるため、例えば表
示装置の表示メモリに使用する場合にはＣレジス
タ２１に“ブランク”コードを、数字データ格納
メモリに使用する場合には“０”コードをセツト
するのみで、データ転送及び転送元のメモリ領域
のクリアが行なえる。

またＣレジスタ２１を複数のデータを格納可能
なバツフア構造とすることにより矩形領域２の領
域全般にわたる特定パターンを指定、格納するこ
とができる。

［効果］ 以上説明した様に本発明によれば、記憶手段の
特定領域の記憶情報を他の記憶領域に転送すると
共に転送元の特定領域を任意の情報で書き替える
データ転送方式が提供でき、従来の様に２つに分
かれて個別に実行されていた処理が１つの動作で
しかも１つのアドレスを共用しながら実行するこ
とが可能となり処理時間の短縮と共に、制御の簡
素化が図れる。

更に、図形等を記憶装置上で移動させる時に
も、任意の情報を適時マスキングして書き込むこ
とが可能であり、あらゆる情報の転送が行なわれ
ても、転送元領域を、その背景に合せた最適情報
で埋めることができる。

【図面の簡単な説明】

第１図は記憶装置のデータの転送領域を模式的
に表した図、第２図はデータ転送可能な情報処理
装置のブロツク図、第３図は従来のデータ転送制
御におけるデータ制御部のブロツク図、第４図は
データ転送制御部におけるアドレス制御部のブロ
ツク図、第５図はデータ転送のビツト位置の差の
修正例を示す図、第６図は本発明の１実施例装置
のデータ転送制御におけるデータ制御部のブロツ
ク図、第７図は本実施例装置のデータ転送制御フ
ローチヤートである。 図中、１…記憶装置、１０…転送制御部、１１
…データ制御部、１２…アドレス制御部、１３…
中央処理装置、１４…入出力装置、２０…Ｓレジ
スタ、２１…Ｃレジスタ、２２…SEL1、２３…
Ｆセレクタ、２５…シフト部、２６…SHレジス
タ、２７…フアンクシヨンレジスタ、２８…マス
クレジスタ、２９…Ｄレジスタ、３０…フアンク
シヨン部、３１…セレクタ、４０…Ｓセレクタ、
４１…Ｓアドレスレジスタ、４２…Ｓアドレスカ
ウンタ、４３…Ｓ加算器、４４…Ｘレジスタ、４
５…Ｘカウンタ、４６…Ｙレジスタ、４７…Ｙカ
ウンタ、４８…タイミング回路、４９…SPレジ
スタ、５０…Ｄセレクタ、５１…Ｄアドレスレジ
スタ、５２…Ｄアドレスカウンタ、５３…Ｄ加算
器、５４…DPレジスタ、６０…SEL、６２…保
持レジスタである。

Claims (1)

1. 【特許請求の範囲】 １ 情報を記憶するための複数の記憶位置を有
   し、それぞれの記憶位置に複数ビツトの情報を記
   憶する記憶手段と、 前記記憶手段の前記複数の記憶位置を指定する
   転送元アドレス情報を発生する第１のアドレス手
   段と、 前記記憶手段の前記複数の記憶位置を指定する
   転送先アドレス情報を発生する第２のアドレス手
   段と、 前記第１のアドレス手段のアドレスに基づいて
   読み出された前記記憶手段の複数の記憶位置の１
   つに書き込むべき任意の情報を記憶する他の記憶
   手段と、 前記第１のアドレス手段のアドレス情報に基づ
   き前記記憶手段の１つの記憶位置より情報を読出
   す第１の制御手段と、 前記第１のアドレス手段のアドレス情報に基づ
   き前記記憶手段の１つの記憶位置に前記他の記憶
   手段の記憶情報の一部のビツトをマスクして書き
   込む第２の制御手段と、 前記第１の制御手段により読み出された情報を
   前記第２のアドレス手段のアドレスに基づき前記
   記憶手段に書き込む第３の制御手段とを有するこ
   とを特徴とするデータ転送方式。