JPH0475658B2 - - Google Patents
Info
- Publication number
- JPH0475658B2 JPH0475658B2 JP58030346A JP3034683A JPH0475658B2 JP H0475658 B2 JPH0475658 B2 JP H0475658B2 JP 58030346 A JP58030346 A JP 58030346A JP 3034683 A JP3034683 A JP 3034683A JP H0475658 B2 JPH0475658 B2 JP H0475658B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- power transistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015556 catabolic process Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は使用時における破壊耐量を上昇させ
ることができる電力用トランジスタに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a power transistor capable of increasing breakdown resistance during use.
電力用トランジスタにおける欠陥の一つに熱正
帰還による電流集中破壊現象がある。このような
現象により装置の使用条件が制限されたり、装置
の設計に余分なマージンが必要になるという問題
があつた。このため、トランジスタの破壊耐量を
上げる方法が種々提案されている。例えば、トラ
ンジスタのエミツタ領域にバランス抵抗を介在さ
せるもので、第1図を用いてその一例について説
明する。
One of the defects in power transistors is the current concentration breakdown phenomenon caused by thermal positive feedback. This phenomenon poses a problem in that the usage conditions of the device are restricted and extra margins are required in the design of the device. For this reason, various methods have been proposed to increase the breakdown resistance of transistors. For example, a balance resistor is interposed in the emitter region of a transistor, and an example thereof will be explained with reference to FIG.
第1図Aはエミツタ領域にバランス抵抗が介挿
された電力用トランジスタの平面図、第1図Bは
第1図Aに示した平面図のA−A′線に沿つた断
面図である。第1図において、1はN型コレクタ
層、2はP型ベース層、3は上記ベース層2に分
離形成された複数のエミツタ層、4は絶縁膜、5
は上記絶縁膜4上で上記エミツタ層3とそれぞれ
接触した例えばポリシリコンで形成されたバラン
ス抵抗、6は上記絶縁膜4上で各バランス抵抗5
を共通接続するエミツタ電極、7は上記エミツタ
層3に接触された分離エミツタ電極、8はベース
電極、9はコレクタ電極である。第1図に示した
電力用トランジスタは分離形成された多数のエミ
ツタ層3がバランス抵抗5を介して共通接続され
ているため、エミツタ電流が均等に分配されて電
流集中が起こりにくくなる。この結果、大きな破
壊耐量が得られる。 FIG. 1A is a plan view of a power transistor in which a balance resistor is inserted in the emitter region, and FIG. 1B is a sectional view taken along line A-A' of the plan view shown in FIG. 1A. In FIG. 1, 1 is an N-type collector layer, 2 is a P-type base layer, 3 is a plurality of emitter layers formed separately on the base layer 2, 4 is an insulating film, and 5 is an insulating film.
6 is a balance resistor formed of polysilicon, for example, which is in contact with the emitter layer 3 on the insulating film 4, and 6 is each balance resistor 5 on the insulating film 4.
7 is a separate emitter electrode in contact with the emitter layer 3, 8 is a base electrode, and 9 is a collector electrode. In the power transistor shown in FIG. 1, a large number of separately formed emitter layers 3 are commonly connected via a balance resistor 5, so that the emitter current is evenly distributed and current concentration is less likely to occur. As a result, a large amount of destruction resistance can be obtained.
しかし、製造技術的にみれば抵抗層5を設ける
ことにより、絶縁膜4との間に段差ができる。従
つて、電極6を形成するために行なわれるアルミ
ニウム蒸着時に配線段切れが生じやすいという欠
点がある。従つて、ポリシリコンで形成されたバ
ランス抵抗5は上記した理由からあまり厚く出来
ない。このため、多数に分割し電流を分配しても
抵抗層の耐量がその大きさで制限されてしまうと
いう問題があつた。 However, from a manufacturing technology perspective, by providing the resistive layer 5, a step is created between the resistive layer 5 and the insulating film 4. Therefore, there is a drawback that wiring breaks are likely to occur during aluminum vapor deposition to form the electrodes 6. Therefore, the balance resistor 5 made of polysilicon cannot be made very thick for the reasons mentioned above. For this reason, there was a problem in that even if the current was divided into many parts, the withstand capacity of the resistance layer was limited by its size.
さらに、第1図に示したバランス抵抗5を拡散
により形成するようにした電力用トランジスタも
考えられている。このようなトランジスタについ
て説明する。第2図において、11はN型コレク
タ層、12はP型ベース層、13は上記ベース層
12に分離形成された複数のエミツタ層、14は
絶縁膜、15は複数のエミツタ層13に接続され
て形成されたN型抵抗層、16は上記抵抗層15
とコンタクト共通接続されたエミツタ電極、17
はベース電極、18はコレクタ電極である。 Furthermore, a power transistor in which the balance resistor 5 shown in FIG. 1 is formed by diffusion has also been considered. Such a transistor will be explained. In FIG. 2, 11 is an N-type collector layer, 12 is a P-type base layer, 13 is a plurality of emitter layers formed separately on the base layer 12, 14 is an insulating film, and 15 is connected to the plurality of emitter layers 13. 16 is the N-type resistance layer formed by the above-mentioned resistance layer 15.
and the emitter electrode commonly connected to the contact, 17
is a base electrode, and 18 is a collector electrode.
第2図に示したような電力用トランジスタは第
1図に示したような電力用トランジスタと同様な
効果が考えられる。しかし、第2図に示したよう
な電力用トランジスタはトランジスタの動作状態
において、抵抗層15は大電流で発熱を起こして
しまい、抵抗層15自身がエミツタとして注入を
始めてしまうという現象が生じる。このため、抵
抗としての働きを半減させてしまい期待するほど
の大きな効果が得られないという欠点があつた。 The power transistor shown in FIG. 2 is considered to have the same effect as the power transistor shown in FIG. 1. However, in the power transistor shown in FIG. 2, when the transistor is in operation, the resistance layer 15 generates heat due to a large current, and a phenomenon occurs in which the resistance layer 15 itself begins to inject as an emitter. For this reason, there was a drawback that the function as a resistor was reduced by half, and the expected effect could not be obtained.
さらに、電力用トランジスタの破壊耐量を上げ
る他の方法としてベースにバランス抵抗を入れ、
ベース電流を制御する方法がある。第3図はその
ようにしてベース電流を制御している電力用トラ
ンジスタを示す断面図である。第3図において、
21はN型コレクタ層、22はP型ベース層、2
3はエミツタ層、24は絶縁膜、25は上記ベー
ス層22に形成され、上記エミツタ層23とベー
ス電極27との間に位置したN型ベース分離層、
26は上記エミツタ層23に接触されたエミツタ
電極、27はベース電極、28はコレクタ電極で
ある。第3図に示したようなトランジスタにおい
てはN型分離層25直下のベース層22がベース
電流のバランス抵抗として働き、エミツタ全域に
わたつて均一に電流を分配することができる。 Furthermore, another way to increase the breakdown resistance of power transistors is to insert a balance resistor into the base.
There is a way to control the base current. FIG. 3 is a sectional view showing a power transistor controlling base current in this manner. In Figure 3,
21 is an N-type collector layer, 22 is a P-type base layer, 2
3 is an emitter layer, 24 is an insulating film, 25 is an N-type base separation layer formed on the base layer 22 and located between the emitter layer 23 and the base electrode 27;
26 is an emitter electrode in contact with the emitter layer 23, 27 is a base electrode, and 28 is a collector electrode. In the transistor shown in FIG. 3, the base layer 22 directly below the N-type isolation layer 25 acts as a base current balancing resistor, and the current can be distributed uniformly over the entire emitter region.
しかし、第3図に示した電力用トランジスタに
おいてはベース層22を直接、抵抗として使用し
ているものであるから、さらにその効果を上げる
ためにベース層22の抵抗を上げると、ベース中
の正孔濃度が低くなる。このために、早く伝導変
調を起こし、電流利得を下げるという欠点があつ
た。さらに、高電流における電流利得の低下は電
力用トランジスタにおいては特に問題となる場合
が多い。 However, in the power transistor shown in FIG. 3, the base layer 22 is directly used as a resistor, so if the resistance of the base layer 22 is increased to further improve the effect, the positive voltage in the base will be increased. Pore concentration decreases. This has the disadvantage of causing conduction modulation quickly and lowering the current gain. Furthermore, reduction in current gain at high currents is often a particular problem in power transistors.
この発明は上記の点に鑑みてなされたもので、
その目的はバランス抵抗をベース層に分離形成さ
せ、トランジスタ動作時におけるエミツタ電流を
均一に分配し、破壊耐量を上げるようにした電力
用トランジスタを提供することにある。
This invention was made in view of the above points,
The purpose is to provide a power transistor in which a balance resistor is formed separately in a base layer to uniformly distribute emitter current during transistor operation and increase breakdown resistance.
バランス抵抗をベース層に分離形成させ、トラ
ンジスタ動作時におけるエミツタ電流を均一に分
配し、破壊耐量を上げるようにしている。
A balance resistor is formed separately in the base layer to evenly distribute emitter current during transistor operation and increase breakdown resistance.
以下、図面を参照してこの発明の一実施例を説
明する。第4図はこの発明の一実施例に係る電力
用トランジスタを示すもので、第4図Aは平面
図、第4図Bは第4図Aに示した平面図のA−
A′線に沿つた断面図である。第4図において、
npn型プレーナトランジスタを製造する場合につ
いて説明する。まず、N型半導体基板31を水蒸
気雰囲気中で高温酸化を行い、SiO2層34を形
成する。そして、上記SiO2層34を写真蝕刻法
によりベース領域形成のため選択拡散の孔を開
け、硼素原子を拡散してP型ベース層32を形成
する。この場合の拡散は酸化性雰囲気で行なわ
れ、硼素原子が拡散すると同時にベース層32主
面に再びSiO2層を形成させる。次に、上記ベー
ス層32にリン原子の選択拡散によりN型エミツ
タ層33及びn型抵抗層35を形成する。上記エ
ミツタ層33及び抵抗層35は分離形成され、
SiO2層を再び写真蝕刻法により開孔した後アル
ミニウムを真空蒸着する。そして、写真蝕刻法に
より、エミツタ電極36、ベース電極37、ベー
スコンタクト電極371を分離形成する。この様
にして、分割されたエミツタ層33及び抵抗層3
5は共通接続される様に配置される。また、コレ
クタ電極38はニツケル金属のメツキ又は真空蒸
着等により形成される。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. 4 shows a power transistor according to an embodiment of the present invention, FIG. 4A is a plan view, and FIG.
FIG. 3 is a sectional view taken along line A'. In Figure 4,
The case of manufacturing an npn type planar transistor will be explained. First, the N-type semiconductor substrate 31 is oxidized at high temperature in a steam atmosphere to form the SiO 2 layer 34. Then, holes for selective diffusion are formed in the SiO 2 layer 34 by photolithography to form a base region, and boron atoms are diffused to form the P-type base layer 32. The diffusion in this case is performed in an oxidizing atmosphere, and at the same time as the boron atoms are diffused, a SiO 2 layer is again formed on the main surface of the base layer 32. Next, an N-type emitter layer 33 and an n-type resistance layer 35 are formed in the base layer 32 by selective diffusion of phosphorus atoms. The emitter layer 33 and the resistance layer 35 are formed separately,
After opening holes in the SiO 2 layer again by photolithography, aluminum is vacuum evaporated. Then, the emitter electrode 36, the base electrode 37, and the base contact electrode 371 are formed separately by photolithography. In this way, the emitter layer 33 and the resistance layer 3 are divided.
5 are arranged so as to be commonly connected. Further, the collector electrode 38 is formed by plating or vacuum deposition of nickel metal.
以上詳述したようにこの発明によれば、バラン
ス抵抗をベース層に分離形成させ、トランジスタ
動作時におけるエミツタ電流を均一に分配するよ
うにしたので、破壊耐量を上げることができる。
さらに、ベース層における伝導度変調も起こしに
くい電力用トランジスタを提供することができ
る。
As described in detail above, according to the present invention, the balance resistor is formed separately in the base layer, and the emitter current during transistor operation is uniformly distributed, so that breakdown resistance can be increased.
Furthermore, it is possible to provide a power transistor in which conductivity modulation in the base layer is less likely to occur.
第1図Aは従来の電力用トランジスタの平面
図、第1図Bは第1図AのA−A′線に沿つた断
面図、第2図及び第3図はそれぞれ従来の電力用
トランジスタの断面図、第4図Aはこの発明の一
実施例に係る電力用トランジスタの平面図、第4
図Bは第4図Aに示したトランジスタのA−
A′断面図である。
31…N型半導体基板、32…ベース層、33
…エミツタ層、34…SiO2層、35…抵抗層。
FIG. 1A is a plan view of a conventional power transistor, FIG. 1B is a sectional view taken along line A-A' in FIG. 1A, and FIGS. FIG. 4A is a cross-sectional view, and FIG. 4A is a plan view of a power transistor according to an embodiment of the present invention.
Figure B shows A- of the transistor shown in Figure 4A.
It is an A′ cross-sectional view. 31...N-type semiconductor substrate, 32...Base layer, 33
...emitter layer, 34...SiO 2 layer, 35...resistance layer.
Claims (1)
対向するベース領域内に分離形成された上記エミ
ツタ領域と同伝導型の複数の拡散抵抗層とを具備
し、上記拡散抵抗層を介してベース電極を取出す
ようにしたことを特徴とする電力用トランジス
タ。1. A plurality of emitter regions and a plurality of diffused resistance layers of the same conductivity type as the emitter regions formed separately in a base region facing the emitter regions, and a base electrode is taken out through the diffused resistance layers. A power transistor characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030346A JPS59155959A (en) | 1983-02-25 | 1983-02-25 | Power transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030346A JPS59155959A (en) | 1983-02-25 | 1983-02-25 | Power transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155959A JPS59155959A (en) | 1984-09-05 |
| JPH0475658B2 true JPH0475658B2 (en) | 1992-12-01 |
Family
ID=12301274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58030346A Granted JPS59155959A (en) | 1983-02-25 | 1983-02-25 | Power transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155959A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275175A (en) * | 1987-05-07 | 1988-11-11 | Fuji Electric Co Ltd | Power transistor |
| US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
-
1983
- 1983-02-25 JP JP58030346A patent/JPS59155959A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59155959A (en) | 1984-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| US5173435A (en) | Insulated gate bipolar transistor | |
| US5360746A (en) | Method of fabricating a semiconductor device | |
| JP3165480B2 (en) | Turn-off thyristor | |
| JPH0156531B2 (en) | ||
| JPH0117268B2 (en) | ||
| JPH0216017B2 (en) | ||
| US4686557A (en) | Semiconductor element and method for producing the same | |
| US4291325A (en) | Dual gate controlled thyristor with highly doped cathode base grid covered with high resistivity base layer | |
| EP0064613B1 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| US5554880A (en) | Uniform current density and high current gain bipolar transistor | |
| JPH0475658B2 (en) | ||
| US3979766A (en) | Semiconductor device | |
| JPH0738394B2 (en) | Bipolar power transistor | |
| JP2536302B2 (en) | Insulated gate type bipolar transistor | |
| JPS62140463A (en) | Thyristor with switchable emitter short circuit | |
| EP0064614A2 (en) | Improved emitter structure for semiconductor devices | |
| US4253105A (en) | Semiconductor power device incorporating a schottky barrier diode between base and emitter of a PNP device | |
| US4291324A (en) | Semiconductor power device having second breakdown protection | |
| JP2683302B2 (en) | Semiconductor device | |
| JP2903452B2 (en) | Field effect transistor | |
| JPH1056187A (en) | Semiconductor device | |
| JPS6327865B2 (en) |