JPH0475658B2 - - Google Patents
Info
- Publication number
- JPH0475658B2 JPH0475658B2 JP58030346A JP3034683A JPH0475658B2 JP H0475658 B2 JPH0475658 B2 JP H0475658B2 JP 58030346 A JP58030346 A JP 58030346A JP 3034683 A JP3034683 A JP 3034683A JP H0475658 B2 JPH0475658 B2 JP H0475658B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- power transistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015556 catabolic process Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は使用時における破壊耐量を上昇させ
ることができる電力用トランジスタに関する。
ることができる電力用トランジスタに関する。
電力用トランジスタにおける欠陥の一つに熱正
帰還による電流集中破壊現象がある。このような
現象により装置の使用条件が制限されたり、装置
の設計に余分なマージンが必要になるという問題
があつた。このため、トランジスタの破壊耐量を
上げる方法が種々提案されている。例えば、トラ
ンジスタのエミツタ領域にバランス抵抗を介在さ
せるもので、第１図を用いてその一例について説
明する。
帰還による電流集中破壊現象がある。このような
現象により装置の使用条件が制限されたり、装置
の設計に余分なマージンが必要になるという問題
があつた。このため、トランジスタの破壊耐量を
上げる方法が種々提案されている。例えば、トラ
ンジスタのエミツタ領域にバランス抵抗を介在さ
せるもので、第１図を用いてその一例について説
明する。
第１図Ａはエミツタ領域にバランス抵抗が介挿
された電力用トランジスタの平面図、第１図Ｂは
第１図Ａに示した平面図のＡ−A′線に沿つた断
面図である。第１図において、１はＮ型コレクタ
層、２はＰ型ベース層、３は上記ベース層２に分
離形成された複数のエミツタ層、４は絶縁膜、５
は上記絶縁膜４上で上記エミツタ層３とそれぞれ
接触した例えばポリシリコンで形成されたバラン
ス抵抗、６は上記絶縁膜４上で各バランス抵抗５
を共通接続するエミツタ電極、７は上記エミツタ
層３に接触された分離エミツタ電極、８はベース
電極、９はコレクタ電極である。第１図に示した
電力用トランジスタは分離形成された多数のエミ
ツタ層３がバランス抵抗５を介して共通接続され
ているため、エミツタ電流が均等に分配されて電
流集中が起こりにくくなる。この結果、大きな破
壊耐量が得られる。
された電力用トランジスタの平面図、第１図Ｂは
第１図Ａに示した平面図のＡ−A′線に沿つた断
面図である。第１図において、１はＮ型コレクタ
層、２はＰ型ベース層、３は上記ベース層２に分
離形成された複数のエミツタ層、４は絶縁膜、５
は上記絶縁膜４上で上記エミツタ層３とそれぞれ
接触した例えばポリシリコンで形成されたバラン
ス抵抗、６は上記絶縁膜４上で各バランス抵抗５
を共通接続するエミツタ電極、７は上記エミツタ
層３に接触された分離エミツタ電極、８はベース
電極、９はコレクタ電極である。第１図に示した
電力用トランジスタは分離形成された多数のエミ
ツタ層３がバランス抵抗５を介して共通接続され
ているため、エミツタ電流が均等に分配されて電
流集中が起こりにくくなる。この結果、大きな破
壊耐量が得られる。
しかし、製造技術的にみれば抵抗層５を設ける
ことにより、絶縁膜４との間に段差ができる。従
つて、電極６を形成するために行なわれるアルミ
ニウム蒸着時に配線段切れが生じやすいという欠
点がある。従つて、ポリシリコンで形成されたバ
ランス抵抗５は上記した理由からあまり厚く出来
ない。このため、多数に分割し電流を分配しても
抵抗層の耐量がその大きさで制限されてしまうと
いう問題があつた。
ことにより、絶縁膜４との間に段差ができる。従
つて、電極６を形成するために行なわれるアルミ
ニウム蒸着時に配線段切れが生じやすいという欠
点がある。従つて、ポリシリコンで形成されたバ
ランス抵抗５は上記した理由からあまり厚く出来
ない。このため、多数に分割し電流を分配しても
抵抗層の耐量がその大きさで制限されてしまうと
いう問題があつた。
さらに、第１図に示したバランス抵抗５を拡散
により形成するようにした電力用トランジスタも
考えられている。このようなトランジスタについ
て説明する。第２図において、１１はＮ型コレク
タ層、１２はＰ型ベース層、１３は上記ベース層
１２に分離形成された複数のエミツタ層、１４は
絶縁膜、１５は複数のエミツタ層１３に接続され
て形成されたＮ型抵抗層、１６は上記抵抗層１５
とコンタクト共通接続されたエミツタ電極、１７
はベース電極、１８はコレクタ電極である。
により形成するようにした電力用トランジスタも
考えられている。このようなトランジスタについ
て説明する。第２図において、１１はＮ型コレク
タ層、１２はＰ型ベース層、１３は上記ベース層
１２に分離形成された複数のエミツタ層、１４は
絶縁膜、１５は複数のエミツタ層１３に接続され
て形成されたＮ型抵抗層、１６は上記抵抗層１５
とコンタクト共通接続されたエミツタ電極、１７
はベース電極、１８はコレクタ電極である。
第２図に示したような電力用トランジスタは第
１図に示したような電力用トランジスタと同様な
効果が考えられる。しかし、第２図に示したよう
な電力用トランジスタはトランジスタの動作状態
において、抵抗層１５は大電流で発熱を起こして
しまい、抵抗層１５自身がエミツタとして注入を
始めてしまうという現象が生じる。このため、抵
抗としての働きを半減させてしまい期待するほど
の大きな効果が得られないという欠点があつた。
１図に示したような電力用トランジスタと同様な
効果が考えられる。しかし、第２図に示したよう
な電力用トランジスタはトランジスタの動作状態
において、抵抗層１５は大電流で発熱を起こして
しまい、抵抗層１５自身がエミツタとして注入を
始めてしまうという現象が生じる。このため、抵
抗としての働きを半減させてしまい期待するほど
の大きな効果が得られないという欠点があつた。
さらに、電力用トランジスタの破壊耐量を上げ
る他の方法としてベースにバランス抵抗を入れ、
ベース電流を制御する方法がある。第３図はその
ようにしてベース電流を制御している電力用トラ
ンジスタを示す断面図である。第３図において、
２１はＮ型コレクタ層、２２はＰ型ベース層、２
３はエミツタ層、２４は絶縁膜、２５は上記ベー
ス層２２に形成され、上記エミツタ層２３とベー
ス電極２７との間に位置したＮ型ベース分離層、
２６は上記エミツタ層２３に接触されたエミツタ
電極、２７はベース電極、２８はコレクタ電極で
ある。第３図に示したようなトランジスタにおい
てはＮ型分離層２５直下のベース層２２がベース
電流のバランス抵抗として働き、エミツタ全域に
わたつて均一に電流を分配することができる。
る他の方法としてベースにバランス抵抗を入れ、
ベース電流を制御する方法がある。第３図はその
ようにしてベース電流を制御している電力用トラ
ンジスタを示す断面図である。第３図において、
２１はＮ型コレクタ層、２２はＰ型ベース層、２
３はエミツタ層、２４は絶縁膜、２５は上記ベー
ス層２２に形成され、上記エミツタ層２３とベー
ス電極２７との間に位置したＮ型ベース分離層、
２６は上記エミツタ層２３に接触されたエミツタ
電極、２７はベース電極、２８はコレクタ電極で
ある。第３図に示したようなトランジスタにおい
てはＮ型分離層２５直下のベース層２２がベース
電流のバランス抵抗として働き、エミツタ全域に
わたつて均一に電流を分配することができる。
しかし、第３図に示した電力用トランジスタに
おいてはベース層２２を直接、抵抗として使用し
ているものであるから、さらにその効果を上げる
ためにベース層２２の抵抗を上げると、ベース中
の正孔濃度が低くなる。このために、早く伝導変
調を起こし、電流利得を下げるという欠点があつ
た。さらに、高電流における電流利得の低下は電
力用トランジスタにおいては特に問題となる場合
が多い。
おいてはベース層２２を直接、抵抗として使用し
ているものであるから、さらにその効果を上げる
ためにベース層２２の抵抗を上げると、ベース中
の正孔濃度が低くなる。このために、早く伝導変
調を起こし、電流利得を下げるという欠点があつ
た。さらに、高電流における電流利得の低下は電
力用トランジスタにおいては特に問題となる場合
が多い。
この発明は上記の点に鑑みてなされたもので、
その目的はバランス抵抗をベース層に分離形成さ
せ、トランジスタ動作時におけるエミツタ電流を
均一に分配し、破壊耐量を上げるようにした電力
用トランジスタを提供することにある。
その目的はバランス抵抗をベース層に分離形成さ
せ、トランジスタ動作時におけるエミツタ電流を
均一に分配し、破壊耐量を上げるようにした電力
用トランジスタを提供することにある。
バランス抵抗をベース層に分離形成させ、トラ
ンジスタ動作時におけるエミツタ電流を均一に分
配し、破壊耐量を上げるようにしている。
ンジスタ動作時におけるエミツタ電流を均一に分
配し、破壊耐量を上げるようにしている。
以下、図面を参照してこの発明の一実施例を説
明する。第４図はこの発明の一実施例に係る電力
用トランジスタを示すもので、第４図Ａは平面
図、第４図Ｂは第４図Ａに示した平面図のＡ−
A′線に沿つた断面図である。第４図において、
npn型プレーナトランジスタを製造する場合につ
いて説明する。まず、Ｎ型半導体基板３１を水蒸
気雰囲気中で高温酸化を行い、SiO2層３４を形
成する。そして、上記SiO2層３４を写真蝕刻法
によりベース領域形成のため選択拡散の孔を開
け、硼素原子を拡散してＰ型ベース層３２を形成
する。この場合の拡散は酸化性雰囲気で行なわ
れ、硼素原子が拡散すると同時にベース層３２主
面に再びSiO2層を形成させる。次に、上記ベー
ス層３２にリン原子の選択拡散によりＮ型エミツ
タ層３３及びｎ型抵抗層３５を形成する。上記エ
ミツタ層３３及び抵抗層３５は分離形成され、
SiO2層を再び写真蝕刻法により開孔した後アル
ミニウムを真空蒸着する。そして、写真蝕刻法に
より、エミツタ電極３６、ベース電極３７、ベー
スコンタクト電極３７１を分離形成する。この様
にして、分割されたエミツタ層３３及び抵抗層３
５は共通接続される様に配置される。また、コレ
クタ電極３８はニツケル金属のメツキ又は真空蒸
着等により形成される。
明する。第４図はこの発明の一実施例に係る電力
用トランジスタを示すもので、第４図Ａは平面
図、第４図Ｂは第４図Ａに示した平面図のＡ−
A′線に沿つた断面図である。第４図において、
npn型プレーナトランジスタを製造する場合につ
いて説明する。まず、Ｎ型半導体基板３１を水蒸
気雰囲気中で高温酸化を行い、SiO2層３４を形
成する。そして、上記SiO2層３４を写真蝕刻法
によりベース領域形成のため選択拡散の孔を開
け、硼素原子を拡散してＰ型ベース層３２を形成
する。この場合の拡散は酸化性雰囲気で行なわ
れ、硼素原子が拡散すると同時にベース層３２主
面に再びSiO2層を形成させる。次に、上記ベー
ス層３２にリン原子の選択拡散によりＮ型エミツ
タ層３３及びｎ型抵抗層３５を形成する。上記エ
ミツタ層３３及び抵抗層３５は分離形成され、
SiO2層を再び写真蝕刻法により開孔した後アル
ミニウムを真空蒸着する。そして、写真蝕刻法に
より、エミツタ電極３６、ベース電極３７、ベー
スコンタクト電極３７１を分離形成する。この様
にして、分割されたエミツタ層３３及び抵抗層３
５は共通接続される様に配置される。また、コレ
クタ電極３８はニツケル金属のメツキ又は真空蒸
着等により形成される。
以上詳述したようにこの発明によれば、バラン
ス抵抗をベース層に分離形成させ、トランジスタ
動作時におけるエミツタ電流を均一に分配するよ
うにしたので、破壊耐量を上げることができる。
さらに、ベース層における伝導度変調も起こしに
くい電力用トランジスタを提供することができ
る。
ス抵抗をベース層に分離形成させ、トランジスタ
動作時におけるエミツタ電流を均一に分配するよ
うにしたので、破壊耐量を上げることができる。
さらに、ベース層における伝導度変調も起こしに
くい電力用トランジスタを提供することができ
る。
第１図Ａは従来の電力用トランジスタの平面
図、第１図Ｂは第１図ＡのＡ−A′線に沿つた断
面図、第２図及び第３図はそれぞれ従来の電力用
トランジスタの断面図、第４図Ａはこの発明の一
実施例に係る電力用トランジスタの平面図、第４
図Ｂは第４図Ａに示したトランジスタのＡ−
A′断面図である。 ３１…Ｎ型半導体基板、３２…ベース層、３３
…エミツタ層、３４…SiO2層、３５…抵抗層。
図、第１図Ｂは第１図ＡのＡ−A′線に沿つた断
面図、第２図及び第３図はそれぞれ従来の電力用
トランジスタの断面図、第４図Ａはこの発明の一
実施例に係る電力用トランジスタの平面図、第４
図Ｂは第４図Ａに示したトランジスタのＡ−
A′断面図である。 ３１…Ｎ型半導体基板、３２…ベース層、３３
…エミツタ層、３４…SiO2層、３５…抵抗層。
Claims (1)
- １ 複数のエミツタ領域と、そのエミツタ領域に
対向するベース領域内に分離形成された上記エミ
ツタ領域と同伝導型の複数の拡散抵抗層とを具備
し、上記拡散抵抗層を介してベース電極を取出す
ようにしたことを特徴とする電力用トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030346A JPS59155959A (ja) | 1983-02-25 | 1983-02-25 | 電力用トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030346A JPS59155959A (ja) | 1983-02-25 | 1983-02-25 | 電力用トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155959A JPS59155959A (ja) | 1984-09-05 |
| JPH0475658B2 true JPH0475658B2 (ja) | 1992-12-01 |
Family
ID=12301274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58030346A Granted JPS59155959A (ja) | 1983-02-25 | 1983-02-25 | 電力用トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155959A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275175A (ja) * | 1987-05-07 | 1988-11-11 | Fuji Electric Co Ltd | パワ−トランジスタ |
| US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
-
1983
- 1983-02-25 JP JP58030346A patent/JPS59155959A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59155959A (ja) | 1984-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| US5173435A (en) | Insulated gate bipolar transistor | |
| US5360746A (en) | Method of fabricating a semiconductor device | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| JPH0156531B2 (ja) | ||
| JPH0117268B2 (ja) | ||
| JPH0216017B2 (ja) | ||
| US4686557A (en) | Semiconductor element and method for producing the same | |
| US4291325A (en) | Dual gate controlled thyristor with highly doped cathode base grid covered with high resistivity base layer | |
| EP0064613B1 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| US5554880A (en) | Uniform current density and high current gain bipolar transistor | |
| JPH0475658B2 (ja) | ||
| US3979766A (en) | Semiconductor device | |
| JPH0738394B2 (ja) | バイポ−ラパワ−トランジスタ | |
| JP2536302B2 (ja) | 絶縁ゲ―ト型バイポ―ラトランジスタ | |
| JPS62140463A (ja) | 切換可能なエミツタ短絡を有するサイリスタ | |
| EP0064614A2 (en) | Improved emitter structure for semiconductor devices | |
| US4253105A (en) | Semiconductor power device incorporating a schottky barrier diode between base and emitter of a PNP device | |
| US4291324A (en) | Semiconductor power device having second breakdown protection | |
| JP2683302B2 (ja) | 半導体装置 | |
| JP2903452B2 (ja) | 電界効果トランジスタ | |
| JPH1056187A (ja) | 半導体装置 | |
| JPS6327865B2 (ja) |