Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH047610B2 - - Google Patents
[go: Go Back, main page]

JPH047610B2 - - Google Patents

Info

Publication number
JPH047610B2
JPH047610B2 JP58041091A JP4109183A JPH047610B2 JP H047610 B2 JPH047610 B2 JP H047610B2 JP 58041091 A JP58041091 A JP 58041091A JP 4109183 A JP4109183 A JP 4109183A JP H047610 B2 JPH047610 B2 JP H047610B2
Authority
JP
Japan
Prior art keywords
level
time
difference
noise
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58041091A
Other languages
Japanese (ja)
Other versions
JPS59167110A (en
Inventor
Hidehiro Ugaki
Masami Ebara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP58041091A priority Critical patent/JPS59167110A/en
Publication of JPS59167110A publication Critical patent/JPS59167110A/en
Publication of JPH047610B2 publication Critical patent/JPH047610B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明はデイジタル信号処理において使用され
る雑音除去装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a noise removal device used in digital signal processing.

(ロ) 従来技術 従来の雑音除去装置は本質的にはローパスフイ
ルタであり、小振幅のインパルス性ランダムノイ
ズにはその雑音低減効果があるが、大振幅のノイ
ズに対してはその効果が期待できない。しかもロ
ーパスフイルタであることから周波数の高い領域
における周波数特性が低下し、テレビジヨン受像
機に使用した場合画面の解像度が劣化するという
欠点がある。
(b) Prior art Conventional noise removal devices are essentially low-pass filters, which have a noise reduction effect on small-amplitude impulsive random noises, but cannot be expected to be effective on large-amplitude noises. . Moreover, since it is a low-pass filter, the frequency characteristics in the high frequency range deteriorate, and when used in a television receiver, the screen resolution deteriorates.

(ハ) 発明の目的 本発明は上記欠点に鑑み為されたものであつ
て、本来の信号の低下を招くことなく大振幅のノ
イズに対しても十分に対拠し得るようにした雑音
除去装置を提案することを目的とする。
(c) Purpose of the Invention The present invention has been made in view of the above-mentioned drawbacks, and provides a noise removal device that can sufficiently cope with large-amplitude noise without causing deterioration of the original signal. The purpose is to propose.

(ニ) 発明の構成 本発明の雑音除去装置はアナログ信号をA/D
変換して得られたデイジタル信号の一定時間間隔
ごとに存在するデイジタル値の相前後するデイジ
タル値の差分を演算する差分演算手段と、該差分
演算によつて得られた差分レベルと基準レベルと
を比較するレベル比較手段と、該レベル比較手段
によつて前記差分レベルが基準レベルより大きい
かもしくは等しいとき複数のパルスを発生しその
パルス周期を計測する計測手段と、該計測手段に
よつて計測されたパルス周期と基準時間とを比較
する時間比較手段と、該時間比較手段の比較出力
によつて前記パルス周期が基準時間より小さいか
もしくは等しいときその最初のパルス周期に関す
る少なくとも1つのデイジタル信号を除去すると
ともに前記パルスの直前のデイジタル値を前記除
去されたデイジタル信号の代わりに出力する手段
とから構成されており、デイジタル信号のデイジ
タル値のレベルとそのレベルが維持された時間に
よつて雑音か否かを判断し、雑音であればそのデ
イジタル信号を除去し、この除去したところはそ
の直前のデイジタル信号で補間するようにしてい
る。
(d) Configuration of the invention The noise removal device of the invention converts analog signals into A/D
Difference calculation means for calculating the difference between successive digital values of digital values existing at regular time intervals of the digital signal obtained by conversion, and a difference level obtained by the difference calculation and a reference level. a level comparing means for comparing, a measuring means for generating a plurality of pulses and measuring the pulse period when the difference level is greater than or equal to a reference level by the level comparing means, and a measuring means for measuring the pulse period by the measuring means. time comparison means for comparing the pulse period and a reference time; and a comparison output of the time comparison means to remove at least one digital signal relating to the first pulse period when the pulse period is less than or equal to the reference time; and means for outputting a digital value immediately before the pulse in place of the removed digital signal, and it is possible to determine whether the digital signal is noise or not depending on the level of the digital value of the digital signal and the time that the level is maintained. If it is noise, the digital signal is removed, and the removed area is interpolated with the previous digital signal.

(ホ) 実施例 本発明の実施例を図面を参照しつつ説明する。(e) Examples Embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の雑音除去装置のブロツク図を
示しており、入力端子1にはアナログ信号を一定
時間間隔でサンプリングするとともにA/D変換
器でアナログ量をデイジタル信号に変換したもの
が入力される。2は前記一定時間間隔ごとに存在
するデイジタル値の相前後するデイジタル値の差
分を演算する差分演算回路、3は該差分演算によ
つて得られた差分レベルと基準レベル(Vref)
とを比較するレベル比較回路、4は前記レベル比
較回路3によつて前記差分レベルが基準レベル
(Vref)より大きいかもしくは等しいとき複数の
パルスを発生し、そのパルス周期を計測する計測
回路、5は前記計測回路4によつて計測されたパ
ルス周期と基準時間(τref)とを比較する時間比
較回路、6は一方の入力端に前記時間比較回路5
の出力信号が入力されるとともに他方の入力端に
クロツク信号(CLOCK)が入力されるANDゲ
ート回路である。7はD−FF(Dフリツプフロツ
プ)であつて、このD−FF7のD端子には上記
入力端子1から入力されるデイジタル信号を所定
時間遅延させ、除去すべきデイジタル信号とそれ
を除去すべく出力される前記時間比較回路5から
の出力信号とのタイミングを合せるための演算時
間補正用遅延回路8の出力が入力され、クロツク
端子(CLK)には前記ANDゲート回路6の出力
が与えられるようになつている。
Fig. 1 shows a block diagram of the noise removal device of the present invention, and input terminal 1 receives an analog signal which is sampled at regular time intervals and which is converted into a digital signal by an A/D converter. be done. 2 is a difference calculation circuit that calculates the difference between successive digital values existing at each fixed time interval; 3 is a difference level obtained by the difference calculation and a reference level (Vref);
4 is a level comparison circuit that generates a plurality of pulses when the difference level is greater than or equal to a reference level (Vref) by the level comparison circuit 3, and a measurement circuit that measures the pulse period; 5 6 is a time comparison circuit that compares the pulse period measured by the measurement circuit 4 with the reference time (τref), and 6 is the time comparison circuit 5 connected to one input terminal.
This is an AND gate circuit to which the output signal of 1 is input and the clock signal (CLOCK) is input to the other input terminal. 7 is a D-FF (D flip-flop), and the D terminal of this D-FF 7 delays the digital signal input from the input terminal 1 by a predetermined time, and outputs the digital signal to be removed and the digital signal to be removed. The output of the delay circuit 8 for computation time correction is input to synchronize the timing with the output signal from the time comparator circuit 5, and the output of the AND gate circuit 6 is applied to the clock terminal (CLK). It's summery.

本発明の雑音除去装置の基本的な考え方は入力
デイジタル信号が下記の条件を満すとき、その信
号を雑音と判断し除去するようにしている。
The basic concept of the noise removal device of the present invention is that when an input digital signal satisfies the following conditions, the signal is determined to be noise and is removed.

|Yo−Yo-1|Vref (1) Tτref (2) ここでYo、Yo-1はそれぞれ時刻n,(n−1)
におけるデイジタル値を示し、Vrefはデイジタ
ル信号の値が雑音であるか否かを判断するのに用
いられる基準レベルを示している。またτrefは時
間Tに関して雑音か否かを判断するのに用いられ
る基準時間である。
|Y o −Y o-1 |Vref (1) Tτref (2) Here, Y o and Y o-1 are times n and (n-1), respectively.
Vref indicates a reference level used to determine whether the value of the digital signal is noise. Further, τref is a reference time used to determine whether or not the time T is noise.

次に第1図の雑音除去装置の動作を第2図のタ
イムチヤートを参照しつつ説明する。
Next, the operation of the noise removal device shown in FIG. 1 will be explained with reference to the time chart shown in FIG. 2.

第2図aは入力信号を示しており、この入力信
号は例えばテレビジヨン受像機において検波され
た映像信号を一定時間間隔でサンプリングすると
ともにA/D変換したものをレベルで表わしたも
のであつて、…Yo-1、Yo、Yo+1、Yo+2…はそれ
ぞれ時刻…n−1、n、n+1、n+2…におけ
るデイジタル値を示しており、以下雑音として除
去すべきデイジタル値をYo、Yo+1として説明す
る。
FIG. 2a shows an input signal, which is, for example, a video signal detected by a television receiver, sampled at regular time intervals and A/D converted, and expressed as a level. , ... Y o-1 , Y o , Y o+1 , Y o+2 ... respectively indicate digital values at times ... n-1, n, n+1, n+2, etc. Below are the digital values to be removed as noise. will be explained as Y o and Y o+1 .

この入力信号は差分演算回路2に入力され、そ
こで相前後するデイジタル値の差分演算が行なわ
れて第2図bの如き差分信号の形で出力される。
そして、差分レベル|Yo−Yo-1|と基準レベル
(Vref)とが次のレベル比較回路3で比較され、
この比較の結果差分レベル|Yo−Yo-1|が基準
レベル(Vref)以上のレベル値であると第2図
cに示す如きパルスP1を出力する。次の差分演
算の結果、差分レベル|Yo+1−Yo|は基準レベ
ル(Vref)より小さいので、この場合レベル比
較回路3からはパルスは出力されない。同様にし
て差分レベル|Yo+2−Yo+1|は基準レベル
(Vref)以上のレベル値であるので第2図cに示
す如きパルスP2が発生する。
This input signal is input to a difference calculation circuit 2, where a difference calculation between successive digital values is performed and output in the form of a difference signal as shown in FIG. 2b.
Then, the difference level |Y o −Y o-1 | and the reference level (Vref) are compared in the next level comparison circuit 3,
As a result of this comparison, if the difference level |Y o −Y o-1 | is a level value greater than the reference level (Vref), a pulse P1 as shown in FIG. 2c is output. As a result of the next difference calculation, the difference level |Y o+1 −Y o | is smaller than the reference level (Vref), so in this case, no pulse is output from the level comparison circuit 3. Similarly, since the differential level |Y o+2 -Y o+1 | is a level value higher than the reference level (Vref), a pulse P2 as shown in FIG. 2c is generated.

そして、次の時間計測回路4で前記レベル比較
回路3から出力されたパルスP1,P2のパルス
周期Tを計測し、このパルス周期Tと基準時間
(τref)とが時間比較回路5で比較され、前記パ
ルス周期Tが基準時間(τref)以下であるとき前
記時間比較回路5からは第2図eに示す如く前記
パルス周期Tの間だけローレベルの信号が出力さ
れる。これによつて前記パルス周期T期間だけ
ANDゲート回路6が閉じられ、D−FF7には第
2図fの如くパルス周期T期間に対応するクロツ
ク信号が供給されないのでデイジタル値Yo
Yo+1はD−FF7から出力されず、これに代つて
デイジタル値Yo-1が出力される訳である。第2
図gはD−FF7から出力されたデイジタル信号
を示しており、除去されたデイジタル値Yo
Yo+1の代わりにデイジタル値Yo-1と同レベルの
デイジタル値Y′o、Y′o+1が補間されている。
Then, the next time measurement circuit 4 measures the pulse period T of the pulses P1 and P2 output from the level comparison circuit 3, and the time comparison circuit 5 compares this pulse period T with a reference time (τref). When the pulse period T is less than the reference time (τref), the time comparison circuit 5 outputs a low level signal only during the pulse period T, as shown in FIG. 2e. As a result, only the pulse period T period
Since the AND gate circuit 6 is closed and the clock signal corresponding to the pulse period T is not supplied to the D-FF7 as shown in FIG .
This is why Y o+1 is not output from the D-FF7, and instead, the digital value Y o-1 is output. Second
Figure g shows the digital signal output from D-FF7, and the removed digital value Y o ,
Instead of Y o+1 , digital values Y′ o and Y′ o+1 at the same level as the digital value Y o−1 are interpolated.

尚、前記パルス周期Tが基準時間(τref)より
も長ければ時間比較回路5の出力はハイレベルの
ままでD−FF7にクロツク信号が供給されデイ
ジタル値Yo,Yo+1は雑音と判断されずにそのま
まD−FF7から出力される。
If the pulse period T is longer than the reference time (τref), the output of the time comparison circuit 5 remains at a high level and a clock signal is supplied to the D-FF7, and the digital values Y o and Y o+1 are judged to be noise. It is output from D-FF7 as it is without being processed.

(ヘ) 発明の効果 本発明の雑音除去装置に依れば周波数特性の劣
化を招来することなく、大振幅の雑音も略完全に
除去できるという効果がある。
(F) Effects of the Invention The noise removal device of the present invention has the effect of substantially completely removing large amplitude noise without causing deterioration of frequency characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の雑音除去装置のブロツク図、
第2図はその動作を説明するためのタイムチヤー
トを示す図である。 2…差分演算回路、3…レベル比較回路、4…
時間計測回路、5…時間比較回路、6…ANDゲ
ート回路、7…Dフリツプフロツプ、8…演算時
間補正用遅延回路。
FIG. 1 is a block diagram of the noise removal device of the present invention.
FIG. 2 is a diagram showing a time chart for explaining the operation. 2...Difference calculation circuit, 3...Level comparison circuit, 4...
Time measurement circuit, 5... Time comparison circuit, 6... AND gate circuit, 7... D flip-flop, 8... Delay circuit for computation time correction.

Claims (1)

【特許請求の範囲】 1 アナログ信号をA/D変換して得られたデイ
ジタル信号の一定時間間隔ごとに存在するデイジ
タル値の相前後するデイジタル値の差分を演算す
る差分演算手段2と、 この差分演算手段2によつて得られた差分レベ
ルと基準レベルとを比較するレベル比較手段3
と、 このレベル比較手段3の出力にもとづく前記差
分レベルが大きいときの時間間隔を計測する計測
手段4と、 この計測手段4によつて計測された前記時間間
隔と基準時間とを比較する時間比較手段5と、 この時間比較手段5の比較出力によつて、前記
時間間隔が小さいときに、これをノイズと判定し
てこのノイズを除去する手段7と、 からなる雑音除去装置。
[Scope of Claims] 1. Difference calculation means 2 that calculates the difference between successive digital values of digital values that exist at regular time intervals of a digital signal obtained by A/D conversion of an analog signal; Level comparison means 3 for comparing the difference level obtained by the calculation means 2 and the reference level
and a measuring means 4 for measuring the time interval when the difference level is large based on the output of the level comparing means 3; and a time comparison means for comparing the time interval measured by the measuring means 4 with a reference time. A noise removal device comprising: means 5; and means 7 which, based on the comparison output of the time comparison means 5, determines that the time interval is noise when the time interval is small and removes the noise.
JP58041091A 1983-03-11 1983-03-11 Noise eliminating device Granted JPS59167110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58041091A JPS59167110A (en) 1983-03-11 1983-03-11 Noise eliminating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58041091A JPS59167110A (en) 1983-03-11 1983-03-11 Noise eliminating device

Publications (2)

Publication Number Publication Date
JPS59167110A JPS59167110A (en) 1984-09-20
JPH047610B2 true JPH047610B2 (en) 1992-02-12

Family

ID=12598801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58041091A Granted JPS59167110A (en) 1983-03-11 1983-03-11 Noise eliminating device

Country Status (1)

Country Link
JP (1) JPS59167110A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537792B2 (en) * 1986-03-20 1996-09-25 松下電器産業株式会社 Luminance signal Color signal separation device
JP5018328B2 (en) * 2007-08-10 2012-09-05 ティアック株式会社 Digital signal processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212553A (en) * 1975-07-21 1977-01-31 Nippon Telegr & Teleph Corp <Ntt> Noise eliminator for a-d conversion
JPS55149530A (en) * 1979-05-11 1980-11-20 Hitachi Seiko Ltd External noise eliminating method in digitizer

Also Published As

Publication number Publication date
JPS59167110A (en) 1984-09-20

Similar Documents

Publication Publication Date Title
EP0969658B1 (en) Noise reduction signal processing circuit and display apparatus
JPS63246928A (en) D/a converter
JPH047610B2 (en)
JP2576517B2 (en) Noise reduction circuit
US5210709A (en) Digital filter for removing dc components
US6055016A (en) L-C low pass filter correlator
JP3543614B2 (en) A / D converter
JP2553680B2 (en) Digital signal processing circuit
JPS6149561A (en) A/D converter device
JP2607494B2 (en) Digital sample rate conversion control circuit
JPS60197016A (en) Analog-digital converting circuit device
JPS6142895B2 (en)
JP3489417B2 (en) A / D converter and A / D conversion method thereof
JPH06265399A (en) Method for detecting tone of known frequency
JPH05327511A (en) Digital / analog converter
JPH02218223A (en) A/d conversion circuit with frequency filter
JPH0583138A (en) D/a converter
JP2668854B2 (en) DA converter
JPH06291659A (en) A/d converter
JPH0472824A (en) Noise eliminator
JP2005039659A (en) Device and method for correcting signal
JPH0666896B2 (en) Frame timing detection circuit
JPS62131670A (en) digital television receiver
JPH0625788B2 (en) Signal detector
JPH0746448A (en) Ghost detector and ghost elimination device using ghost detector