Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0479007B2 - - Google Patents
[go: Go Back, main page]

JPH0479007B2 - - Google Patents

Info

Publication number
JPH0479007B2
JPH0479007B2 JP8494084A JP8494084A JPH0479007B2 JP H0479007 B2 JPH0479007 B2 JP H0479007B2 JP 8494084 A JP8494084 A JP 8494084A JP 8494084 A JP8494084 A JP 8494084A JP H0479007 B2 JPH0479007 B2 JP H0479007B2
Authority
JP
Japan
Prior art keywords
data
input data
sampling
sampling period
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8494084A
Other languages
Japanese (ja)
Other versions
JPS60229133A (en
Inventor
Yasuyuki Sukimoto
Yasuji Itano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP8494084A priority Critical patent/JPS60229133A/en
Publication of JPS60229133A publication Critical patent/JPS60229133A/en
Publication of JPH0479007B2 publication Critical patent/JPH0479007B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control By Computers (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明はフイードバツク制御等を行う制御装置
に用いられ、電源周期の整数倍に定められたサン
プリング周期毎にデータを読込むデータの読込装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a data reading device that is used in a control device that performs feedback control, etc., and reads data at every sampling period determined as an integral multiple of the power supply period.

従来技術とその問題点 温度や圧力等の制御装置においては、制御対象
内にセンサを設け所定のサンプリング周期毎にセ
ンサより得られるプロセス量によつて操作量を決
定し、制御対象に操作を加えるフイードバツク制
御装置が広く用いられている。このような制御装
置にあつては、プロセス量はセンサ出力が微少で
あるため高い増幅率を持つ増幅器によつて増幅
し、A/D変換器を用いてデジタル量に変換して
制御装置に読込むことが多い。しかるにセンサ出
力が微少な場合、外来の雑音の影響が大きく増幅
器にローパスフイルタ等を挿入したり、デジタル
データを読込んだ後デジタルフイルタによつてノ
イズの影響を軽減するようにしていた。しかしな
がらこのようなフイルタによつてノイズの影響を
完全に除去することは極めて困難であるので、ノ
イズの影響を軽減するためにPID制御においては
微分操作量を理論値よりも少なくして操作を行う
ことがあつた。このような補正を行えば正しい操
作量によつて制御を行うことができず、制御対象
を適切に制御することができないという問題点が
あつた。
Conventional technology and its problems In control devices for temperature, pressure, etc., a sensor is installed inside the controlled object, and the manipulated variable is determined based on the process amount obtained by the sensor at each predetermined sampling period, and the controlled object is operated. Feedback control devices are widely used. In such a control device, since the sensor output is minute, the process quantity is amplified by an amplifier with a high amplification factor, converted to a digital quantity using an A/D converter, and read out to the control device. It is often crowded. However, when the sensor output is small, the influence of external noise is large, so the influence of noise has been reduced by inserting a low-pass filter into the amplifier, or by using a digital filter after reading digital data. However, it is extremely difficult to completely eliminate the influence of noise with such a filter, so in order to reduce the influence of noise, the differential operation amount is lowered than the theoretical value in PID control. Something happened. If such correction is performed, there is a problem in that control cannot be performed with the correct amount of operation, and the controlled object cannot be appropriately controlled.

発明の目的 本発明はこのような従来のデータ読込装置の問
題点に鑑みて成されたものであつて、雑音が含ま
れる電源の位相に着目してサンプリング周期の周
期を変えることにより雑音が重畳されたプロセス
データをノイズを除去して読込むことができるデ
ータ読込装置を提供するものである。
Purpose of the Invention The present invention has been made in view of the problems of the conventional data reading device. The present invention provides a data reading device that can read processed process data with noise removed.

発明の構成と効果 本発明は連続して変化する入力データを電源周
期の整数倍の時間を有する所定のサンプリング周
期で読み込むデータ読込装置であつて、1サンプ
リング周期についての入力データの許容変化幅を
設定する設定手段と、角サンプリング周期毎に読
み込まれた所定数の入力データと、設定手段によ
り設定された許容幅を記憶する領域を有する記憶
手段と、与えられたサンプリング値を既に読み込
んだ入力データと比較する比較手段と、比較手段
より得られる比較値がサンプリング周期に対応し
た許容範囲内にあるときにサンプリングされた入
力データを読み込むと共に、サンプリングの位相
を微少時間変化させる制御手段と、を具備するこ
とを特徴とするものである。
Structure and Effects of the Invention The present invention is a data reading device that reads continuously changing input data at a predetermined sampling period having a time that is an integral multiple of the power supply period. a setting means for setting, a predetermined number of input data read in each corner sampling period, a storage means having an area for storing the allowable width set by the setting means, and input data having already read the given sampling value. and a control means that reads the sampled input data and changes the sampling phase by a minute time when the comparison value obtained from the comparison means is within a tolerance range corresponding to the sampling period. It is characterized by:

このような特徴を有する本発明によれば、各サ
ンプリングデータの間に記憶された変化許容幅以
上のデータが入力されてもこのデータを保留して
次のサンプリング期間の入力を待ち受けると共
に、サンプリングの位相を微少時間変化させてい
る。そうすれば位相制御が行われて電源周期の所
定の位相でノイズが加わる場合にそのようなノイ
ズの影響を除去することができ、ノイズの少ない
位相でデータを読込むことが可能である。そして
ある瞬間に雑音が加わり異常なデータがサンプリ
ングされた場合にもそのデータは読込まれず、サ
ンプリング周期に応じて定まる変化許容幅内のデ
ータのみが読込まれる。従つて変化許容幅を越え
る雑音が重畳された場合にその影響を除去するこ
とが可能となる。又PID制御装置においても微分
操作量を減少させる必要はなく、適切なフイード
バツク制御を行うことが可能である。
According to the present invention having such characteristics, even if data exceeding the change tolerance range stored between each sampling data is input, this data is held and waits for the input of the next sampling period, and the sampling The phase is changed by a minute amount of time. By doing so, when phase control is performed and noise is added at a predetermined phase of the power cycle, the influence of such noise can be removed, and data can be read at a phase with less noise. Even if noise is added and abnormal data is sampled at a certain moment, that data will not be read, but only data within a permissible change range determined according to the sampling period will be read. Therefore, when noise exceeding the permissible change range is superimposed, it is possible to remove its influence. Also, in the PID control device, there is no need to reduce the differential operation amount, and appropriate feedback control can be performed.

実施例の説明 第1図は本発明によるアナログデータ読込装置
を含む制御装置の一例を示すブロツク図である。
本図において制御対象1にはセンサ2が接続され
制御対象のプロセス値、例えば温度や圧力等が電
気信号に変換される。そしてその出力は増幅器3
によつて増幅されてA/D変換器4に与えられ
る。A/D変換器4は所定の周期で与えられる
A/D変換信号に従つて増幅されたアナログ量で
あるプロセス値をデジタルデータに変換するもの
であつて、その出力を制御部5の中央演算装置
(以下CPUという)6に与える。制御部5はCPU
6の他にその演算処理手順を記憶するリードオン
リメモリ(以下ROMという)7とプロセス値や
入力信号読込み時に用いられるデータを一時記憶
するランダムアクセスメモリ(以下RAMとい
う)8から成る記憶手段が接続されており、所定
の手順に従つて制御対象を制御するものである。
制御部5には出力手段としてヒータやモータ等か
ら成り制御対象を直接制御する出力操作部9が接
続され、又設定値や現在値を表示する表示器10
が接続されている。更に本発明においてはCPU
6に入力プロセス値の変化の許容幅を設定する許
容幅設定部11が設けられている。
DESCRIPTION OF THE EMBODIMENTS FIG. 1 is a block diagram showing an example of a control device including an analog data reading device according to the present invention.
In this figure, a sensor 2 is connected to a controlled object 1, and process values of the controlled object, such as temperature and pressure, are converted into electrical signals. And its output is amplifier 3
The signal is amplified by the A/D converter 4 and provided to the A/D converter 4. The A/D converter 4 converts a process value, which is an analog quantity, amplified according to an A/D conversion signal given at a predetermined period into digital data, and its output is sent to the central processing unit 5. It is given to the device (hereinafter referred to as CPU) 6. Control unit 5 is a CPU
In addition to 6, storage means consisting of a read-only memory (hereinafter referred to as ROM) 7 that stores the arithmetic processing procedure and a random access memory (hereinafter referred to as RAM) 8 that temporarily stores data used when reading process values and input signals is connected. The control target is controlled according to a predetermined procedure.
The control unit 5 is connected to an output operation unit 9 which is composed of a heater, a motor, etc. as an output means and which directly controls the controlled object, and a display 10 which displays set values and current values.
is connected. Furthermore, in the present invention, the CPU
6 is provided with an allowable range setting section 11 for setting an allowable range of change in input process values.

第2図はRAM8の記憶内容を示すメモリマツ
プである。本図においてRAM8は入力値を一時
保持する入力ハツフア領域Buf、3つの読込デー
タを受付順に順次記憶する読込値領域Dn、Dn−
1、Dn−2、そして入力差を記憶する入力差領
域S1、S2、更に入力バツフアに得られた値のう
ち受付けてCPU6に伝送する入力データを保持
する入力受付データ領域Da、更に許容幅設定部
11から入力される変化許容幅Kを記憶する変化
許容幅領域、サンプリングの位相を変化させると
きに立てられるサンプリンブ変更要求フラグ及び
サンプリング変更時間ΔTの領域が設けられてい
る。
FIG. 2 is a memory map showing the memory contents of the RAM 8. In this figure, RAM 8 includes an input area Buf that temporarily holds input values, and read value areas Dn and Dn- that sequentially store three pieces of read data in the order of reception.
1, Dn-2, input difference areas S1 and S2 for storing input differences, further input reception data area Da for holding input data to be accepted and transmitted to the CPU 6 from among the values obtained in the input buffer, and further for setting the allowable width. A permissible change width area for storing the permissible change width K input from the section 11, an area for a sampling change request flag and a sampling change time ΔT that are set when changing the sampling phase are provided.

第3図は本発明のデータ入力装置を用いた自動
制御装置のフロントパネルを示す図である。パネ
ル面上部の「PV」は現在値を表示する表示部、
「SV」は設定値を表示する表示部でありプロセス
量に応じた単位を表す表示器を有している。又そ
の下部の「RUN/STOP」スイツチは通常の動
作モードと時間進行を停止し制御出力を停止する
ストツプモードとを切り換える出力操作スイツ
チ、「AUTO/MANUAL」スイツチはフイード
バツク自動制御と手動による出力設定を切換える
スイツチ、「↑」、「↓」、「→」スイツチは夫々パ
ラメータの値を上げ、下げ及び桁下げする数値制
御スイツチであり、「WRITE/NEXT」スイツ
チは表示データを設定してRAM8に記憶させ、
次のステツプに設定動作を移すスイツチである。
そして前述した変化許容幅Kは数値制御スイツチ
により数値を設定し、「WRITE」キーを押下す
ることによつて制御装置に入力される。
FIG. 3 is a diagram showing a front panel of an automatic control device using the data input device of the present invention. "PV" at the top of the panel is the display section that displays the current value.
"SV" is a display section that displays set values, and has a display that indicates units according to the process amount. The "RUN/STOP" switch at the bottom is an output operation switch that switches between normal operation mode and stop mode that stops time progression and control output, and the "AUTO/MANUAL" switch allows automatic feedback control and manual output setting. The "↑", "↓", and "→" switches are numerical control switches that increase, decrease, and digits of the parameter values, respectively, and the "WRITE/NEXT" switch sets display data and stores it in RAM8. let me,
This is a switch that moves the setting operation to the next step.
The above-mentioned permissible change range K is input to the control device by setting a numerical value using a numerical control switch and pressing the "WRITE" key.

次に本実施例の動作についてフローチヤートと
波形図を参照しつつ説明する。第4図は本実施例
の自動制御装置の全体の動作を示すフローチヤー
ト、第5図はA/D変換処理、第6図は入力プロ
セス値の読込処理を示すフローチヤートであり、
第7図はプロセス値の変化の一例を示すグラフで
ある。これらのフローチヤートにおいて引出線を
用いて示す番号はCPU6の動作ステツプである。
まず動作を開始すると第4図のルーチン12にお
いて初期処理が行われる。この初期処理において
まず制御対象1の熱容量等の条件に基づいて許容
幅設定部11より変化の許容幅Kを設定する。こ
の許容幅Kはノイズの影響を少なくするため電源
周期の整数倍に選択された所定のサンプリング周
期T毎に変化する増幅器3の入力変化量の最大限
を示すものであつて、それ以下の変化のみをプロ
セス値の変化量として受け付け、許容幅を越える
場合には雑音がプロセス信号に重畳されたとして
処理するものである。この初期処理が終了すれば
主ルーチンに移り、ルーチン13においてA/D
変換信号を与えてA/D変換処理を行う。そして
A/D変換が終わればルーチン14において入力
データの受付処理を行い、ルーチン15に進んで
PID制御による制御量を決定する。そしてルーチ
ン16において出力操作部9より操作量を出力
し、ステツプ17に進んでサンプリング周期Tの
終了を待ち受ける。そしてサンプリングが終了す
ればルーチン13に戻つて以後サンプリング周期
毎に同様の処理を繰り返す。そうすれば所定のサ
ンプリング周期T毎にプロセス値がA/D変換さ
れてRAM8の入力バツフアBufに保持され、受
付処理が行われる。
Next, the operation of this embodiment will be explained with reference to a flowchart and waveform diagram. FIG. 4 is a flowchart showing the overall operation of the automatic control device of this embodiment, FIG. 5 is a flowchart showing A/D conversion processing, and FIG. 6 is a flowchart showing input process value reading processing.
FIG. 7 is a graph showing an example of changes in process values. In these flowcharts, the numbers indicated using leader lines indicate the operation steps of the CPU 6.
First, when the operation starts, initial processing is performed in routine 12 in FIG. 4. In this initial processing, first, the permissible width K of change is set by the permissible width setting section 11 based on conditions such as the heat capacity of the controlled object 1. This allowable width K indicates the maximum amount of input variation of the amplifier 3 that changes every predetermined sampling period T, which is selected as an integral multiple of the power supply period in order to reduce the influence of noise. Only the amount of change in the process value is accepted as the amount of change in the process value, and if it exceeds the allowable range, it is treated as noise being superimposed on the process signal. When this initial processing is completed, the main routine is started, and in routine 13 the A/D
A conversion signal is given to perform A/D conversion processing. When the A/D conversion is completed, the input data is accepted in routine 14, and the process proceeds to routine 15.
Determine the control amount by PID control. Then, in routine 16, the manipulated variable is output from the output operation unit 9, and the process advances to step 17, where it waits for the end of the sampling period T. When the sampling is completed, the process returns to routine 13 and the same process is repeated every sampling period thereafter. Then, the process value is A/D converted at every predetermined sampling period T and held in the input buffer Buf of the RAM 8, and reception processing is performed.

さて所定のサンプリング周期T毎に第5図の
A/D変換処理が成される。このルーチンに入る
とまずステツプ21においてサンプリング周期変
更フラグが立つているかどうかを判別する。この
フラグが立つていればステツプ22からステツプ
23に進んでサンプリング変更時間ΔTだけ処理
を待ち、その後ステツプ24に進んでサンプリン
グ変更要求フラグをリセツトする。そしてステツ
プ25においてA/D変換回路4を起動してA/
D変換を実行させる。ステツプ22においてサン
プリング変更要求フラグが立つていなければステ
ツプ23,24の処理を行うことなく直ちにステ
ツプ25においてA/D変換回路4の起動を行
う。そしてA/D変換回路4より与えられたA/
D変換データを入力バツフアBufにストアして
(ステツプ26)、この処理を終了する。
Now, the A/D conversion process shown in FIG. 5 is performed every predetermined sampling period T. When this routine is entered, first in step 21 it is determined whether the sampling period change flag is set. If this flag is set, the process advances from step 22 to step 23 to wait for processing for the sampling change time ΔT, and then advances to step 24 to reset the sampling change request flag. Then, in step 25, the A/D converter circuit 4 is activated and the A/D conversion circuit 4 is activated.
Execute D conversion. If the sampling change request flag is not set in step 22, the A/D conversion circuit 4 is activated immediately in step 25 without performing steps 23 and 24. Then, the A/D conversion circuit 4 provides the A/D conversion circuit 4.
The D-converted data is stored in the input buffer Buf (step 26), and this process ends.

さて今時刻t1において得られたプロセス値が
RAM8の入力バツフアBufに記憶されているも
のとする。そして入力プロセス値の読込処理が開
始されると、第6図に示すフローチヤートにおい
て既に記憶してあるデジタルプロセス値を順次ず
らせる。即ちDn領域に記憶してあるプロセス値
をDn−1領域に移し、Dn−1領域のデータをDn
−2領域に移す(ステツプ31)。そしてA/D
変換された最新のデジタルデータを入力バツフア
BufからDn領域に移す(ステツプ32)。そうす
れば第7図に示すように時刻t1のデータD1が
Dn領域に、過去2回のデータが夫々Dn−1、Dn
−2領域にストアされる。そしてステツプ33に
進んでDnとDn−1の差を演算して入力差領域S1
にストアし、ステツプ34に進んでS1の絶対値
と許容幅Kとを比較する。ここで第7図の時刻t
1時点のように入力差S1の絶対値がKより小さ
ければステツプ35に進んで現在のプロセス値
Dnのデータを受付データとしてDa領域にストア
し、更にそのデータをCPU6に伝送する(ステ
ツプ36)。しかし入力差S1が入力許容幅Kより
も大きければステツプ37に進んでサンプリング
変換要求フラグをセツトする。そしてステツプ3
8においてDnとDn−2との差を演算して入力差
S2領域にストアする。そしてこのS2が1サンプ
リング周期Tの入力許容幅Kの2倍、即ち2K以
上であるかどうかをチエツクする(ステツプ3
9)。これが2K以内であればサンプリング周期の
2倍の周期内の入力許容幅内にあると考えられる
ので、ステツプ40に進んでDnの値を受付デー
タDaとすると共にプロセス値DnをDn−1領域に
もストアし、DnとDn−1とを等しくしてステツ
プ36に進んでデータ伝送を行う。しかしステツ
プ39においてS2の絶対値が2K以上である場
合にはプロセスデータに雑音が引き続いて重畳さ
れているので、ステツプ36において1サンプリ
ング周期前に読取り器にRAM8に保持されてい
る受付けデータDaをそのままCPU6に伝送する。
この場合にはサンプリング変換要求フラグがセツ
トされるので、次のA/D変換サイクルでは第5
図に示すようにA/D変換ルーチンが実行されて
も直ちにA/D変換は行われずサンプリング変更
時間ΔTだけ遅らせてA/D変換が行われ、その
ときサンプリング変更要求フラグはリセツトされ
る。従つて以後は同一のサンプリング周期T毎に
A/D変換が行われることとなる。
Now, the process value obtained at the current time t1 is
Assume that it is stored in the input buffer Buf of RAM8. When the input process value reading process is started, the already stored digital process values are sequentially shifted in the flowchart shown in FIG. In other words, the process value stored in the Dn area is moved to the Dn-1 area, and the data in the Dn-1 area is transferred to the Dn-1 area.
-2 area (step 31). And A/D
Input the latest converted digital data into the buffer
Transfer from Buf to Dn area (step 32). Then, as shown in FIG. 7, the data D1 at time t1 becomes
In the Dn area, the past two data are Dn-1 and Dn respectively.
- Stored in area 2. Then, proceeding to step 33, the difference between Dn and Dn-1 is calculated and the input difference area S1 is calculated.
Then, the process proceeds to step 34, where the absolute value of S1 and the allowable width K are compared. Here, time t in FIG.
If the absolute value of the input difference S1 is smaller than K as at time 1, the process proceeds to step 35 and the current process value is
The data of Dn is stored in the Da area as reception data, and the data is further transmitted to the CPU 6 (step 36). However, if the input difference S1 is larger than the input permissible width K, the process advances to step 37 and a sampling conversion request flag is set. And step 3
8, calculate the difference between Dn and Dn-2 and calculate the input difference
Store in S2 area. Then, it is checked whether this S2 is twice the allowable input width K for one sampling period T, that is, 2K or more (step 3).
9). If this is within 2K, it is considered to be within the input permissible width within twice the sampling period, so proceed to step 40, set the value of Dn as the received data Da, and set the process value Dn to the Dn-1 area. is also stored, Dn and Dn-1 are made equal, and the process proceeds to step 36 to perform data transmission. However, if the absolute value of S2 is 2K or more in step 39, noise is continuously superimposed on the process data, so in step 36, the acceptance data Da held in RAM 8 is sent to the reader one sampling period before. Transmit it as is to CPU6.
In this case, the sampling conversion request flag is set, so in the next A/D conversion cycle, the fifth
As shown in the figure, even when the A/D conversion routine is executed, A/D conversion is not performed immediately, but is performed after a delay of sampling change time ΔT, and at this time, the sampling change request flag is reset. Therefore, from now on, A/D conversion will be performed at the same sampling period T.

又第7図に示すプロセス値の変化パターンの場
合には、時刻t3までのプロセス値は全て変化許
容幅K内に入つているのでステツプ31からステ
ツプ34,35介してA/D変換して得られたデ
ータをそのまま受付データとしてCPU6にデー
タ伝送する。しかし時刻t4に得られたデータ
D4は変化許容幅Kを越えているのでステツプ3
7においてサンプリング変更要求フラグを立てて
ステツプ38に進み、時刻t4のデータとそれより
2サンプリング期間前の時刻t2のデータD2と
を比較する。第7図の場合にはその入力差S2が
2K以上であるので時刻t4では時刻t3の受付
データD3を受付データ領域Daにそのまま保持
し、時刻t4の受付データとしてCPU6に伝送
する。そしてその後前述のようにサンプリングの
位相がΔTだけ遅らされ、次のサンプリング周期
後の読込みの時刻t5では直前のプロセスデータ
D4の変化が大きく入力差S1が大きいためステ
ツプ34では変化許容幅を越えてしまう。しかし
ながら時刻t5より2サンプリング周期前の読越
データD3との差S2は2サンプリング周期の変
化許容幅2Kの範囲内に入つている。従つてステ
ツプ39からステツプ40に進んでそのときの入
力データDn(即ちD5)を受付データDaとし、
Dnの値(D5)をDn−1領域にも書込んで時刻
t4で得られたデータD4を除いた後、ステツプ
36に進んでデータ伝送を行う。又時刻t7では
A/D変換器4より得られた入力データD7が変
化許容幅Kを越えているが、時刻t8で得られる
データD8は2サンプリング周期前の読込データ
D6との許容幅が2K以内である。従つて時刻t
7では真のプロセス値はD6とD7の間にあり、
例えば図示のようにD7rであると考えられるの
で、正常なデータとして受付けて図示のように入
力データとしてプロセス制御を行う。
In addition, in the case of the process value change pattern shown in FIG. 7, all the process values up to time t3 are within the allowable change range K, so they are obtained by A/D conversion from step 31 through steps 34 and 35. The received data is directly transmitted to the CPU 6 as reception data. However, the data obtained at time t4
D4 exceeds the allowable change range K, so step 3
At step 7, the sampling change request flag is set, and the process proceeds to step 38, where the data at time t4 is compared with the data D2 at time t2, two sampling periods earlier. In the case of Figure 7, the input difference S2 is
Since it is 2K or more, at time t4, the reception data D3 at time t3 is held as is in the reception data area Da, and transmitted to the CPU 6 as the reception data at time t4. Thereafter, as described above, the sampling phase is delayed by ΔT, and at time t5 of reading after the next sampling cycle, the change in the immediately preceding process data D4 is large and the input difference S1 is large, so at step 34, the change exceeds the allowable range. I end up. However, the difference S2 from the read-over data D3 two sampling periods before time t5 is within the allowable change width 2K of two sampling periods. Therefore, proceeding from step 39 to step 40, the input data Dn (i.e., D5) at that time is set as the reception data Da, and
After writing the value of Dn (D5) into the Dn-1 area and removing data D4 obtained at time t4, the process advances to step 36 and data transmission is performed. Also, at time t7, the input data D7 obtained from the A/D converter 4 exceeds the permissible change range K, but the data D8 obtained at time t8 has a permissible range of 2K with respect to the read data D6 two sampling periods earlier. Within Therefore, time t
7, the true process value is between D6 and D7;
For example, as shown in the figure, it is considered to be D7r, so it is accepted as normal data and the process is controlled as input data as shown in the figure.

このように本発明では1サンプリング周期での
入力許容幅を設定しそれに基づいてその変化内の
入力を正しいデータとして受付けているので、セ
ンサからノイズ等によつてあるサンプリング時点
に異常なプロセスデータが与えられた場合にもそ
のデータに基づいて操作を行うことはなく、誤り
のない制御を行うことが可能となる。
In this way, the present invention sets an input permissible range in one sampling period and accepts input within that range as correct data based on that, so it is possible to prevent abnormal process data from occurring at a certain sampling point due to noise from the sensor. Even when data is given, no operation is performed based on that data, making it possible to perform error-free control.

尚本実施例は2サンプリング周期前までの読込
データを記憶すると共に2サンプリング週期間の
入力許容幅をチエツクしているが、更に以前のサ
ンプリング周期までの入力許容幅を用いて入力デ
ータの受付を行うようにすることもできる。
Note that this embodiment stores the read data up to two sampling cycles ago and checks the input permissible width for two sampling weeks, but it is also possible to accept input data using the input permissible range up to the previous sampling cycle. You can also do it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるデータ読込装置を含むフ
イードバツク制御装置の一例を示すブロツク図、
第2図はデータ読込装置に用いられるRAM8の
記憶内容を示すメモリマツプ、第3図はそのフロ
ントパネルを示す図、第4図はこの自動制御装置
の全体の動作を示すフローチヤート、第5図は
A/D変換処理を示すフローチヤート、第6図は
データ読込時の動作を示すフローチヤート、第7
図は入力プロセス値の変化と受付データの一例を
示すグラフである。 1……制御対象、2……センサ、3……増幅
器、4……A/D変換器、5……制御部、6……
CPU、7……ROM、8……RAM、9……出力
操作部、10……表示器、11……許容幅設定
部。
FIG. 1 is a block diagram showing an example of a feedback control device including a data reading device according to the present invention;
Fig. 2 is a memory map showing the storage contents of RAM 8 used in the data reading device, Fig. 3 is a diagram showing its front panel, Fig. 4 is a flowchart showing the overall operation of this automatic control device, and Fig. 5 is a A flowchart showing the A/D conversion process, FIG. 6 is a flowchart showing the operation when reading data, and FIG. 7 is a flowchart showing the operation when reading data.
The figure is a graph showing an example of changes in input process values and received data. 1...Controlled object, 2...Sensor, 3...Amplifier, 4...A/D converter, 5...Control unit, 6...
CPU, 7...ROM, 8...RAM, 9...Output operation unit, 10...Display unit, 11...Permissible width setting unit.

Claims (1)

【特許請求の範囲】 1 連続して変化する入力データを電源周期の整
数倍の時間を有する所定のサンプリング周期で読
み込むデータ読込装置において、 1サンプリング周期についての入力データの許
容変化幅を設定する設定手段と、 各サンプリング周期毎に読み込まれた所定数の
入力データと、前記設定手段により設定された許
容幅を記憶する領域を有する記憶手段と、 与えられたサンプリング値を既に読み込んだ入
力データと比較する比較手段と、 前記比較手段より得られる比較値がサンプリン
グ周期に対応した許容範囲内にあるときにサンプ
リングされた入力データを読み込むと共に、前記
サンプリングの位相を微少時間変化させる制御手
段と、を具備することを特徴とするデータ読込装
置。 2 前記比較手段は、与えられた入力データを1
サンプリング周期前の読み込まれた入力データと
比較する第1の比較手段と、与えられた入力デー
タを2サンプリング周期前の読み込まれた入力デ
ータと比較する第2の比較手段を有し、前記制御
手段は入力データがいずれかのサンプリング周期
に対応する許容範囲内にあるときに入力を読み込
むものであることを特徴とする特許請求の範囲第
1項記載のデータ読込装置。
[Scope of Claims] 1. In a data reading device that reads continuously changing input data at a predetermined sampling period having a time that is an integral multiple of the power supply period, a setting that sets an allowable change range of input data for one sampling period. means, a storage means having an area for storing a predetermined number of input data read in each sampling period and an allowable width set by the setting means, and comparing the given sampling value with the already read input data. and a control means that reads sampled input data and changes the sampling phase by a minute time when the comparison value obtained from the comparison means is within a tolerance range corresponding to a sampling period. A data reading device characterized by: 2 The comparison means converts the given input data into 1
a first comparing means for comparing input data read in from a sampling period before; and a second comparing means for comparing the given input data with input data read two sampling periods ago; 2. The data reading device according to claim 1, wherein the input data is read when the input data is within a tolerance range corresponding to any sampling period.
JP8494084A 1984-04-25 1984-04-25 Data reading device Granted JPS60229133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8494084A JPS60229133A (en) 1984-04-25 1984-04-25 Data reading device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8494084A JPS60229133A (en) 1984-04-25 1984-04-25 Data reading device

Publications (2)

Publication Number Publication Date
JPS60229133A JPS60229133A (en) 1985-11-14
JPH0479007B2 true JPH0479007B2 (en) 1992-12-14

Family

ID=13844649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8494084A Granted JPS60229133A (en) 1984-04-25 1984-04-25 Data reading device

Country Status (1)

Country Link
JP (1) JPS60229133A (en)

Also Published As

Publication number Publication date
JPS60229133A (en) 1985-11-14

Similar Documents

Publication Publication Date Title
JPH0479007B2 (en)
JPH0668688B2 (en) Data reading device
US5410633A (en) Grade calculating circuit for fuzzy inference
JPH097963A (en) Electric furnace data processing method
JPS60229105A (en) Data reading device
JPS63250714A (en) Repeat controller
JP2610282B2 (en) Waveform data storage
JPS6293940A (en) End point judgment circuit
JP2839545B2 (en) Data access method
JPS63221715A (en) A/d converter
JPS60116027A (en) Analog data input device
JPH02166913A (en) digital filter
JPS62288531A (en) electronic balance
JPS62157904A (en) Pid controller
JPH03188520A (en) Dma data transfer control circuit for magnetic disk
JPH01283602A (en) sequence controller
JPS6240902B2 (en)
JPH04127202A (en) Memory card using method for one-loop controller
JPH05152958A (en) A / D converter
JPH0523148U (en) Change rate detector
JPH0376558B2 (en)
JPS63278113A (en) Timer controller
JPH04363734A (en) High speed storage device
JPH05167642A (en) Data transfer method between PLCs
JPH04338831A (en) Fuzzy inference device