JPH0480539B2 - - Google Patents
Info
- Publication number
- JPH0480539B2 JPH0480539B2 JP63210344A JP21034488A JPH0480539B2 JP H0480539 B2 JPH0480539 B2 JP H0480539B2 JP 63210344 A JP63210344 A JP 63210344A JP 21034488 A JP21034488 A JP 21034488A JP H0480539 B2 JPH0480539 B2 JP H0480539B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- conductor
- film
- resist layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
Landscapes
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、厚膜導体の導体抵抗の低減化など
に適した厚膜集積回路およびその製造方法に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a thick film integrated circuit suitable for reducing the conductor resistance of a thick film conductor, and a method for manufacturing the same.
従来、厚膜集積回路では、セラミツク板などか
らなる基板に、たとえば、銀およびパラジウム
(Ag、Pd)を含む導体ペーストの印刷、焼成に
よつて抵抗体の電極を成す厚膜導体が設置され、
この厚膜導体間に抵抗ペーストの印刷、焼成によ
つて抵抗体が設置される。この抵抗体の上にオー
バコートが施され、トリミングを経た後、抵抗体
などを保護するためにメツキレジスト層が設置さ
れ、メツキレジスト層から露出させた基板上にメ
ツキ処理によつて銅(Cu)皮膜が形成され、特
定の回路パターンが形成される。そして、Cu皮
膜が形成された厚膜集積回路には、選択的にエツ
チングレジスト層が設置され、エツチングレジス
ト層から露出させた部分のエツチング処理の後、
ソルダーレジスト層が設置されている。
Conventionally, in thick film integrated circuits, thick film conductors that form the electrodes of resistors are installed on a substrate made of a ceramic plate or the like by printing and firing a conductive paste containing silver and palladium (Ag, Pd).
A resistor is installed between the thick film conductors by printing and baking a resistor paste. An overcoat is applied on the resistor, and after trimming, a plating resist layer is installed to protect the resistor, etc., and copper (Cu) is deposited on the substrate exposed from the plating resist layer. ) A film is formed and a specific circuit pattern is formed. Then, an etching resist layer is selectively placed on the thick film integrated circuit on which the Cu film is formed, and after etching the exposed portions of the etching resist layer,
A solder resist layer is installed.
また、このようなメツキ処理によるCu皮膜に
よつて回路パターンが形成された厚膜集積回路に
対し、Ag、Pdを含む導体ペーストの印刷、焼成
による厚膜導体によつて回路パターンが形成され
た厚膜集積回路が実用化されている。 In addition, for thick film integrated circuits in which circuit patterns are formed using Cu film through such plating processing, circuit patterns are formed through thick film conductors by printing and firing conductor paste containing Ag and Pd. Thick film integrated circuits have been put into practical use.
ところで、基板上にメツキ処理によつて直接
Cuメツキが施された厚膜集積回路では、Cu皮膜
上にエツチングレジスト層などを施してエツチン
グを行い、回路パターンが形成されており、レジ
スト印刷では、フアインラインが得難く、エツチ
ング工程が増し、製造処理時間が長くなる欠点が
あつた。そして、Cu皮膜では、ICとの間のワイ
ヤボンデイング処理に特定の技術を要するなど、
ワイヤボンデイング処理が厄介になるという欠点
があつた。
By the way, it is possible to directly coat the board by plating.
In thick film integrated circuits plated with Cu, a circuit pattern is formed by applying an etching resist layer on the Cu film and etching it.Resist printing makes it difficult to obtain fine lines and requires an additional etching process. The drawback was that the manufacturing process took a long time. In addition, Cu film requires specific technology for the wire bonding process between it and the IC.
The disadvantage was that the wire bonding process was complicated.
また、Ag、Pdを含む導体ペースト印刷、焼成
による厚膜導体によつて回路パターンが形成され
た厚膜集積回路では、厚膜導体上に半田を設置す
ると、半田食われなどの経時的劣化が生ずるおそ
れがある。たとえば、厚膜導体上に半田を固着し
て150℃程度の高温雰囲気に数百時間放置すると、
半田中のスズ(Sn)が厚膜導体に拡散され、ま
た、厚膜導体中のAgが半田中に拡散される。半
田中のSnが厚膜導体に拡散されると、半田とし
ての固着強度が低下し、また、厚膜導体中のAg
が半田中に拡散されると、厚膜導体からAgが抜
けるため、厚膜導体としての厚膜強度が低下す
る。 In addition, in thick film integrated circuits in which circuit patterns are formed by thick film conductors printed and fired with conductor paste containing Ag and Pd, if solder is placed on the thick film conductors, deterioration over time such as solder erosion may occur. There is a possibility that this may occur. For example, if solder is fixed on a thick film conductor and left in a high temperature atmosphere of around 150℃ for several hundred hours,
Tin (Sn) in the solder is diffused into the thick film conductor, and Ag in the thick film conductor is diffused into the solder. When Sn in the solder diffuses into the thick film conductor, the adhesion strength as a solder decreases, and the Ag in the thick film conductor decreases.
When Ag is diffused into the solder, Ag escapes from the thick film conductor, reducing the strength of the thick film conductor.
そこで、この発明は、厚膜導体が持つ導体抵抗
の低減化および経時的劣化の防止とともに、ワイ
ヤボンデイング処理の容易化を実現した厚膜集積
回路およびその製造方法の提供を目的とする。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a thick film integrated circuit and a method for manufacturing the same, which can reduce the conductor resistance of a thick film conductor, prevent deterioration over time, and facilitate wire bonding processing.
この発明の厚膜集積回路は、基板上に設置され
る任意の回路素子と導体ワイヤを以て接続すべき
厚膜導体に選択的に導電性皮膜を設置し、この導
電性皮膜が設置されていない部分と前記回路素子
との間に前記導体ワイヤを接続したものである。
In the thick film integrated circuit of the present invention, a conductive film is selectively installed on a thick film conductor to be connected to any circuit element installed on a substrate with a conductor wire, and the parts where this conductive film is not installed are provided. The conductor wire is connected between the circuit element and the circuit element.
また、この発明の厚膜集積回路は、前記厚膜導
体は銀およびパラジウムを含む導体ペーストによ
つて構成し、この厚膜導体上に導電性皮膜として
銅皮膜を設置することができる。 Further, in the thick film integrated circuit of the present invention, the thick film conductor may be constructed of a conductor paste containing silver and palladium, and a copper film may be provided as a conductive film on the thick film conductor.
次に、この発明の厚膜集積回路の製造方法は、
基板上に設置される任意の回路素子と導体ワイヤ
を以て接続すべき厚膜導体に設定された接続部に
レジスト層を設置し、このレジスト層から露出さ
せた前記厚膜導体上にメツキ処理によつて導電性
皮膜を設置し、前記レジスト層を剥離させて前記
基板上に前記回路素子を設置し、この回路素子と
前記レジスト層を剥離させた前記厚膜導体の前記
接続部との間に前記導体ワイヤを接続するもので
ある。 Next, the method for manufacturing a thick film integrated circuit of the present invention is as follows:
A resist layer is placed on the connection portion of the thick film conductor that is to be connected to any circuit element installed on the board using a conductor wire, and the thick film conductor exposed from the resist layer is plated. a conductive film is placed on the substrate, the resist layer is peeled off, the circuit element is placed on the substrate, and the circuit element is placed between the connection part of the thick film conductor from which the resist layer is peeled off. It connects conductor wires.
この発明の厚膜集積回路では、基板に設置され
た厚膜導体に導電性被膜が設置されているので、
厚膜導体からなる導体回路の抵抗率が導電性被膜
によつて低減化される。そして、厚膜導体上に導
電性皮膜を設置すると、厚膜導体に対して導電性
皮膜が半田などに対する保護膜としても機能し、
厚膜導体と半田との直接の接触を避けることがで
きるので、厚膜導体の半田食われなど経時的な劣
化が防止される。また、基板上に回路素子を設置
するとともに、レジスト層を剥離した部分の厚膜
導体と回路素子との間に導体ワイヤを接続するの
で、導電性皮膜の特性を何等考慮することなく、
厚膜導体と回路素子との間の電気的な接続を導体
ワイヤを以て行うことができる。
In the thick film integrated circuit of the present invention, a conductive film is provided on the thick film conductor provided on the substrate.
The resistivity of a conductor circuit made of a thick film conductor is reduced by the conductive coating. When a conductive film is installed on a thick film conductor, the conductive film also functions as a protective film against solder etc. for the thick film conductor.
Since direct contact between the thick film conductor and the solder can be avoided, deterioration over time such as solder erosion of the thick film conductor can be prevented. In addition, since the circuit element is installed on the substrate and the conductor wire is connected between the thick film conductor and the circuit element where the resist layer has been peeled off, there is no need to take into account the characteristics of the conductive film.
Electrical connections between thick film conductors and circuit elements can be made with conductor wires.
そして、厚膜導体はAg、Pdを含む導体ペース
トによつて形成し、厚膜導体上に導電性皮膜とし
てCu皮膜を設置すれば、Cuに対してPdが触媒と
して機能するため、特別なメツキ処理のための操
作を要することなく、Cuメツキが可能なメツキ
液に厚膜導体が形成されている基板を浸漬するだ
けでCu皮膜が容易に形成される。そして、Cu皮
膜が設置されていない厚膜導体の部分と回路素子
との間を導体ワイヤで溶接によつて容易に接続す
ることができる。 Then, the thick film conductor is formed with a conductor paste containing Ag and Pd, and if a Cu film is placed as a conductive film on the thick film conductor, Pd acts as a catalyst for Cu, so a special plating is applied. A Cu film can be easily formed by simply immersing a substrate on which a thick film conductor is formed in a plating solution capable of Cu plating, without requiring any processing operations. Further, the portion of the thick film conductor on which the Cu film is not provided and the circuit element can be easily connected by welding with the conductor wire.
また、Ag、Pdを含む導体ペーストを用いて形
成された厚膜導体に、Cu皮膜からなる導電性皮
膜を保護膜として設置すると、半田を設置した場
合に厚膜導体に対する半田中のSnの拡散、半田
に対する厚膜導体中のAgの拡散が防止され、経
時的な劣化から半田や厚膜導体を保護し、接続の
信頼性が維持される。 In addition, if a conductive film made of Cu film is installed as a protective film on a thick film conductor formed using a conductor paste containing Ag and Pd, when solder is installed, Sn in the solder will diffuse into the thick film conductor. , diffusion of Ag in the thick film conductor to the solder is prevented, protecting the solder and the thick film conductor from deterioration over time, and maintaining connection reliability.
次に、この発明の厚膜集積回路の製造方法で
は、基板に設置された厚膜導体の一部を覆うレジ
スト層を設置し、レジスト層から露出させた厚膜
導体の部分にメツキ処理によつて導電性皮膜を設
置すれば、従来のようなエツチング処理が不要に
なるとともに、厚膜導体の導体抵抗の低減処理が
容易に行え、処理時間の短縮が可能になる。そし
て、レジスト層によつて覆われた厚膜導体から、
レジスト層を剥離した後、基板上に回路素子を設
置するとともに、レジスト層を剥離した部分の厚
膜導体と回路素子との間に導体ワイヤが接続され
る。 Next, in the method for manufacturing a thick film integrated circuit of the present invention, a resist layer is provided to cover a part of the thick film conductor placed on the substrate, and the portion of the thick film conductor exposed from the resist layer is plated. If a conductive film is provided, the conventional etching process becomes unnecessary, and the conductor resistance of the thick film conductor can be easily reduced, making it possible to shorten the processing time. Then, from the thick film conductor covered with a resist layer,
After peeling off the resist layer, a circuit element is placed on the substrate, and a conductor wire is connected between the thick film conductor and the circuit element at the part where the resist layer is peeled off.
第1図はこの発明の厚膜集積回路の実施例を示
す。
FIG. 1 shows an embodiment of the thick film integrated circuit of the present invention.
セラミツクやアルミナなどの絶縁性材料を以て
形成された基板2の表裏面には、特定の回路パタ
ーンに従つて選択的に特定の間隔を設けて複数条
の厚膜導体4,6が設置され、厚膜導体4側に
は、ICなどの回路素子を設置する設置エリヤ8
が設定されている。この設置エリヤ8は、厚膜導
体4を設置しない基板2のスペースによつて設定
されている。この設置エリヤ8の周縁部分におけ
る厚膜導体4には、一定の範囲で回路素子との接
続を図るための接続部としてボンデイングパツド
部9が設定されている。このボンデイングパツド
部9に設定された部分を除く厚膜導体4,6の表
面には、高い導電性を持つCuなどの金属からな
る導電性皮膜12が選択的に形成されている。 A plurality of thick film conductors 4 and 6 are selectively installed at specific intervals according to a specific circuit pattern on the front and back surfaces of a substrate 2 made of an insulating material such as ceramic or alumina. On the membrane conductor 4 side, there is an installation area 8 where circuit elements such as ICs are installed.
is set. This installation area 8 is defined by the space on the substrate 2 where the thick film conductor 4 is not installed. A bonding pad portion 9 is provided on the thick film conductor 4 at the peripheral portion of the installation area 8 as a connection portion for connecting with a circuit element within a certain range. A conductive film 12 made of a highly conductive metal such as Cu is selectively formed on the surfaces of the thick film conductors 4 and 6 except for the portion set in the bonding pad portion 9.
また、設置エリヤ8では、回路素子としてのベ
アチツプ14が接着剤16を以て固着され、ベア
チツプ14の電極部18とボンデイングパツド部
9との間には、高い導電性を持つAu、Alなどの
金属からなる導体ワイヤ20が溶接によつて接続
され、両者間の電気的な接続が図られている。 Furthermore, in the installation area 8, a bare chip 14 as a circuit element is fixed with an adhesive 16, and a highly conductive metal such as Au or Al is placed between the electrode part 18 of the bare chip 14 and the bonding pad part 9. A conductor wire 20 consisting of the two is connected by welding to establish an electrical connection between the two.
そして、基板2の表面には、ベアチツプ14を
覆う樹脂コート22が導電性皮膜12で覆われた
厚膜導体4に跨がつて、ベアチツプ14が樹脂コ
ート22によつて保護さてれている。 Then, on the surface of the substrate 2, a resin coat 22 covering the bare chip 14 extends over the thick film conductor 4 covered with the conductive film 12, and the bare chip 14 is protected by the resin coat 22.
また、厚膜導体4側は、導電性皮膜12の上に
選択的にソルダーレジスト層24が設置されてい
るが、厚膜導体6側には、半田付けの便宜のため
ソルダーレジスト層は設置されていない。 Further, a solder resist layer 24 is selectively provided on the conductive film 12 on the thick film conductor 4 side, but no solder resist layer is provided on the thick film conductor 6 side for convenience of soldering. Not yet.
このように構成すれば、厚膜導体4,6の表面
が導電性皮膜12によつて覆われ、その表面の保
護が図られるとともに、導体回路の抵抗の低減化
が図られる。また、厚膜導体4,6にAg、Pdを
含むPd−Ag系導体ペーストが用いられ、導電性
皮膜12がCu皮膜で形成される場合には、Cu皮
膜が拡散防止機として機能することになり、厚膜
導体4,6に対する半田中のSnの拡散、または、
半田に対する厚膜導体4,6中のAgの拡散を防
止することができ、半田食われなどの固着強度の
低下や導体回路の信頼性の低下を防止することが
できる。 With this configuration, the surfaces of the thick film conductors 4 and 6 are covered with the conductive film 12, thereby protecting the surfaces and reducing the resistance of the conductor circuit. Furthermore, when a Pd-Ag based conductor paste containing Ag and Pd is used for the thick film conductors 4 and 6 and the conductive film 12 is formed of a Cu film, the Cu film functions as a diffusion preventer. , the diffusion of Sn in the solder to the thick film conductors 4 and 6, or
Diffusion of Ag in the thick film conductors 4 and 6 to the solder can be prevented, and a decrease in adhesion strength such as solder erosion and a decrease in reliability of the conductor circuit can be prevented.
また、ボンデイングパツド部9には、導電性皮
膜12が形成されていないので、厚膜導体4に設
置される導電性皮膜12の特性を考慮する必要が
ない。たとえば、Cu皮膜ではワイヤボンデイン
グ性を高めるために、ニツケルメツキ、金メツキ
などの酸化防止処理が必要となるが、選択的に厚
膜導体4を露出させることにより、Pd−Ag系導
体ペーストからなる厚膜導体4に対する導体ワイ
ヤ20の接続を容易に行うことができる。 Further, since the conductive film 12 is not formed on the bonding pad portion 9, there is no need to consider the characteristics of the conductive film 12 installed on the thick film conductor 4. For example, Cu film requires oxidation prevention treatment such as nickel plating or gold plating to improve wire bonding properties. The conductor wire 20 can be easily connected to the membrane conductor 4.
次に、第2図ないし第4図は、この発明の厚膜
集積回路の製造方法の実施例を工程順に示す。 Next, FIGS. 2 to 4 show an embodiment of the method for manufacturing a thick film integrated circuit according to the present invention in the order of steps.
第2図のAに示すように、基板2は、たとえ
ば、セラミツクやアルミナなどの絶縁性材料で形
成されている。 As shown in FIG. 2A, the substrate 2 is made of an insulating material such as ceramic or alumina.
次に、第2図のBに示すように、この基板2の
表裏面には、たとえば、Ag、Pdを含むPd−Ag
系導体ペーストからなる厚膜導体4,6が、特定
の導電パターンに従つて印刷、焼成によつて選択
的に設置されている。すなわち、基板2の表面側
には、ベアチツプ14の設置エリヤ8を残して複
数条の厚膜導体4が設置されている。そして、厚
膜導体4,6が設置された基板2の表裏面には、
回路上必要な厚膜抵抗体や厚膜コンデンサなどの
厚膜素子が設置される。 Next, as shown in FIG. 2B, on the front and back surfaces of this substrate 2, for example,
Thick film conductors 4 and 6 made of a system conductor paste are selectively installed by printing and firing according to a specific conductive pattern. That is, a plurality of thick film conductors 4 are installed on the front side of the substrate 2, leaving an area 8 where bare chips 14 are installed. Then, on the front and back surfaces of the substrate 2 on which the thick film conductors 4 and 6 are installed,
Thick film elements such as thick film resistors and thick film capacitors necessary for the circuit are installed.
次に、基板2の表面には、たとえば、第2図の
Cおよび第3図に示すように、設置エリア8とと
もに設置エリヤ8に臨む厚膜導体4の一部に設定
されたボンデイングパツド部9を覆つてメツキレ
ジスト層10が選択的に施され、メツキ処理部分
が選択される。この場合、厚膜導体4,6の図示
していない部分を被覆し、メツキ処理部分を必要
に応じて選択することができる。 Next, on the surface of the substrate 2, for example, as shown in FIG. 2C and FIG. A plating resist layer 10 is selectively applied to cover 9, and plating processing portions are selected. In this case, the not-illustrated portions of the thick-film conductors 4 and 6 can be covered, and the plating-treated portions can be selected as necessary.
次に、このメツキレジスト層10が設置された
基板2の厚膜導体4,6には、無電解メツキ処
理、電解メツキ処理などによつて導電性皮膜12
が設置される。たとえば、導電性皮膜としてCu
皮膜を形成するには、Cuメツキのために選択さ
れたCuメツキ液に浸漬され、第2図のDに示す
ように、厚膜導体4,6の表面にCuのメツキ層
である導電性皮膜12が選択的に設置される。厚
膜導体4の端部には、メツキ処理を施されないボ
ンデイングパツド部9が形成されることになる。 Next, the thick film conductors 4 and 6 of the substrate 2 on which the plating resist layer 10 is installed are coated with a conductive film 12 by electroless plating, electrolytic plating, etc.
will be installed. For example, Cu as a conductive film.
To form a film, the thick film conductors 4 and 6 are immersed in a Cu plating solution selected for plating, and as shown in FIG. 12 are selectively installed. A bonding pad portion 9, which is not plated, is formed at the end of the thick film conductor 4.
ところで、厚膜導体4,6にAg−Pd導体ペー
ストが用いられた場合には、メツキレジスト層1
0から露出しているPdがCuに対して触媒として
機能するので、厚膜導体4,6上にCuが効果的
に付着し、Cu皮膜からなる導電性皮膜12が効
率よく形成される。この場合、Cu皮膜のメツキ
厚は、任意に設定される。 By the way, when Ag-Pd conductor paste is used for the thick film conductors 4 and 6, the plating resist layer 1
Since the exposed Pd acts as a catalyst for Cu, Cu effectively adheres to the thick film conductors 4 and 6, and the conductive film 12 made of the Cu film is efficiently formed. In this case, the plating thickness of the Cu film is set arbitrarily.
そして、このような導電性皮膜12が設置され
た基板2は、メツキレジスト層10を剥離する剥
離液に浸漬され、メツキレジスト層10の剥離が
行われる。したがつて、メツキレジスト層10
は、剥離処理を考慮し、剥離液との関係でレジス
ト材を選定することが必要である。 Then, the substrate 2 on which such a conductive film 12 is installed is immersed in a stripping solution for stripping the plating resist layer 10, and the plating resist layer 10 is stripped off. Therefore, the plating resist layer 10
It is necessary to consider the stripping process and select the resist material in relation to the stripping solution.
次に、設置エリヤ8および厚膜導体4のボンデ
イングパツド部9からメツキレジスト層10が除
かれ、設置エリヤ8には、第4図のEに示すよう
に、回路素子としてのベアチツプ14が接着剤1
6を以て設置される。 Next, the plating resist layer 10 is removed from the installation area 8 and the bonding pad portion 9 of the thick film conductor 4, and the bare chip 14 as a circuit element is bonded to the installation area 8, as shown in E of FIG. Agent 1
6 will be installed.
次に、第4図のFに示すように、ベアチツプ1
4の電極部18と、厚膜導体4に設定されたボン
デイングパツド部9との間は、導体ワイヤ20が
溶接によつて接続される。 Next, as shown in FIG.
A conductor wire 20 is connected between the electrode portion 18 of No. 4 and the bonding pad portion 9 set on the thick film conductor 4 by welding.
次に、第4図のGに示すように、ベアチツプ1
4を覆う樹脂コート22が設置され、樹脂コート
22は導電性皮膜12の設置部分を覆う範囲に設
定する。この結果、厚膜導体4の露出部分である
ボンデイングパツド部9が保護される。 Next, as shown at G in FIG.
A resin coat 22 is installed to cover the conductive film 12, and the resin coat 22 is set in a range that covers the area where the conductive film 12 is installed. As a result, the bonding pad portion 9, which is the exposed portion of the thick film conductor 4, is protected.
次に、半田付け部分などを残してソルダーレジ
スト層24が選択的に形成され、第1図に示した
厚膜集積回路が形成される。 Next, a solder resist layer 24 is selectively formed leaving the soldered parts etc., and the thick film integrated circuit shown in FIG. 1 is formed.
このように厚膜導体4の端部にボンデイングパ
ツド部9としての非メツキ部分を設定することに
よつて、Ag、Pdを含む導体部分を露出させて置
くと、導体ワイヤ20として金線またはアルミニ
ウム線を用いた場合、Cu皮膜に対するような特
殊な技術を要することがなく、溶接が容易にな
り、溶接作業の簡略化とともに溶接時間の短縮化
を図ることができる。 By setting the unplated part as the bonding pad part 9 at the end of the thick film conductor 4 in this way, the conductor part containing Ag and Pd is exposed, and then the conductor wire 20 can be made of gold wire or When aluminum wire is used, special techniques unlike Cu coatings are not required, making welding easier, simplifying welding work and shortening welding time.
この厚膜集積回路の製造方法において、回路パ
ターンが中途で分断されていても、導電性皮膜1
2の形成に無電解メツキを用いた場合には電流を
流す必要がないので、厚膜導体4,6上に導電性
皮膜12を均等に形成することができる利点があ
るが、場合によつては回路パターンに連続性が有
り、あるいは、導電性皮膜12を形成すべき回路
パターンに電気的な接続が可能であれば、電解メ
ツキを用いることも可能であり、同様に導電性皮
膜12を形成することもできる。また、電解メツ
キと無電解メツキとを併用することも可能であ
る。 In this thick film integrated circuit manufacturing method, even if the circuit pattern is divided in the middle, the conductive film 1
When electroless plating is used to form conductor 2, there is no need to apply a current, so there is an advantage that the conductive film 12 can be uniformly formed on the thick film conductors 4 and 6. If there is continuity in the circuit pattern or if electrical connection is possible to the circuit pattern on which the conductive film 12 is to be formed, it is also possible to use electrolytic plating, and similarly the conductive film 12 can be formed. You can also. It is also possible to use electrolytic plating and electroless plating together.
なお、実施例では厚膜導体4,6にAg、Pdを
含む導体ペーストを用いて、Cuからなる導電性
皮膜12を設置する場合について説明したが、こ
の発明は、Cuなどの導体ペーストを用いて形成
された厚膜導体上にCu皮膜以外の導電性皮膜を
設置する場合にも適用できる。 In the embodiment, a case has been described in which a conductive film 12 made of Cu is installed on the thick film conductors 4 and 6 using a conductive paste containing Ag and Pd. This method can also be applied to the case where a conductive film other than a Cu film is installed on a thick film conductor.
また、実施例では回路素子としてベアチツプを
用いた例を示したが、この発明は、ベアチツプ以
外のワイヤボンデイング処理を必要とする素子を
用いる場合にも適用することができる。 Furthermore, although the embodiments have shown examples in which bare chips are used as circuit elements, the present invention can also be applied to cases where elements other than bare chips that require wire bonding processing are used.
この発明の厚膜集積回路によれば、基板に設置
された厚膜導体に導電性皮膜を設置したので、導
電性皮膜によつて導体回路の抵抗率の低減化を図
ることができるとともに、導電性皮膜によつて厚
膜導体を保護することができ、厚膜導体の半田食
われなど経時的な劣化を防止できる。
According to the thick film integrated circuit of the present invention, since the conductive film is provided on the thick film conductor installed on the substrate, the resistivity of the conductor circuit can be reduced by the conductive film, and the conductive The thick film conductor can be protected by the protective film, and deterioration over time such as solder erosion of the thick film conductor can be prevented.
また、厚膜導体にAg、Pdを含む導体ペースト
を用いてCuからなる導電性皮膜を設置すれば、
半田付を設置した場合に厚膜導体に対する半田中
のSnの拡散、半田に対する厚膜導体中のAgの拡
散を防止でき、経時的な劣化から半田や厚膜導体
を保護でき、集積回路の信頼性を高めることがで
きる。 In addition, if a conductive film made of Cu is installed on a thick film conductor using a conductive paste containing Ag and Pd,
When soldering is installed, it is possible to prevent the diffusion of Sn in the solder to the thick film conductor and the diffusion of Ag in the thick film conductor to the solder, protect the solder and the thick film conductor from deterioration over time, and improve the reliability of the integrated circuit. You can increase your sexuality.
そして、この発明の厚膜集積回路の製造方法に
よれば、基板に設置された厚膜導体の一部を覆う
レジスト層を設置するので、レジスト層から露出
させた厚膜導体の部分にメツキ処理によつて導電
性皮膜を容易に設置することができる。 According to the method for manufacturing a thick film integrated circuit of the present invention, a resist layer is provided that covers a part of the thick film conductor installed on the substrate, so the portion of the thick film conductor exposed from the resist layer is plated. The conductive film can be easily installed by the following method.
第1図はこの発明の厚膜集積回路の実施例を示
す断面図、第2図ないし第4図はこの発明の厚膜
集積回路の製造方法の実施例を示す図である。
2……基板、4……厚膜導体、9……ボンデイ
ングパツド部(接続部)、10……メツキレジス
ト層(レジスト層)、12……導電性皮膜、14
……ベアチツプ(回路素子)、20……導体ワイ
ヤ。
FIG. 1 is a sectional view showing an embodiment of a thick film integrated circuit according to the invention, and FIGS. 2 to 4 are diagrams showing an embodiment of a method for manufacturing a thick film integrated circuit according to the invention. 2... Substrate, 4... Thick film conductor, 9... Bonding pad part (connection part), 10... Plating resist layer (resist layer), 12... Conductive film, 14
...Bare chip (circuit element), 20...Conductor wire.
Claims (1)
イヤを以て接続すべき厚膜導体に選択的に導電性
皮膜を設置し、この導電性皮膜が設置されていな
い部分と前記回路素子との間に前記導体ワイヤを
接続した厚膜集積回路。 2 前記厚膜導体は銀およびパラジウムを含む導
体ペーストによつて構成し、この厚膜導体上に導
電性皮膜として銅皮膜を設置した請求項1記載の
厚膜集積回路。 3 基板上に設置される任意の回路素子と導体ワ
イヤを以て接続すべき厚膜導体に設定された接続
部にレジスト層を設置し、このレジスト層から露
出させた前記厚膜導体上にメツキ処理によつて導
電性皮膜を設置し、前記レジスト層を剥離させて
前記基板上に前記回路素子を設置し、この回路素
子と前記レジスト層を剥離させた前記厚膜導体の
前記接続部との間に前記導体ワイヤを接続する厚
膜集積回路の製造方法。[Scope of Claims] 1. A conductive film is selectively installed on a thick film conductor to be connected to an arbitrary circuit element installed on a substrate using a conductor wire, and a portion where this conductive film is not installed and the above-mentioned A thick film integrated circuit in which the conductor wire is connected between circuit elements. 2. The thick film integrated circuit according to claim 1, wherein the thick film conductor is made of a conductor paste containing silver and palladium, and a copper film is provided as a conductive film on the thick film conductor. 3. A resist layer is installed at the connection part set on the thick film conductor to be connected to any circuit element installed on the board using a conductor wire, and a plating process is applied to the thick film conductor exposed from this resist layer. Therefore, a conductive film is installed, the resist layer is peeled off, and the circuit element is installed on the substrate, and between this circuit element and the connection part of the thick film conductor from which the resist layer is peeled off. A method of manufacturing a thick film integrated circuit connecting the conductor wires.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210344A JPH0258853A (en) | 1988-08-24 | 1988-08-24 | Thick film integrated circuit and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210344A JPH0258853A (en) | 1988-08-24 | 1988-08-24 | Thick film integrated circuit and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258853A JPH0258853A (en) | 1990-02-28 |
| JPH0480539B2 true JPH0480539B2 (en) | 1992-12-18 |
Family
ID=16587850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210344A Granted JPH0258853A (en) | 1988-08-24 | 1988-08-24 | Thick film integrated circuit and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258853A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907488A (en) * | 1990-02-14 | 1999-05-25 | Hitachi, Ltd. | Method of evaluating easiness of works and processings performed on articles and evaluation apparatus |
-
1988
- 1988-08-24 JP JP63210344A patent/JPH0258853A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258853A (en) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119272A (en) | Circuit board and method of producing circuit board | |
| US4963389A (en) | Method for producing hybrid integrated circuit substrate | |
| JP2501174B2 (en) | Method for manufacturing surface mount terminal | |
| JPH0480539B2 (en) | ||
| JPH04144190A (en) | Circuit board and manufacture thereof | |
| JP3118509B2 (en) | Chip resistor | |
| JPH0258893A (en) | Thick film integrated circuit and its manufacture | |
| JPH0950901A (en) | Manufacture of chip electronic part | |
| JP3495773B2 (en) | Circuit board | |
| JPH0595071U (en) | Thick film circuit board | |
| JPS5660038A (en) | Semiconductor device | |
| JP2593646B2 (en) | Electronic components | |
| JP3890850B2 (en) | Electronic circuit equipment | |
| JPS626710Y2 (en) | ||
| JP2703757B2 (en) | Electronic components | |
| JPS6226185B2 (en) | ||
| JPS6148993A (en) | Method of producing hybrid integrated circuit | |
| JP2751911B2 (en) | Pad for wire bonding of hybrid integrated circuit and method of forming the pad | |
| JPH029453B2 (en) | ||
| WO2006032836A1 (en) | Thick-film hybrid production process | |
| JPS6276744A (en) | Vessel for integrated circuit | |
| JPH1051110A (en) | Printed wiring board and semiconductor device using the same | |
| JPS6338288A (en) | Method of forming conducting circuits in hybrid ic | |
| KR19980066519A (en) | Semiconductor Package and Manufacturing Method | |
| JPH01238132A (en) | Electrode for solder join and manufacture of the same |