JPH048811B2 - - Google Patents
Info
- Publication number
- JPH048811B2 JPH048811B2 JP60121006A JP12100685A JPH048811B2 JP H048811 B2 JPH048811 B2 JP H048811B2 JP 60121006 A JP60121006 A JP 60121006A JP 12100685 A JP12100685 A JP 12100685A JP H048811 B2 JPH048811 B2 JP H048811B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- signal
- data
- interrupt
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Input From Keyboards Or The Like (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はマイクロコンピユータ、特に、外部
表示装置に印加するセグメント信号で複数のキー
群を順次走査し、データ入力の有無を検知する表
示コントローラ内蔵マイクロコンピユータに関す
る。
表示装置に印加するセグメント信号で複数のキー
群を順次走査し、データ入力の有無を検知する表
示コントローラ内蔵マイクロコンピユータに関す
る。
（従来の技術）
発光ダイオード等で構成された外部表示装置と
複数のキー群からなるキーボードとを有するマイ
クロコンピユータシステムでは、マイクロコンピ
ユータが、複数桁からなる外部表示装置の各桁を
表示可能にする桁信号を出力する桁信号発生回路
と、各桁を構成する複数セグメント、例えば小数
点付数字から８セグメント、のうち発光されるべ
きセグメントを特定するセグメント信号発生回路
とを有しており、データの表示に際しては、桁信
号を順次変更しながら、該桁信号と同期を取りつ
つ、セグメント信号を出力し、発光ダイオードを
発光させていた。また、かかるマイクロコンピユ
ータでは、キーボードの走査をセグメント信号で
兼用し、いずれかのキーが押され走査信号がマイ
クロコンピユータの入力端子に印加されると、マ
イクロコンピユータは走査信号の出力されたタイ
ミングと走査信号の印加された入力端子とから押
されたキーをソフトウエアで判別し、入力データ
を特定していた。
複数のキー群からなるキーボードとを有するマイ
クロコンピユータシステムでは、マイクロコンピ
ユータが、複数桁からなる外部表示装置の各桁を
表示可能にする桁信号を出力する桁信号発生回路
と、各桁を構成する複数セグメント、例えば小数
点付数字から８セグメント、のうち発光されるべ
きセグメントを特定するセグメント信号発生回路
とを有しており、データの表示に際しては、桁信
号を順次変更しながら、該桁信号と同期を取りつ
つ、セグメント信号を出力し、発光ダイオードを
発光させていた。また、かかるマイクロコンピユ
ータでは、キーボードの走査をセグメント信号で
兼用し、いずれかのキーが押され走査信号がマイ
クロコンピユータの入力端子に印加されると、マ
イクロコンピユータは走査信号の出力されたタイ
ミングと走査信号の印加された入力端子とから押
されたキーをソフトウエアで判別し、入力データ
を特定していた。
したがつて、セグメント信号をキー走査信号と
兼用できるマイクロコンピユータはマイクロコン
ピユータに必要な端子数を減少できるものの、桁
信号の出力タイミングとソフトウエアとの同期が
困難であり、かかる従来技術の難点を解決するも
のとして本願出願人は特願昭59−126103号におい
て、セグメント信号をキー走査に使用するタイミ
ングを外部表示装置の各桁にセグメント信号を印
加するタイミングから分け、従来技術の難点を克
服せんとした。
兼用できるマイクロコンピユータはマイクロコン
ピユータに必要な端子数を減少できるものの、桁
信号の出力タイミングとソフトウエアとの同期が
困難であり、かかる従来技術の難点を解決するも
のとして本願出願人は特願昭59−126103号におい
て、セグメント信号をキー走査に使用するタイミ
ングを外部表示装置の各桁にセグメント信号を印
加するタイミングから分け、従来技術の難点を克
服せんとした。
すなわち、特願昭59−126103号においては、桁
信号発生手段が外部表示装置の桁数より多いタイ
ムスロツトを有し、各桁に対応するタイムスロツ
トでは外部表示装置のチラつきを防止するためセ
グメント信号を固定的に出力し、残りのタイムス
ロツトでは、セグメント信号によるキー走査を行
なうと共に、内部割込信号を発生し、キーによる
入力データをソフトウエアにより判別していた。
信号発生手段が外部表示装置の桁数より多いタイ
ムスロツトを有し、各桁に対応するタイムスロツ
トでは外部表示装置のチラつきを防止するためセ
グメント信号を固定的に出力し、残りのタイムス
ロツトでは、セグメント信号によるキー走査を行
なうと共に、内部割込信号を発生し、キーによる
入力データをソフトウエアにより判別していた。
（発明が解決しようとする問題点）
上記本願出願人の先願発明にあつては、特定の
タイムスロツトで割込み信号を発生し入力された
データをソフトウエアで判別していたので、入力
データの判別のための割込みより優先度の高い割
込みが発生すると、該割込みに基く処理が終了し
た後に入力データの判別がなされ、該判別時に、
セグメント信号によるキー走査期間がすでに終了
している場合には、正確な判別が期せないという
問題点があつた。
タイムスロツトで割込み信号を発生し入力された
データをソフトウエアで判別していたので、入力
データの判別のための割込みより優先度の高い割
込みが発生すると、該割込みに基く処理が終了し
た後に入力データの判別がなされ、該判別時に、
セグメント信号によるキー走査期間がすでに終了
している場合には、正確な判別が期せないという
問題点があつた。
（問題点を解決するための手段およびその作用）
本願発明は上記従来技術の難点および先願発明
の問題点に鑑み、第１出力手段に外部表示手段の
桁数より多数のタイムスロツトを発生させ、該タ
イムスロツトの少くとも１つで割込みを発生させ
ると共に、該タイムスロツトの継続期間中フラグ
手段をセツトし、データ入力に使用されたキーの
有無に基きデータ判別手段が入力されたデータを
判別するに先立ち、フラグ判別手段はフラグ手段
がセツトされているか否かをまず判別する。かか
る判別の結果が肯定であるならデータ判別手段は
入力されたデータの判別を行ない、一方、前記割
込みに優先する他の割込みに基く処理がなされた
場合には、フラグ判別手段により改めてフラグが
セツトされているか否かを判別し、判別結果が肯
定であるなら直ちに入力されたデータの判別に進
むが、判別結果が否定であるなら、データ判別手
段は入力データの判別を行なわないようにしたこ
とを要旨とする。
の問題点に鑑み、第１出力手段に外部表示手段の
桁数より多数のタイムスロツトを発生させ、該タ
イムスロツトの少くとも１つで割込みを発生させ
ると共に、該タイムスロツトの継続期間中フラグ
手段をセツトし、データ入力に使用されたキーの
有無に基きデータ判別手段が入力されたデータを
判別するに先立ち、フラグ判別手段はフラグ手段
がセツトされているか否かをまず判別する。かか
る判別の結果が肯定であるならデータ判別手段は
入力されたデータの判別を行ない、一方、前記割
込みに優先する他の割込みに基く処理がなされた
場合には、フラグ判別手段により改めてフラグが
セツトされているか否かを判別し、判別結果が肯
定であるなら直ちに入力されたデータの判別に進
むが、判別結果が否定であるなら、データ判別手
段は入力データの判別を行なわないようにしたこ
とを要旨とする。
（実施例）
第１図は本発明の一実施例を表わすブロツク図
であり、まず、構成を説明すると、１はマイクロ
コンピユータを示しており、該マイクロコンピユ
ータ１は図示していない算術論理手段から供給さ
れる桁情報I1をデコードし、桁信号S1をデイスプ
レイ２に出力する桁信号発生回路３と、同じく算
術論理手段から供給されるセグメント情報I2をデ
コードしてセグメント信号S2を出力するセグメン
ト信号発生回路４とを有している。
であり、まず、構成を説明すると、１はマイクロ
コンピユータを示しており、該マイクロコンピユ
ータ１は図示していない算術論理手段から供給さ
れる桁情報I1をデコードし、桁信号S1をデイスプ
レイ２に出力する桁信号発生回路３と、同じく算
術論理手段から供給されるセグメント情報I2をデ
コードしてセグメント信号S2を出力するセグメン
ト信号発生回路４とを有している。
デイスプレイ２は、各桁８セグメントで構成さ
れるｍ桁の小数点付数字を表示可能であり、セグ
メントは発光ダイオードで構成されている。
れるｍ桁の小数点付数字を表示可能であり、セグ
メントは発光ダイオードで構成されている。
セグメント信号発生回路４は８個のキー群から
なるデイスプレイ５にも接続されており、桁信号
発生回路３は１フレーム中にｍ＋１個のタイムス
ロツトを発生させることから、ｍ＋１番目のタイ
ムスロツトにおいては、セグメント信号S2がキー
走査信号S3としてデイスプレイ５に印加される。
このデイスプレイ５は、走査されたキー群に、デ
ータ入力のために押されたキーがあるはら、キー
検知信号S4をマイクロコンピユータ１の入力ポー
ト６に印加する。この入力ポート６に印加された
キー検知信号S4はキー走査信号S3と組み合わさ
れ、データ判別手段としてのソフトウエアで判別
され、いずれのキーが押されたのかが特定され
る。
なるデイスプレイ５にも接続されており、桁信号
発生回路３は１フレーム中にｍ＋１個のタイムス
ロツトを発生させることから、ｍ＋１番目のタイ
ムスロツトにおいては、セグメント信号S2がキー
走査信号S3としてデイスプレイ５に印加される。
このデイスプレイ５は、走査されたキー群に、デ
ータ入力のために押されたキーがあるはら、キー
検知信号S4をマイクロコンピユータ１の入力ポー
ト６に印加する。この入力ポート６に印加された
キー検知信号S4はキー走査信号S3と組み合わさ
れ、データ判別手段としてのソフトウエアで判別
され、いずれのキーが押されたのかが特定され
る。
前述のマイクロコンピユータ１は、ｍ＋１番目
のタイムスロツトにおいて割込信号S5を出力する
割込手段としての割込制御回路７と、該ｍ＋１番
目のタイムスロツトの継続期間中セツトされフラ
グセツト信号S6を出力するフラグ手段としてのフ
ラグ回路８を有しており、該フラグセツト信号S6
は、フラグ判別手段としてのソフトウエアで判別
される。
のタイムスロツトにおいて割込信号S5を出力する
割込手段としての割込制御回路７と、該ｍ＋１番
目のタイムスロツトの継続期間中セツトされフラ
グセツト信号S6を出力するフラグ手段としてのフ
ラグ回路８を有しており、該フラグセツト信号S6
は、フラグ判別手段としてのソフトウエアで判別
される。
続いて、上記一実施例の作用を第２図のタイム
チヤートを参照しつつ説明すると以下の通りであ
る。まず、算術論理回路による演算の結果、デイ
スプレイ２の各桁に表示すべき表示データが定ま
ると、各桁毎に桁情報I1とセグメント情報I2とが
桁信号発生回路３とセグメント信号発生回路４と
に順次供給される。その結果、桁信号発生回路３
は各桁を順次指定するタイムスロツトT1，T2，
…，Tn+1を発生し、セグメント信号発生回路４
はタイムスロツトT1乃至に同期してセグメント
信号S2を出力する。したがつて、デイスプレイ２
の各桁はセグメント信号S2で指定されたセグメン
トが発光し、表示データが視認可能になる。
チヤートを参照しつつ説明すると以下の通りであ
る。まず、算術論理回路による演算の結果、デイ
スプレイ２の各桁に表示すべき表示データが定ま
ると、各桁毎に桁情報I1とセグメント情報I2とが
桁信号発生回路３とセグメント信号発生回路４と
に順次供給される。その結果、桁信号発生回路３
は各桁を順次指定するタイムスロツトT1，T2，
…，Tn+1を発生し、セグメント信号発生回路４
はタイムスロツトT1乃至に同期してセグメント
信号S2を出力する。したがつて、デイスプレイ２
の各桁はセグメント信号S2で指定されたセグメン
トが発光し、表示データが視認可能になる。
続いて、桁信号発生回路３がタイムスロツト
Tn+1を発生させると、セグメント信号発生回路
４は、セグメント情報I2に基き出力したセグメン
ト信号S2をキー走査信号S3としてキーボード５に
印加する。これと同時に、割込制御回路７は割込
信号S5を出力すると共に、フラグ回路６がセツト
されフラグセツト信号S6を出力する。したがつ
て、割込信号S5に基き割込みが発生し、ソフトウ
エアにより、まず、フラグセツト信号S6の有無が
判別され、判別結果が肯定なら、続いて入力デー
タの判別がなされる。一方、割込信号S5に基き割
込みが発生する前、または後に、これより優先度
の高い他の割込みが発生すると、まず、他の割込
みに基く処理がなされ、しかる後に割込信号S5に
基く処理がなされる。すなわち、他の割込みに基
く処理の終了後、まず、フラグセツト信号S6の有
無が判別され、かかる判別結果が肯定なら、入力
データの判別に進むものの、判別結果が否定なら
入力データの判別は行なわれず、次回以降のフレ
ームで入力データの判別を行なう。
Tn+1を発生させると、セグメント信号発生回路
４は、セグメント情報I2に基き出力したセグメン
ト信号S2をキー走査信号S3としてキーボード５に
印加する。これと同時に、割込制御回路７は割込
信号S5を出力すると共に、フラグ回路６がセツト
されフラグセツト信号S6を出力する。したがつ
て、割込信号S5に基き割込みが発生し、ソフトウ
エアにより、まず、フラグセツト信号S6の有無が
判別され、判別結果が肯定なら、続いて入力デー
タの判別がなされる。一方、割込信号S5に基き割
込みが発生する前、または後に、これより優先度
の高い他の割込みが発生すると、まず、他の割込
みに基く処理がなされ、しかる後に割込信号S5に
基く処理がなされる。すなわち、他の割込みに基
く処理の終了後、まず、フラグセツト信号S6の有
無が判別され、かかる判別結果が肯定なら、入力
データの判別に進むものの、判別結果が否定なら
入力データの判別は行なわれず、次回以降のフレ
ームで入力データの判別を行なう。
（効果）
以上説明してきたように、本願発明によれば、
キー群の走査に割当てられたタイムスロツトの継
続期間中のみセツトされるフラグ手段と、該フラ
グ手段がセツトされているか否かを判別し、フラ
グ手段がセツトされているときのみデータ判別手
段が入力データの判別を行なうようにしたもの
で、キー群の走査開始前後に入力データの判別よ
り優先度の高い割込みが発生しても、入力データ
の判別はキー群の走査中にのみなされるので入力
データの判別が正確になされるという効果を得ら
れる。
キー群の走査に割当てられたタイムスロツトの継
続期間中のみセツトされるフラグ手段と、該フラ
グ手段がセツトされているか否かを判別し、フラ
グ手段がセツトされているときのみデータ判別手
段が入力データの判別を行なうようにしたもの
で、キー群の走査開始前後に入力データの判別よ
り優先度の高い割込みが発生しても、入力データ
の判別はキー群の走査中にのみなされるので入力
データの判別が正確になされるという効果を得ら
れる。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図のタイムチヤートである。 ２……外部表示手段（デイスプレイ）、３……
第１出力手段（桁信号発生回路）、４……第２出
力手段（セグメント信号発生回路）、５……外部
データ入力手段（キーボード）、７……割込手段
（割込制御回路）、８……フラグ手段（フラグ回
路）、T1〜Tn+1……タイムスロツト、S1……桁信
号、S2……セグメント信号、S3……キー走査信
号。
第２図は第１図のタイムチヤートである。 ２……外部表示手段（デイスプレイ）、３……
第１出力手段（桁信号発生回路）、４……第２出
力手段（セグメント信号発生回路）、５……外部
データ入力手段（キーボード）、７……割込手段
（割込制御回路）、８……フラグ手段（フラグ回
路）、T1〜Tn+1……タイムスロツト、S1……桁信
号、S2……セグメント信号、S3……キー走査信
号。
Claims (1)
- １ 各々が複数のセグメントからなる複数桁の外
部表示手段に該複数桁の各別を順次データ表示可
能にする桁信号を出力する第１出力手段と、該桁
信号によりデータ表示可能になつた桁のセグメン
トのうちデータ表示に使用するセグメントを特定
するセグメント信号を出力すると共に該セグメン
ト信号をキー走査信号として各桁を構成するセグ
メント数以下のキー群からなる外部データ入力手
段の各キー群を順次走査してデータ入力に使用さ
れたキーの有無を検知させる第２出力手段と、デ
ータ入力に使用されたキーの有無に基づき入力さ
れたデータを判別するデータ判別手段とを備えた
表示コントローラ内蔵マイクロコンピユータにお
いて、前記第１出力手段に外部表示手段の桁数よ
り多数のタイムスロツトを発生させると共に、該
タイムスロツトの少くとも１つで割込みを発生さ
せる割込手段と、該割込みが発生するタイムスロ
ツトの継続期間中のみセツトされるフラグ手段
と、前記割込みの発生によりフラグ手段がセツト
されているか否かを判別し、該フラグ手段がセツ
トされているときのみデータ判別手段に入力され
たデータの判別を許容するフラグ判別手段とをさ
らに設けたことを特徴とする表示コントローラ内
蔵マイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60121006A JPS61278920A (ja) | 1985-06-04 | 1985-06-04 | 表示コントロ−ラ内蔵マイクロコンピュ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60121006A JPS61278920A (ja) | 1985-06-04 | 1985-06-04 | 表示コントロ−ラ内蔵マイクロコンピュ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61278920A JPS61278920A (ja) | 1986-12-09 |
| JPH048811B2 true JPH048811B2 (ja) | 1992-02-18 |
Family
ID=14800453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60121006A Granted JPS61278920A (ja) | 1985-06-04 | 1985-06-04 | 表示コントロ−ラ内蔵マイクロコンピュ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278920A (ja) |
-
1985
- 1985-06-04 JP JP60121006A patent/JPS61278920A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61278920A (ja) | 1986-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232374A (en) | Segment ordering for television receiver control unit | |
| GB2217079A (en) | Converting attributes of display data | |
| JPS6037477B2 (ja) | デイスプレイ装置 | |
| JPH048811B2 (ja) | ||
| CN118471111A (zh) | 驱动方法、显示装置以及计算机可读存储介质 | |
| JPH03175493A (ja) | テレビジョン画面表示装置 | |
| JPS61278921A (ja) | 表示コントロ−ラ内蔵マイクロコンピユ−タ | |
| US5243321A (en) | Display control apparatus enabling clear display of operation performance of an arithmetic processor | |
| US4086588A (en) | Signal generator | |
| JP2853225B2 (ja) | 表示機能付無線選択呼出受信機 | |
| JP2776785B2 (ja) | シリアルデータ転送装置 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JP2634168B2 (ja) | 走査型表示装置のラスタ検出制御装置 | |
| US4761550A (en) | Scanning system for optical coordinate input device with scan interrupt control | |
| SU951379A1 (ru) | Устройство дл отображени информации | |
| JP2972808B2 (ja) | 表示装置用制御回路 | |
| JP2947515B2 (ja) | 電子機器 | |
| JPH0221012B2 (ja) | ||
| JPS6297027A (ja) | 表示コントロ−ラを有する情報処理装置 | |
| JP3579064B2 (ja) | 文字表示装置 | |
| JP2628076B2 (ja) | 表示制御回路 | |
| JP2542574B2 (ja) | 電子楽器のパネル装置 | |
| SU726524A1 (ru) | Устройство дл ввода и вывода информации | |
| JP2602208B2 (ja) | 表示制御回路 | |
| JPS6136846A (ja) | プログラム制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |