JPH049038B2 - - Google Patents
Info
- Publication number
- JPH049038B2 JPH049038B2 JP59280665A JP28066584A JPH049038B2 JP H049038 B2 JPH049038 B2 JP H049038B2 JP 59280665 A JP59280665 A JP 59280665A JP 28066584 A JP28066584 A JP 28066584A JP H049038 B2 JPH049038 B2 JP H049038B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- mosfet
- block
- parasitic
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000003071 parasitic effect Effects 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
この発明は寄生ダイオードと浮遊キヤパシタを
有する半導体スイツチ素子を使用したインバータ
回路に関する。
有する半導体スイツチ素子を使用したインバータ
回路に関する。
寄生ダイオードと浮遊キヤパシタを有する半導
体スイツチ素子として酸化金属半導体電界効果ト
ランジスタが代表的である。よつて以後の説明に
おいてはこの半導体スイツチ素子として酸化金属
半導体電界効果トランジスタ（以下では
MOSFETと略記する）を使用するものとする。 第２図はMOSFETを使用したインバータの従
来例を示す主回路接続図であつて直流電力を単相
交流電力に変換する単相インバータを示してい
る。この第２図におけるインバータの第１相上側
アームの符号２０がMOSFETであり符号２１は
これの寄生ダイオード、符号２２はこれの浮遊キ
ヤパシタである。このMOSFET２０には直列に
第１ダイオードとしてのブロツクダイオード２５
が接続され、このブロツクダイオード２５と
MOSFET２０との直列接続回路には第２ダイオ
ードとしての環流ダイオード２６が逆極性で並列
に接続されている。第１相下側アームも
MOSFET３０、寄生ダイオード３１、浮遊キヤ
パシタ３２、ブロツクダイオード３５、環流ダイ
オード３６が上側アームと同様な接続により構成
されている。さらに第２相上側および下側アーム
もそれぞれMOSFET４０と５０、寄生ダイオー
ド４１と５１、浮遊キヤパシタ４２と５２、ブロ
ツクダイオード４５と５５、環流ダイオード４６
と５６により構成されているので、これら４個の
MOSFET２０，３０，４０，５０を適宜オン・
オフさせることにより直流電源２からの直流電力
を単相交流電力に変換して負荷４に供給する。 パルス幅変調制御により負荷４に与えられる電
圧または電流の制御はMOSFET４０をオフ
MOSFET５０をオンの状態でMOSFET２０と
３０とを高速で交互にオン・オフさせるのである
が、このオン・オフの比率を変えることにより達
成される。またMOSFET２０がオフで
MOSFET３０がオンの状態でMOSFET４０と
５０を交互にオン・オフさせれば負荷４には上記
と逆の電力が与えられる。 負荷４に正の電力を供給するモードを考える
と、まずMOSFET５０がオン、MOSFET４０
がオフの状態でMOSFET２０がオン、
MOSFET３０がオフのとき、直流電源２→ブロ
ツクダイオード２５→MOSFET２０→負荷４→
ブロツクダイオード５５→MOSFET５０→直流
電源２の経路で電流が流れる。次いでMOSFET
２０と３０のオンとオフの状態を両者とも逆転さ
せると、負荷４→ブロツクダイオード５５→
MOSFET５０→環流ダイオード３６→負荷４の
経路で引続き電流が流れる。ブロツクダイオード
３５はこのときの電流が寄生ダイオード３１に流
れるのを防止するためのものであつて、このブロ
ツクダイオード３５がないと寄生ダイオード３１
は逆回復時の耐量が小さいために破壊してしま
う。 第３図は第２図に示す従来例の動作波形図であ
つて、第３図イはMOSFET２０のゲート信号
を、第３図ロはMOSFET３０のゲート信号を、
第３図ハはブロツクダイオード３５の電圧をそれ
ぞれあらわしている。 MOSFETにゲート信号を与えてオン・オフ動
作をさせうる場合に、このゲート信号に対してド
レイン電流はある時間遅れてオン・オフする。そ
こでオフ時の遅れ時間をTpff、オン時の遅れ時間
をTpoとすれば、一般にTpff＞Tpoである。それ故
第２図に示すようにMOSFET２０とMOSFET
３０とが直流電源２に対して直列回路で接続され
ている場合に両MOSFET２０と３０とが同時に
オンとなる期間がないように、このMOSFET２
０をオフさせるゲート信号とMOSFET３０をオ
ンさせるゲート信号との間には待ち時間Twを設
けておかなければならないし、これと逆の場合に
も待ち時間Twが必要である（第３図イ，ロ参
照）。この待ち時間Twの長さは、 Tw≧〔一方のMOSFETのTpff〕−〔他方の
MOSFETのTpo〕となるように定めればよいの
であるが、各素子の動作時間のばらつきなどを考
慮し、最悪の状態でも同一相の上下アームを構成
している両MOSFETが同時にオンとならないよ
うに待ち時間Twの長さを設定しているので、実
際には両MOSFETがともにオフ状態となる期間
が存在することになる。 前述したようにMOSFET２０がオンで
MOSFET３０がオフのときには直流電源２→
MOSFET２０→負荷４→MOSFET５０→直流
電源２の経路で電流が流れ、このときMOSFET
３０の浮遊キヤパシタ３２は直流電源２の電圧Ｅ
まで図示の極性に充電されるので、次に
MOSFET２０がオフになると既述したように環
流ダイオード３６が導通するので、MOSFET３
０がオンになるまでの両MOSFET２０と３０が
オフの期間にはブロツクダイオード３５には浮遊
コンデンサ３２に充電されている直流電源電圧Ｅ
が印加されることになる。このような現象は他の
アームにもあらわれるので他のブロツクダイオー
ド２５，４５，５５もそれぞれ電源電圧と同じ値
の電圧Ｅが印加される期間が存在する。 上述の理由によりブロツクダイオード２５，３
５，４５，５５はそれぞれ電源電圧Ｅに耐えるこ
とができる高耐圧のダイオードを使用しなければ
ならない。これらのブロツクダイオードの本来の
使命はMOSFETの寄生ダイオードを保護するた
めのものであるから低損失のダイオードであるべ
きであるが、シヨツトキダイオードのような低耐
圧品が使用できないために発生損失が大となつて
インバータ装置の効率が低下するばかりでなく、
この損失による発熱を取除くための冷却装置が大
形となりコストも上昇するという欠点を有する。
体スイツチ素子として酸化金属半導体電界効果ト
ランジスタが代表的である。よつて以後の説明に
おいてはこの半導体スイツチ素子として酸化金属
半導体電界効果トランジスタ（以下では
MOSFETと略記する）を使用するものとする。 第２図はMOSFETを使用したインバータの従
来例を示す主回路接続図であつて直流電力を単相
交流電力に変換する単相インバータを示してい
る。この第２図におけるインバータの第１相上側
アームの符号２０がMOSFETであり符号２１は
これの寄生ダイオード、符号２２はこれの浮遊キ
ヤパシタである。このMOSFET２０には直列に
第１ダイオードとしてのブロツクダイオード２５
が接続され、このブロツクダイオード２５と
MOSFET２０との直列接続回路には第２ダイオ
ードとしての環流ダイオード２６が逆極性で並列
に接続されている。第１相下側アームも
MOSFET３０、寄生ダイオード３１、浮遊キヤ
パシタ３２、ブロツクダイオード３５、環流ダイ
オード３６が上側アームと同様な接続により構成
されている。さらに第２相上側および下側アーム
もそれぞれMOSFET４０と５０、寄生ダイオー
ド４１と５１、浮遊キヤパシタ４２と５２、ブロ
ツクダイオード４５と５５、環流ダイオード４６
と５６により構成されているので、これら４個の
MOSFET２０，３０，４０，５０を適宜オン・
オフさせることにより直流電源２からの直流電力
を単相交流電力に変換して負荷４に供給する。 パルス幅変調制御により負荷４に与えられる電
圧または電流の制御はMOSFET４０をオフ
MOSFET５０をオンの状態でMOSFET２０と
３０とを高速で交互にオン・オフさせるのである
が、このオン・オフの比率を変えることにより達
成される。またMOSFET２０がオフで
MOSFET３０がオンの状態でMOSFET４０と
５０を交互にオン・オフさせれば負荷４には上記
と逆の電力が与えられる。 負荷４に正の電力を供給するモードを考える
と、まずMOSFET５０がオン、MOSFET４０
がオフの状態でMOSFET２０がオン、
MOSFET３０がオフのとき、直流電源２→ブロ
ツクダイオード２５→MOSFET２０→負荷４→
ブロツクダイオード５５→MOSFET５０→直流
電源２の経路で電流が流れる。次いでMOSFET
２０と３０のオンとオフの状態を両者とも逆転さ
せると、負荷４→ブロツクダイオード５５→
MOSFET５０→環流ダイオード３６→負荷４の
経路で引続き電流が流れる。ブロツクダイオード
３５はこのときの電流が寄生ダイオード３１に流
れるのを防止するためのものであつて、このブロ
ツクダイオード３５がないと寄生ダイオード３１
は逆回復時の耐量が小さいために破壊してしま
う。 第３図は第２図に示す従来例の動作波形図であ
つて、第３図イはMOSFET２０のゲート信号
を、第３図ロはMOSFET３０のゲート信号を、
第３図ハはブロツクダイオード３５の電圧をそれ
ぞれあらわしている。 MOSFETにゲート信号を与えてオン・オフ動
作をさせうる場合に、このゲート信号に対してド
レイン電流はある時間遅れてオン・オフする。そ
こでオフ時の遅れ時間をTpff、オン時の遅れ時間
をTpoとすれば、一般にTpff＞Tpoである。それ故
第２図に示すようにMOSFET２０とMOSFET
３０とが直流電源２に対して直列回路で接続され
ている場合に両MOSFET２０と３０とが同時に
オンとなる期間がないように、このMOSFET２
０をオフさせるゲート信号とMOSFET３０をオ
ンさせるゲート信号との間には待ち時間Twを設
けておかなければならないし、これと逆の場合に
も待ち時間Twが必要である（第３図イ，ロ参
照）。この待ち時間Twの長さは、 Tw≧〔一方のMOSFETのTpff〕−〔他方の
MOSFETのTpo〕となるように定めればよいの
であるが、各素子の動作時間のばらつきなどを考
慮し、最悪の状態でも同一相の上下アームを構成
している両MOSFETが同時にオンとならないよ
うに待ち時間Twの長さを設定しているので、実
際には両MOSFETがともにオフ状態となる期間
が存在することになる。 前述したようにMOSFET２０がオンで
MOSFET３０がオフのときには直流電源２→
MOSFET２０→負荷４→MOSFET５０→直流
電源２の経路で電流が流れ、このときMOSFET
３０の浮遊キヤパシタ３２は直流電源２の電圧Ｅ
まで図示の極性に充電されるので、次に
MOSFET２０がオフになると既述したように環
流ダイオード３６が導通するので、MOSFET３
０がオンになるまでの両MOSFET２０と３０が
オフの期間にはブロツクダイオード３５には浮遊
コンデンサ３２に充電されている直流電源電圧Ｅ
が印加されることになる。このような現象は他の
アームにもあらわれるので他のブロツクダイオー
ド２５，４５，５５もそれぞれ電源電圧と同じ値
の電圧Ｅが印加される期間が存在する。 上述の理由によりブロツクダイオード２５，３
５，４５，５５はそれぞれ電源電圧Ｅに耐えるこ
とができる高耐圧のダイオードを使用しなければ
ならない。これらのブロツクダイオードの本来の
使命はMOSFETの寄生ダイオードを保護するた
めのものであるから低損失のダイオードであるべ
きであるが、シヨツトキダイオードのような低耐
圧品が使用できないために発生損失が大となつて
インバータ装置の効率が低下するばかりでなく、
この損失による発熱を取除くための冷却装置が大
形となりコストも上昇するという欠点を有する。
この発明は、寄生ダイオードと浮遊キヤパシタ
を有する半導体スイツチ素子でインバータ回路を
構成する場合に、この半導体スイツチ素子に直列
接続される第１ダイオードとして低耐圧・低損失
のダイオードを使用できるようにして装置の効率
向上と小形化の図れるインバータ回路を提供する
ことを目的とする。
を有する半導体スイツチ素子でインバータ回路を
構成する場合に、この半導体スイツチ素子に直列
接続される第１ダイオードとして低耐圧・低損失
のダイオードを使用できるようにして装置の効率
向上と小形化の図れるインバータ回路を提供する
ことを目的とする。
この発明は、寄生ダイオードと浮遊キヤパシタ
を有する半導体スイツチ素子でインバータ回路を
構成する場合に、寄生ダイオードの破壊を防止す
るためにこの半導体スイツチ素子に直列接続され
ている第１のダイオードに逆並列に第３のダイオ
ードを接続することにより、第２ダイオードすな
わち環流ダイオードが導通したときに当該半導体
スイツチ素子の浮遊キヤパシタに蓄積されている
電荷を放電させて前記第１ダイオードにこの浮遊
キヤパシタ電圧が印加されるのを防止しようとす
るものであつて、これにより第１ダイオードに低
耐圧・低損失のダイオードを使用できるようにす
るものである。
を有する半導体スイツチ素子でインバータ回路を
構成する場合に、寄生ダイオードの破壊を防止す
るためにこの半導体スイツチ素子に直列接続され
ている第１のダイオードに逆並列に第３のダイオ
ードを接続することにより、第２ダイオードすな
わち環流ダイオードが導通したときに当該半導体
スイツチ素子の浮遊キヤパシタに蓄積されている
電荷を放電させて前記第１ダイオードにこの浮遊
キヤパシタ電圧が印加されるのを防止しようとす
るものであつて、これにより第１ダイオードに低
耐圧・低損失のダイオードを使用できるようにす
るものである。
第１図は本発明の実施例を示す主回路接続図で
あつて、この第１図により本発明の詳細を以下に
記述する。 寄生ダイオード２１と浮遊キヤパシタ２２を有
するMOSFET２０には第１ダイオードとしての
ブロツクダイオード２５が直列に接続され、この
直列接続回路には第２ダイオードとしての環流ダ
イオード２６が逆極性で並列接続されているのは
第２図の従来例と同じであるが、本発明にあつて
はブロツクダイオード２５に逆並列に第３ダイオ
ードとしての放電ダイオード２７が接続されて１
つのアームが形成される。同様に寄生ダイオード
３１と浮遊キヤパシタ３２を有するMOSFET３
０とブロツクダイオード３５、環流ダイオード３
６、放電ダイオード３７により他のアームが形成
される。また寄生ダイオード４１と浮遊キヤパシ
タ４２を有するMOSFET４０、ブロツクダイオ
ード４５、環流ダイオード４６、放電ダイオード
４７で形成されるアーム、また寄生ダイオード５
１と浮遊キヤパシタ５２を有するMOSFET５
０、ブロツクダイオード５５、環流ダイオード５
６、放電ダイオード５７で形成されるアームであ
つて、直流電源２に対してこれら４組のアームを
ブリツジ接続することにより単相インバータ回路
を構成するので、負荷４には単相交流電力が与え
られることになる。 MOSFET５０がオンMOSFET４０がオフの
状態でMOSFET２０と３０を交互にオン・オフ
させることにより負荷４には正の電力がパルス幅
変調制御により供給される。またMOSFET３０
がオン、MOSFET２０がオフの状態で
MOSFET４０と５０を交互にオン・オフさせる
ことにより、負荷４には負の電力がパルス幅変調
制御により供給されるのであるが、同一相の上側
アームと下側アームのそれぞれのMOSFETのオ
ン・オフの比率を変えることにより、負荷４に与
えられる電圧または電流が制御される。 負荷４に正の電力を供給しているモードでは
MOSFET５０がオンでMOSFET４０はオフの
状態にあり、このときMOSFET２０がオンで
MOSFET３０がオフの時には、直流電源２→ブ
ロツクダイオード２５→MOSFET２０→負荷４
→ブロツクダイオード５５→MOSFET５０→直
流電源２の経路すなわち第１図に記載の２点鎖線
のルートで電流I1が流れる。次にMOSFET２０
をオフ、MOSFET３０をオンにすれば、負荷４
→ブロツクダイオード５５→MOSFET５０→環
流ダイオード３６→負荷４の経路すなわち第１図
に記載の破線のルートで電流I2が流れる。本発明
にあつては、放電ダイオード３７がブロツクダイ
オード３５に対して逆並列接続されているので、
I2なる電流が流れるとき、この電流が環流ダイオ
ード３６の代わりに寄生ダイオード３１と放電ダ
イオード３７とを経由して流れる可能性もある
が、必要に応じて複数のダイオードを直列接続し
たものを放電ダイオード３７として使用すること
によりこのI2なる電流が寄生ダイオード３１→放
電ダイオード３７の経路で流れるのを阻止する。 第２図に示す従来例の回路ではこの電流I2が環
流ダイオード３６を流れ始めてからMOSFET３
０がオンするまでの期間は浮遊キヤパシタ３２の
電圧がブロツクダイオード３５に印加されるので
あるが、本発明にあつては、このブロツクダイオ
ード３５に放電ダイオード３７が逆方向に並列接
続されているため、I2なる電流が環流ダイオード
３６に流れ始めると同時に浮遊キヤパシタ３２に
蓄積されていた電荷は放電ダイオード３７を介し
て放電されてしまうので、ブロツクダイオード３
５には放電ダイオード３７の順方向電圧のみが印
加されるだけであり、上述のように複数ダイオー
ドの直列接続で構成される放電ダイオードであつ
ても、その順方向電圧は僅かな値でしかない。 上述の説明により第１相下側アームの放電ダイ
オード３７の効果はあきらかであるが、残余のア
ームに設けられている放電ダイオード２７，４
７，５７も同様の動作により同じ効果を発揮す
る。
あつて、この第１図により本発明の詳細を以下に
記述する。 寄生ダイオード２１と浮遊キヤパシタ２２を有
するMOSFET２０には第１ダイオードとしての
ブロツクダイオード２５が直列に接続され、この
直列接続回路には第２ダイオードとしての環流ダ
イオード２６が逆極性で並列接続されているのは
第２図の従来例と同じであるが、本発明にあつて
はブロツクダイオード２５に逆並列に第３ダイオ
ードとしての放電ダイオード２７が接続されて１
つのアームが形成される。同様に寄生ダイオード
３１と浮遊キヤパシタ３２を有するMOSFET３
０とブロツクダイオード３５、環流ダイオード３
６、放電ダイオード３７により他のアームが形成
される。また寄生ダイオード４１と浮遊キヤパシ
タ４２を有するMOSFET４０、ブロツクダイオ
ード４５、環流ダイオード４６、放電ダイオード
４７で形成されるアーム、また寄生ダイオード５
１と浮遊キヤパシタ５２を有するMOSFET５
０、ブロツクダイオード５５、環流ダイオード５
６、放電ダイオード５７で形成されるアームであ
つて、直流電源２に対してこれら４組のアームを
ブリツジ接続することにより単相インバータ回路
を構成するので、負荷４には単相交流電力が与え
られることになる。 MOSFET５０がオンMOSFET４０がオフの
状態でMOSFET２０と３０を交互にオン・オフ
させることにより負荷４には正の電力がパルス幅
変調制御により供給される。またMOSFET３０
がオン、MOSFET２０がオフの状態で
MOSFET４０と５０を交互にオン・オフさせる
ことにより、負荷４には負の電力がパルス幅変調
制御により供給されるのであるが、同一相の上側
アームと下側アームのそれぞれのMOSFETのオ
ン・オフの比率を変えることにより、負荷４に与
えられる電圧または電流が制御される。 負荷４に正の電力を供給しているモードでは
MOSFET５０がオンでMOSFET４０はオフの
状態にあり、このときMOSFET２０がオンで
MOSFET３０がオフの時には、直流電源２→ブ
ロツクダイオード２５→MOSFET２０→負荷４
→ブロツクダイオード５５→MOSFET５０→直
流電源２の経路すなわち第１図に記載の２点鎖線
のルートで電流I1が流れる。次にMOSFET２０
をオフ、MOSFET３０をオンにすれば、負荷４
→ブロツクダイオード５５→MOSFET５０→環
流ダイオード３６→負荷４の経路すなわち第１図
に記載の破線のルートで電流I2が流れる。本発明
にあつては、放電ダイオード３７がブロツクダイ
オード３５に対して逆並列接続されているので、
I2なる電流が流れるとき、この電流が環流ダイオ
ード３６の代わりに寄生ダイオード３１と放電ダ
イオード３７とを経由して流れる可能性もある
が、必要に応じて複数のダイオードを直列接続し
たものを放電ダイオード３７として使用すること
によりこのI2なる電流が寄生ダイオード３１→放
電ダイオード３７の経路で流れるのを阻止する。 第２図に示す従来例の回路ではこの電流I2が環
流ダイオード３６を流れ始めてからMOSFET３
０がオンするまでの期間は浮遊キヤパシタ３２の
電圧がブロツクダイオード３５に印加されるので
あるが、本発明にあつては、このブロツクダイオ
ード３５に放電ダイオード３７が逆方向に並列接
続されているため、I2なる電流が環流ダイオード
３６に流れ始めると同時に浮遊キヤパシタ３２に
蓄積されていた電荷は放電ダイオード３７を介し
て放電されてしまうので、ブロツクダイオード３
５には放電ダイオード３７の順方向電圧のみが印
加されるだけであり、上述のように複数ダイオー
ドの直列接続で構成される放電ダイオードであつ
ても、その順方向電圧は僅かな値でしかない。 上述の説明により第１相下側アームの放電ダイ
オード３７の効果はあきらかであるが、残余のア
ームに設けられている放電ダイオード２７，４
７，５７も同様の動作により同じ効果を発揮す
る。
この発明によれば、寄生ダイオードと浮遊キヤ
パシタを有する半導体スイツチ素子たとえば
MOSFETなどに直列に接続して寄生ダイオード
が破損するのを防止するためのブロツキングダイ
オードに並列に逆方向極性の放電ダイオードを接
続したものをブリツジ接続してインバータ回路を
形成させる。このように回路を構成すれば、イン
バータ動作中に電源電圧値まで充電された浮遊キ
ヤパシタの電圧がブロツキングダイオードに印加
されることなく、新たに設けられた放電ダイオー
ドを介して放電されるようになるので、ブロツキ
ングダイオードに高耐圧品を使用しなくてもよい
ことになる。その結果放電ダイオードが追加され
るにしてもブロツキングダイオードが低価格にな
るので全体のコストを低下できる。さらにこのブ
ロツキングダイオードは低耐圧・低損失のダイオ
ードを選定できるのでインバータ装置の効率向上
が図れるばかりでなく、このブロツキングダイオ
ードの発熱が減少するので、放熱のための装置を
簡略にできるので小形・軽量化と、これによるコ
スト低下も期待できる利点を有する。
パシタを有する半導体スイツチ素子たとえば
MOSFETなどに直列に接続して寄生ダイオード
が破損するのを防止するためのブロツキングダイ
オードに並列に逆方向極性の放電ダイオードを接
続したものをブリツジ接続してインバータ回路を
形成させる。このように回路を構成すれば、イン
バータ動作中に電源電圧値まで充電された浮遊キ
ヤパシタの電圧がブロツキングダイオードに印加
されることなく、新たに設けられた放電ダイオー
ドを介して放電されるようになるので、ブロツキ
ングダイオードに高耐圧品を使用しなくてもよい
ことになる。その結果放電ダイオードが追加され
るにしてもブロツキングダイオードが低価格にな
るので全体のコストを低下できる。さらにこのブ
ロツキングダイオードは低耐圧・低損失のダイオ
ードを選定できるのでインバータ装置の効率向上
が図れるばかりでなく、このブロツキングダイオ
ードの発熱が減少するので、放熱のための装置を
簡略にできるので小形・軽量化と、これによるコ
スト低下も期待できる利点を有する。
第１図は本発明の実施例を示す主回路接続図で
あり、第２図はMOSFETを使用したインバータ
の従来例を示す主回路接続図、第３図は第２図に
示す従来例の動作波形図である。 ２：直流電源、４：負荷、２０，３０，４０，
５０：寄生ダイオードと浮遊キヤパシタを有する
半導体スイツチ素子としてのMOSFET、２１，
３１，４１，５１：寄生ダイオード、２２，３
２，４２，５２：浮遊キヤパシタ、２５，３５，
４５，５５：第１ダイオードとしてのブロツクダ
イオード、２６，３６，４６，５６：第２ダイオ
ードとしての環流ダイオード、２７，３７，４
７，５７：第３ダイオードとしての放電ダイオー
ド。
あり、第２図はMOSFETを使用したインバータ
の従来例を示す主回路接続図、第３図は第２図に
示す従来例の動作波形図である。 ２：直流電源、４：負荷、２０，３０，４０，
５０：寄生ダイオードと浮遊キヤパシタを有する
半導体スイツチ素子としてのMOSFET、２１，
３１，４１，５１：寄生ダイオード、２２，３
２，４２，５２：浮遊キヤパシタ、２５，３５，
４５，５５：第１ダイオードとしてのブロツクダ
イオード、２６，３６，４６，５６：第２ダイオ
ードとしての環流ダイオード、２７，３７，４
７，５７：第３ダイオードとしての放電ダイオー
ド。
Claims (1)
- １ 寄生ダイオードと浮遊キヤパシタを有する半
導体スイツチ素子と第１のダイオードとの直列接
続回路に第２のダイオードを逆並列接続すること
によりアームを形成し、複数の当該アームをブリ
ツジ接続することにより構成されるインバータ回
路において、前記各アームの第１ダイオードにそ
れぞれ第３のダイオードを逆並列接続することを
特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280665A JPS61157274A (ja) | 1984-12-27 | 1984-12-27 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280665A JPS61157274A (ja) | 1984-12-27 | 1984-12-27 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61157274A JPS61157274A (ja) | 1986-07-16 |
| JPH049038B2 true JPH049038B2 (ja) | 1992-02-18 |
Family
ID=17628224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59280665A Granted JPS61157274A (ja) | 1984-12-27 | 1984-12-27 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157274A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013129288A1 (ja) * | 2012-03-02 | 2013-09-06 | シャープ株式会社 | 同期整流回路およびそれを備えたスイッチング電源装置 |
-
1984
- 1984-12-27 JP JP59280665A patent/JPS61157274A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61157274A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
| US5710698A (en) | Delta connected resonant snubber circuit | |
| US5642273A (en) | Resonant snubber inverter | |
| JPH04299074A (ja) | 電力変換装置のスナバ回路 | |
| US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| JP2521698B2 (ja) | スナバエネルギ回生回路 | |
| JPH0634595B2 (ja) | インバ−タ回路 | |
| JPH10201247A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JPH049038B2 (ja) | ||
| JP2003133926A (ja) | 突入電流抑止回路 | |
| JPH01125018A (ja) | インバータ回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
| JPS586078A (ja) | インバ−タ | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP3383656B2 (ja) | 中性点クランプ式電力変換器 | |
| JP2528811B2 (ja) | 電力変換装置 | |
| JPH0847158A (ja) | 短絡回路 | |
| JPS62256529A (ja) | サイリスタ回路 | |
| JPS59184412A (ja) | 両方向通電形半導体しや断器 | |
| JPH0684798U (ja) | ブリッジインバータ回路 | |
| JPH0970174A (ja) | 高周波インバータ |