Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH049383B2 - - Google Patents
[go: Go Back, main page]

JPH049383B2 - - Google Patents

Info

Publication number
JPH049383B2
JPH049383B2 JP58095170A JP9517083A JPH049383B2 JP H049383 B2 JPH049383 B2 JP H049383B2 JP 58095170 A JP58095170 A JP 58095170A JP 9517083 A JP9517083 A JP 9517083A JP H049383 B2 JPH049383 B2 JP H049383B2
Authority
JP
Japan
Prior art keywords
layer
active
active layer
layers
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58095170A
Other languages
Japanese (ja)
Other versions
JPS59219953A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58095170A priority Critical patent/JPS59219953A/en
Publication of JPS59219953A publication Critical patent/JPS59219953A/en
Publication of JPH049383B2 publication Critical patent/JPH049383B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係る。さらに
詳しくは、トランジスタ等の機能素子およびこれ
らを接続する導電線(以下配線と呼ぶ)等が集積
化された能動層が複数層積層され、それぞれ異な
る能動層に集積化された機能素子や回路が互いに
有機的に結線された半導体装置の製造方法に係
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device. More specifically, a plurality of active layers are stacked in which functional elements such as transistors and conductive wires (hereinafter referred to as wiring) that connect them are integrated, and the functional elements and circuits integrated in different active layers are stacked. The present invention relates to a method of manufacturing semiconductor devices that are organically connected to each other.

第1図に多層の半導体装置の構成例を示す。同
図において、10は半導体あるいは絶縁体などの
支持基板、11は該支持基板10上に形成された
第1層の能動層、21,31,41,51,6
1,71はそれぞれ第2層,第3層,第4層,…
…第(n−2)層,第(n−1)層,第n層の能
動層、12は多層の半導体装置1が実装されるパ
ツケージの基板、13はボンデイングパツド、1
4はボンデイングワイアである。次に同図を用い
て、従来からよく知られている多層の半導体装置
の製造順序を簡単に説明する。
FIG. 1 shows an example of the structure of a multilayer semiconductor device. In the figure, 10 is a supporting substrate such as a semiconductor or an insulator, 11 is a first active layer formed on the supporting substrate 10, and 21, 31, 41, 51, 6
1 and 71 are the second layer, third layer, fourth layer,...
...the (n-2)th layer, the (n-1)th layer, the nth active layer, 12 the substrate of the package on which the multilayer semiconductor device 1 is mounted, 13 the bonding pad, 1
4 is a bonding wire. Next, the manufacturing sequence of a conventionally well-known multilayer semiconductor device will be briefly explained using the same figure.

まず半導体などの支持基板10の表面に周知の
集積回路作成プロセスを用い、トランジスタなど
の機能素子や配線から成る第1層の能動層11を
作成する。この時、次に作成される第2層の能動
層21との結合のためのプロセスも施される。次
に、第1層の能動層11上に絶縁膜、半導体膜等
を順次形成する。なお該半導体膜として、レーザ
ーアニールあるいは電子ビームアニールなどによ
りポリシリコン膜を再結晶化して得られるシリコ
ン単結晶膜が最も代表的な例である。次に該半導
体膜を用いて、トランジスタ等の機能素子を集積
化した後、これらを結線して第2層の能動層21
とする。この場合、必要に応じ、第1層の能動層
11と第2層の能動層21にそれぞれ形成された
機能素子や回路を互いに結合するとともに、次に
作られる第3層の能動層31中の回路素子との結
合のためのプロセスも施される。以下、第2層の
能動層21を作成したプロセスと同様なプロセス
を用い、第3層,第4層,…第(n−2)層,第
(n−1)層,第n層の能動層31,41,…5
1,61,71を順次作成し、多層の半導体装置
1を形成する。
First, a first active layer 11 consisting of functional elements such as transistors and wiring is formed on the surface of a supporting substrate 10 made of semiconductor or the like using a well-known integrated circuit forming process. At this time, a process for bonding with the second layer active layer 21 to be created next is also performed. Next, an insulating film, a semiconductor film, etc. are sequentially formed on the first active layer 11. The most typical example of the semiconductor film is a silicon single crystal film obtained by recrystallizing a polysilicon film by laser annealing or electron beam annealing. Next, after integrating functional elements such as transistors using the semiconductor film, these are connected to form the second active layer 21.
shall be. In this case, as necessary, the functional elements and circuits formed in the first active layer 11 and the second active layer 21 are coupled to each other, and the functional elements and circuits formed in the third active layer 31 to be formed next are Processes for bonding with circuit elements are also performed. Hereinafter, using a process similar to the process for creating the second active layer 21, the active layers of the third layer, fourth layer, ... (n-2) layer, (n-1) layer, n-th layer Layers 31, 41,...5
1, 61, and 71 are sequentially created to form a multilayer semiconductor device 1.

このようにして製造された半導体装置は平面的
な広がりの他に上下方向に立体的な広がりがある
から、周知の平面的な広がりだけの集積回路に比
べ、集積密度,機能,信号処理能力等がすぐれて
いる。しかし、各能動層を作成するための全ての
プロセスを一層毎に順次施し、次に積みあげてゆ
くために、能動層の層数が増加するにしたがつ
て、デバイス作成に要する時間(TAT)が増大
し、反対に歩留りが低下する、等極めて重大な問
題が生ずる。本発明はこれらの欠点を解決する半
導体装置の製造方法を提供するものである。本発
明によれば、トランジスタ等の回路素子およびこ
れらを相互に接続する導電線が集積化された能動
層が複数層積層され、かつ各能動層の回路素子が
層間で相互に機械的に結合された複数層の半導体
装置を形成する半導体装置の製造方法であつて、
半導体あるいは絶縁体などから成る支持基板をn
枚(nは2以上の整数)準備し、各支持基板の表
面にそれぞれ少なくとも一層の能動層(以下第1
層,第2層,…第n層の能動層と称する)を形成
し、第2層,第3層,…第n層の能動層上にそれ
ぞれ透明基板を透明な接着性材料で密着・接合し
た後、第2層,第3層,…第n層の能動層を残し
て支持基板を除去し、次に第1層の能動層の表面
と第2層の能動層の裏面、すなわち、透明基板と
反対側の面を対向させ、両能動層を目合せパター
ンを用いて互いに整合した後、第1層の能動層に
設けられた接続部と第2層の能動層に設けられた
接続部を互いに密着させるとともに、両者を結合
し、次に第2層の能動層上の透明基板を除去した
後、第3層,第4層,…第n層の能動層に対して
も、第2層の能動層に対して施した前記工程を繰
り返えして行うことを特徴とする半導体装置の製
造方法が得られる。
Semiconductor devices manufactured in this way have not only a two-dimensional expansion but also a three-dimensional expansion in the vertical direction, so compared to well-known integrated circuits that only have a two-dimensional expansion, the semiconductor devices have higher integration density, functionality, signal processing ability, etc. is excellent. However, since all the processes for creating each active layer are performed layer by layer and then stacked up, as the number of active layers increases, the time required to create the device (TAT) increases. This results in extremely serious problems such as increased yield and decreased yield. The present invention provides a method for manufacturing a semiconductor device that solves these drawbacks. According to the present invention, a plurality of active layers in which circuit elements such as transistors and conductive wires interconnecting these are integrated are laminated, and the circuit elements of each active layer are mechanically coupled to each other between the layers. A method for manufacturing a semiconductor device forming a multi-layered semiconductor device, the method comprising:
Support substrate made of semiconductor or insulator
(n is an integer of 2 or more) and at least one active layer (hereinafter referred to as the first active layer) is prepared on the surface of each support substrate.
2, 2nd layer, . After that, the supporting substrate is removed leaving the active layers of the second layer, third layer, ... nth layer, and then the surface of the first active layer and the back surface of the second active layer, that is, the transparent After aligning both active layers with each other using an alignment pattern with the surfaces opposite to the substrate facing each other, the connection portion provided on the first active layer and the connection portion provided on the second active layer. are brought into close contact with each other and bonded together. Next, after removing the transparent substrate on the second active layer, the second active layer is A method for manufacturing a semiconductor device is obtained, characterized in that the steps described above are repeated on the active layer of the layer.

更に本発明によればトランジスタ等の回路素子
およびこれらを相互に接続する導電線が集積化さ
れた能動層が複数層積層され、かつ各能動層の回
路素子が層間で相互に有機的に結合された複数層
の半導体装置を形成する半導体装置の製造方法で
あつて、半導体あるいは絶縁体などから成る支持
基板をn枚(nは2以上の整数)準備し、各支持
基板の表面にそれぞれ少なくとも一層の能動層
(以下第1層,第2層,…第n層の能動層と称す
る)を形成し、第2層,第3層,…第n層の能動
層上にそれぞれ透明基板を透明な接着性材料で密
着・接合した後、第2層,第3層,…第n層の能
動層を残して支持基板を除去し、次に第1層の能
動層の表面と第2層の能動層の裏面を対向させ、
両能動層を目合せパターンを用いて互いに位置を
整合した後、第1層の能動層に設けられた接続部
と第2層の能動層に設けられた接続部を互いに密
着させるとともに、両者を結合し、次に第2層の
能動層上の透明基板を除去した後、第3層,第4
層,…第n層の能動層に対しても、第2層の能動
層に対して施した前記工程を繰り返して行うこと
によつて得られるn層の積層物を並行して複数個
作成し、次にこの複数個の積層物のうち1個の積
層物を残して他の積層物の支持基板を除去し、次
にこの複数個の積層物を積層することを特徴とす
る半導体装置の製造方法が得られる。
Further, according to the present invention, a plurality of active layers in which circuit elements such as transistors and conductive wires interconnecting these are integrated are laminated, and the circuit elements of each active layer are organically coupled to each other between the layers. A semiconductor device manufacturing method for forming a multi-layered semiconductor device, in which n supporting substrates (n is an integer of 2 or more) made of semiconductors or insulators are prepared, and at least one layer is formed on the surface of each supporting substrate. active layers (hereinafter referred to as first layer, second layer, ... nth layer active layer), and a transparent substrate is formed on each of the second layer, third layer, ... nth active layer. After adhesion and bonding with an adhesive material, the support substrate is removed leaving the second, third, ... n-th active layer, and then the surface of the first active layer and the second active layer are removed. With the back sides of the layers facing each other,
After aligning the positions of both active layers with each other using an alignment pattern, the connection portions provided on the first active layer and the connection portions provided on the second active layer are brought into close contact with each other, and both are After bonding and then removing the transparent substrate on the active layer of the second layer, the third layer, the fourth layer
Layer...For the n-th active layer, a plurality of n-layer laminates obtained by repeating the above steps applied to the second active layer are created in parallel. , then removing the support substrate of the other laminates leaving one laminate out of the plurality of laminates, and then stacking the plurality of laminates. method is obtained.

以下図面を用いて本発明を詳細に説明する。第
2図に本発明の製造方法により作成された半導体
装置の一例を示す。同図において、支持基板1
0,第1層の能動層11,パツケージの基板1
2,第2層の能動層21等、第1図と同一の要素
は同一の番号を用いて示してある。なお同図に示
した第1層および第2層の能動層11および21
は、シリコン等の半導体を支持基板とし、この上
に二酸化シリコン等の絶縁膜およびポリシリコン
膜を順次堆積し、次に該ポリシリコンをレーザー
アニール等で再結晶化して得られるシリコンの単
結晶膜即ち、SOI(Silicon on Insulator)を用い
て作成した例を示している。
The present invention will be explained in detail below using the drawings. FIG. 2 shows an example of a semiconductor device manufactured by the manufacturing method of the present invention. In the same figure, support substrate 1
0, first layer active layer 11, package substrate 1
2. Elements that are the same as in FIG. 1, such as the second active layer 21, are indicated using the same numbers. Note that the first and second active layers 11 and 21 shown in the figure
is a silicon single crystal film obtained by using a semiconductor such as silicon as a support substrate, sequentially depositing an insulating film such as silicon dioxide and a polysilicon film on this, and then recrystallizing the polysilicon by laser annealing or the like. That is, an example created using SOI (Silicon on Insulator) is shown.

101は気相成長(CVD)法等により支持基
板10上に堆積された二酸化シリコン等の絶縁膜
である。104,105,106は電界効果トラ
ンジスタ(以後FETと呼ぶ)のドレイン領域,
ソース領域,チヤネル領域で、絶縁膜101上に
形成された上記のシリコン等の半導体層を用い、
周知のプロセスで形成する。107は該FETの
ゲート電極、102は該ゲート電極107を作成
後、CVD法等により堆積される二酸化シリコン
等の絶縁膜である。108はドレイン領域10
4,ソース領域105上の該絶縁膜102に配線
用の穴を開口した後、スパツタ法などにより堆積
され、次に写真食刻技術でパターニングしたアル
ミニユーム等の金属配線である。109は第1層
と第2層の能動層11と21を整合するためのパ
ターン(目合せパターン)で、ここでは一例とし
て、金属配線108と同一材料で同時に形成した
場合を示している。103はCVD法などにより
形成される二酸化シリコン等の絶縁膜、110は
絶縁膜103は開口して作られる穴に理め込まれ
たアルミニユーム等の金属の垂直配線、112は
該垂直配線110上に設けた金などの金属バンプ
である。113は絶縁性と熱伝導性が優れた人工
ダイアモンド等の透明な放熱材料である。該放熱
材料は必ずしも必要ではないが、能動層の発熱量
が多い場合には、極めて有効な手段である。ここ
で、該第1層の能動層11の構成要素をまとめる
と、101,102,103,104,105,
106,107,108,109,110,11
2,113等である。同様に第2層の能動層21
も、二酸化シリコン等の絶縁膜201,202,
203,FET(204,205,206,20
7,)、金属配線208,垂直配線210,21
1,金属バンプ212,透明な放熱材料213等
から構成される。
Reference numeral 101 is an insulating film made of silicon dioxide or the like deposited on the support substrate 10 by a vapor phase growth (CVD) method or the like. 104, 105, 106 are drain regions of field effect transistors (hereinafter referred to as FETs);
In the source region and the channel region, using the above semiconductor layer such as silicon formed on the insulating film 101,
Formed by a well-known process. 107 is a gate electrode of the FET, and 102 is an insulating film of silicon dioxide or the like deposited by CVD or the like after forming the gate electrode 107. 108 is the drain region 10
4. After opening a hole for wiring in the insulating film 102 on the source region 105, a metal wiring made of aluminum or the like is deposited by sputtering or the like, and then patterned by photolithography. Reference numeral 109 denotes a pattern (alignment pattern) for aligning the active layers 11 and 21 of the first and second layers, and here, as an example, a case is shown in which they are formed simultaneously with the metal wiring 108 from the same material. Reference numeral 103 indicates an insulating film such as silicon dioxide formed by a CVD method, 110 indicates a vertical wiring made of metal such as aluminum, which is inserted into the hole formed by opening the insulating film 103, and 112 indicates an insulating film formed on the vertical interconnection 110. It is a bump made of metal such as gold. 113 is a transparent heat dissipating material such as artificial diamond that has excellent insulation and thermal conductivity. Although the heat dissipation material is not necessarily required, it is an extremely effective means when the amount of heat generated by the active layer is large. Here, the components of the first active layer 11 are summarized as 101, 102, 103, 104, 105,
106, 107, 108, 109, 110, 11
2,113 etc. Similarly, the second active layer 21
Also, insulating films 201, 202, such as silicon dioxide,
203, FET (204, 205, 206, 20
7,), metal wiring 208, vertical wiring 210, 21
1. Consists of metal bumps 212, transparent heat dissipation material 213, etc.

以上のよに構成された各能動層11と21の整
合は、透明な放熱材料113,213,透明な絶
縁膜103,201,202,203を介し、目
合せパターン209を目合せパターン109に一
致させることにより行なわれる。又第1層,第2
層の能動層11,12中に形成された機能素子の
相互接続は、垂直配線、例えば、211と金属バ
ンプ、例えば、112とを拡散溶接等の手段で結
合することにより得られる。
The active layers 11 and 21 configured as described above are aligned by matching the alignment pattern 209 with the alignment pattern 109 through the transparent heat dissipating materials 113, 213 and the transparent insulating films 103, 201, 202, 203. It is done by letting Also, the first layer, the second layer
Interconnection of the functional elements formed in the active layers 11, 12 of the layers is obtained by joining vertical interconnects, e.g. 211, and metal bumps, e.g. 112, by means such as diffusion welding.

第3図から第6図は本発明による半導体装置の
製造方法を工程順に示したもので、第1図および
第2図に示した要素と同一の要素は第1図および
第2図で用いた番号と同一の番号が用いてある。
3 to 6 show the method for manufacturing a semiconductor device according to the present invention in the order of steps, and the same elements as those shown in FIGS. 1 and 2 are used in FIGS. 1 and 2. The same number is used.

まず最初に、表面に能動層が形成されているn
枚の支持基板を用意することから始まる。次に支
持基板を除去して、能動層のみを得る。このため
に、能動層の表面(支持基板と反対側)にガラ
ス、サフアイア等の透明な基板をワツクス等の透
明な材料で密着する。これを第3図に示す。こう
することにより、透明基板22が能動層21を保
護するので、支持基板20を除去しても、能動層
が破壊されるのを防止することができる。第3図
において、20は半導体等の支持基板、21は絶
縁膜,放熱材料,機能素子と配線,目合せパター
ン209等からなる第2層となるべき能動層、2
2は透明基板である。
First, an active layer is formed on the surface of the n
The process starts by preparing two supporting substrates. The supporting substrate is then removed to obtain only the active layer. For this purpose, a transparent substrate such as glass or sapphire is adhered to the surface of the active layer (on the side opposite to the supporting substrate) using a transparent material such as wax. This is shown in FIG. By doing so, the transparent substrate 22 protects the active layer 21, so even if the supporting substrate 20 is removed, the active layer can be prevented from being destroyed. In FIG. 3, 20 is a supporting substrate such as a semiconductor, 21 is an active layer to be the second layer consisting of an insulating film, a heat dissipation material, functional elements, wiring, alignment pattern 209, etc.;
2 is a transparent substrate.

次の工程は支持基板20の除去である。支持基
板が例えば、シリコンの場合、アルカリ系あるい
はアンモニア系など溶液を用いてポーリツシング
したり、HNO3,HFおよびCH3COOHの混合液
を用いてエツチングしたりする、あるいはこの2
つの方法をくみあわせることにより除去できる。
以上の工程は第3層から第n層の能動層について
も同時に施しておく。
The next step is to remove the support substrate 20. For example, if the supporting substrate is silicon, polishing may be performed using an alkaline or ammonia-based solution, etching may be performed using a mixed solution of HNO 3 , HF and CH 3 COOH, or these two methods may be used.
It can be removed by combining two methods.
The above steps are also performed on the third to nth active layers at the same time.

次の工程を第4図に示す。15は支持基板10
およびその上に形成された第1層の能動層11を
設置するステージで、ヒーター等の加熱装置16
を具備している。また該ステージは支持基板10
を所定の位置に固定するため、周知の吸着機能等
も備えている。17は、透明基板22は接着され
た第2層の能動層21を、能動層側を下に向け、
保持する可動装置で、透明基板等を固定する、周
知の、吸着機能、周知の整合機能、あるいは透明
基板に圧力を加える機能等を備えている。したが
つて、該可動装置17を前後、左右に移動しなが
ら、第2層の能動層21内に設けられた目合せパ
ターン209を第1層の能動層11中に設けられ
た目合せパターン109と一致させることによ
り、第1層および第2層の能動層を互いに整合さ
せることができる。目合せ完了後第5図に示すよ
うに、該可動装置17を下方へ平行移動させ、第
1層の能動層11に設けられた金属バンプ(例え
ば、第2図の112)と第2層の能動層21に設
けられた垂直配線(例えば、第2図の211)を
互いに密着させる。この時あらかじめ加熱装置1
6により該金属バンプと垂直配線は、例えば、
350度C前後に加熱する。これと同時に、該可動
装置17を制御して、矢印18の方向へ、例えば
50Kg/mm2程度の圧力を加えれば、金などの金属バ
ンプとアルミニユーム等の垂直配線は拡散溶接さ
れる。したがつて第1層および第2層の能動層中
の機能素子あるいは回路は互いに結線される。次
に、透明基板22を第2層の能動層21から除去
することにより、第2層の能動層の積層は完了す
る。
The next step is shown in FIG. 15 is a support substrate 10
and a stage on which the first active layer 11 formed thereon is installed, and a heating device 16 such as a heater.
Equipped with: Further, the stage is a support substrate 10
It also has a well-known suction function to fix it in a predetermined position. 17, the transparent substrate 22 has the bonded second active layer 21 facing downward;
It is a movable device for holding, and has a well-known adsorption function, a well-known aligning function, a function of applying pressure to the transparent substrate, etc., for fixing the transparent substrate. Therefore, while moving the movable device 17 back and forth, right and left, the alignment pattern 209 provided in the second active layer 21 is changed to the alignment pattern 109 provided in the first active layer 11. By matching , the first and second active layers can be aligned with each other. After the alignment is completed, as shown in FIG. 5, the movable device 17 is translated downward, and the metal bumps (for example, 112 in FIG. 2) provided on the first active layer 11 are connected to the metal bumps (for example, 112 in FIG. 2) on the second layer. Vertical wirings (for example, 211 in FIG. 2) provided in the active layer 21 are brought into close contact with each other. At this time, the heating device 1
6, the metal bump and the vertical wiring are, for example,
Heat to around 350 degrees C. At the same time, the movable device 17 is controlled in the direction of the arrow 18, e.g.
If a pressure of about 50 kg/mm 2 is applied, metal bumps such as gold and vertical wiring such as aluminum can be diffusion welded. Therefore, the functional elements or circuits in the first and second active layers are interconnected. Next, by removing the transparent substrate 22 from the second active layer 21, the lamination of the second active layer is completed.

次のステツプは、第6図に示すように、すでに
支持基板が除去された第3層能動層31を第2層
の能動層21の上へ積層する工程である。この場
合も、第3図から第5図を用いて説明した第2層
の能動層の積層方法と全く同様に行われる。以
下、第2層,第3層の能動層の積層方法と同様
に、第4層から第n層の能動層を順次積層するこ
とにより、第1図に示すような半導体装置1が形
成される。
The next step is to stack the third active layer 31, from which the support substrate has been removed, on the second active layer 21, as shown in FIG. In this case as well, the method of laminating the second active layer described with reference to FIGS. 3 to 5 is carried out in exactly the same manner. Hereinafter, the semiconductor device 1 as shown in FIG. 1 is formed by sequentially stacking the fourth to nth active layers in the same manner as the stacking method of the second and third active layers. .

以上、多層の半導体装置の製造方法、すなわ
ち、積層方法を詳細に説明した。本発明によれ
ば、第1層,第2層,…第n層の能動層の作成お
よび、第2層から第n層の能動層からの支持基板
の除去が平行して同時に行なわれるから、従来か
らよく知られた多層の半導体装置の作成に要する
時間に比べ、本発明による多層の半導体装置の作
成に要する時間は極めて短縮化される。さらにシ
リコンやガリウム砒素など異なる材質の半導体を
用いた能動層あるいはFETやバイポーラトラン
ジスタなど異なる製造工程により形成された能動
層などを自由に積層できるので、多機能化と、機
能の最適化ができる上、設計の自由度も大きくな
る。又あらかじめ回路等のテストを施して故障の
ない能動層を選択してからこれらを積層できるか
ら、歩留りが極めて高い半導体装置が実現ができ
る。したがつて、生産性が極めて向上する。又透
明な絶縁膜中に設けられた目合せパターンは、不
透明な支持基板を除去した後では、自由に可視で
きるので、従来の方法で層間の目合せ整合が容易
に行なえる。このため、裏面目合せ装置など、大
規模な装置を必要としない、等の長所がある。
The method for manufacturing a multilayer semiconductor device, ie, the stacking method, has been described above in detail. According to the present invention, the creation of the first, second, ... nth active layers and the removal of the support substrate from the second to nth active layers are performed in parallel and at the same time. The time required to create a multilayer semiconductor device according to the present invention is extremely shortened compared to the time required to create a multilayer semiconductor device that is well known in the past. Furthermore, active layers made of semiconductors made of different materials such as silicon and gallium arsenide, or active layers formed using different manufacturing processes such as FETs and bipolar transistors can be laminated freely, allowing for multifunctionality and optimization of functions. , the degree of freedom in design also increases. Furthermore, since active layers with no failures can be selected by conducting circuit tests in advance and then stacking them, a semiconductor device with extremely high yield can be realized. Therefore, productivity is greatly improved. Also, since the alignment pattern provided in the transparent insulating film is freely visible after removing the opaque support substrate, alignment between the layers can be easily achieved using conventional methods. Therefore, there are advantages such as not requiring a large-scale device such as a back alignment device.

なお、本発明の半導体装置の製造方法におい
て、能動層を積層したり、支持基板を除去したり
する場合、能動層,支持基板,透明基板等のサイ
ズは制限されない。又上記説明で使用した材料の
種類(半導体材料,絶縁材料,金属材料,放熱材
料,接着材料,エツチング溶液,等)、製造条件
(温度,圧力,膜厚,等)、あるいは個別の製造方
法(エツチング,ポーリシング,拡散溶接,等)
等は一例であつて、本発明の効果が発揮されるな
らば、上記々載事項に限定されることはない。上
記説明ではSOIを用いて形成された能動層を例に
説明したが、これに限定されることはなく、広く
一般の材料例えば能動層が半導体基板表面に形成
されている場合や半導体基板上のエピタキシヤル
半導体膜に形成されている場合や、SOSのSi膜に
形成されている場合なども適用される。さらに上
記説明で用いた簡単な回路構成も、一例であつ
て、これに限定されることはない。
In addition, in the method of manufacturing a semiconductor device of the present invention, when stacking an active layer or removing a support substrate, the sizes of the active layer, the support substrate, the transparent substrate, etc. are not limited. In addition, the types of materials used in the above explanation (semiconductor materials, insulating materials, metal materials, heat dissipation materials, adhesive materials, etching solutions, etc.), manufacturing conditions (temperature, pressure, film thickness, etc.), or individual manufacturing methods ( etching, polishing, diffusion welding, etc.)
These are just examples, and the present invention is not limited to the above as long as the effects of the present invention can be achieved. In the above explanation, the active layer formed using SOI was explained as an example, but the explanation is not limited to this, and the active layer is formed using a wide range of general materials, for example, when the active layer is formed on the surface of a semiconductor substrate, or when the active layer is formed on the surface of a semiconductor substrate. It is also applicable when it is formed on an epitaxial semiconductor film or on an SOS Si film. Further, the simple circuit configuration used in the above description is also an example, and the present invention is not limited to this.

また前記実施例では支持基板上に能動層が1層
しか形成されていないものを最初にn枚用意した
が、これに限る必要はなく、レーザアニール,電
子ビームアニール等の本発明とは別の方法によつ
て能動層があらかじめ複数層形成されているもの
を最初に用意してもよい。
In addition, in the above embodiment, n sheets were initially prepared in which only one active layer was formed on the support substrate, but it is not necessary to be limited to this. Alternatively, a plurality of active layers may be formed in advance using a method.

また前記実施例では3層以上の能動層を積層す
る場合を示したが、2層の場合でも本発明は当然
適用できる。
Further, in the above embodiments, a case where three or more active layers are laminated is shown, but the present invention can of course be applied to a case where three or more active layers are laminated.

また前記実施例では能動層を1層ずつn層積層
して得たn層の積層物を、完成された半導体装置
としたが、この認識にとらわれる必要はない。つ
まり本発明においてこのn層の積層物上に更に
(n+1)層,(n+2)層,…と積層してもよ
い。
Further, in the embodiment described above, the n-layer laminate obtained by laminating n active layers one by one was used as a completed semiconductor device, but there is no need to be limited by this understanding. That is, in the present invention, (n+1) layers, (n+2) layers, etc. may be further laminated on this n-layer laminate.

またn層の積層物を複数個並行して作つてお
き、1個の積層物の支持基板を残して他の積層物
の支持基板を除去し、最後にこれらを前記実施例
と同様にして積層してもよい。また逆にn層の積
層物を完成された半導体装置とみなしたとき、例
えばn/3層の積層物を3つ並行して製造し、最
後にこの3つを積層してn層の半導体装置を完成
してもよい。
Also, a plurality of n-layer laminates are made in parallel, the supporting substrates for one laminate are left behind, and the supporting substrates for other laminates are removed, and finally they are laminated in the same manner as in the previous example. You may. Conversely, when considering an n-layer laminate as a completed semiconductor device, for example, three n/3-layer laminates are manufactured in parallel, and finally these three are laminated to form an n-layer semiconductor device. may be completed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は多層の半導体装置の構造例の概略断面
図、第2図はSOIを用いた多層の半導体装置の構
造例の概略断面図、第3図から第6図は本発明の
製造方法を説明するために、その工程順に、多層
の半導体装置の構造を示した概略断面図である。
第1図から第6図において、1は多層の半導体装
置、10,20は支持基板、12はパツケージの
基板、13はボンデイングパツド、14はボンデ
イングワイア、15はステージ、16は加熱装
置、17は可動装置、18は加圧の方向、11,
21,31,41,51,61,71はそれぞれ
第1層,第2層,第3層,第4層,第(n−2)
層,第(n−1)層および第n層の能動層、22
は透明基板、109,209,309は目合せパ
ターンである。第2図において101,102,
103,201,202,203は絶縁膜、10
4,204はドレイン領域、105,205はソ
ース領域、106,206はチヤネル領域、10
7,207はゲート、108,208は配線、1
10,210,211は垂直配線、112,21
2は金属バンプ、113,213は放熱材料であ
る。
FIG. 1 is a schematic sectional view of a structural example of a multilayer semiconductor device, FIG. 2 is a schematic sectional view of a structural example of a multilayer semiconductor device using SOI, and FIGS. 3 to 6 illustrate the manufacturing method of the present invention. For illustrative purposes, they are schematic cross-sectional views showing the structure of a multilayer semiconductor device in the order of its steps.
1 to 6, 1 is a multilayer semiconductor device, 10 and 20 are support substrates, 12 is a package substrate, 13 is a bonding pad, 14 is a bonding wire, 15 is a stage, 16 is a heating device, 17 is a movable device, 18 is a direction of pressurization, 11,
21, 31, 41, 51, 61, and 71 are the first layer, second layer, third layer, fourth layer, and (n-2) layer, respectively.
layer, (n-1)th layer and nth active layer, 22
is a transparent substrate, and 109, 209, and 309 are alignment patterns. In Fig. 2, 101, 102,
103, 201, 202, 203 are insulating films, 10
4,204 is a drain region, 105,205 is a source region, 106,206 is a channel region, 10
7,207 is a gate, 108,208 is a wiring, 1
10, 210, 211 are vertical wiring, 112, 21
2 is a metal bump, and 113, 213 is a heat dissipation material.

Claims (1)

【特許請求の範囲】 1 トランジスタ等の回路素子およびこれらを相
互に接続する導電線が集積化された能動層が複数
層積層され、かつ各能動層の回路素子が層間で相
互に有機的に結合された複数層の半導体装置を形
成する半導体装置の製造方法であつて半導体ある
いは絶縁体などから成る支持基板をn枚(nは2
以上の整数)準備し、各支持基板の表面にそれぞ
れ少なくとも一層の能動層(以下第1層,第2
層,…第n層の能動層と称する)を形成し、第2
層,第3層,…第n層の能動層上にそれぞれ透明
基板を透明な接着性材料で密着・接合した後、第
2層,第3層,…第n層の能動層を残して支持基
板を除去し、次に第1層の能動層の表面と第2層
の能動層の裏面を対向させ、両能動層を目合せパ
ターンを用いて互いに位置を整合した後、第1層
の能動層に設けられた接続部と第2層の能動層に
設けられた接続部を互いに密着させるとともに、
両者を結合し、次に第2層の能動層上の透明基板
を除去した後、第3層,第4層,…第n層の能動
層に対しても、第2層の能動層に対して施した前
記工程を繰り返して行うことを特徴とする半導体
装置の製造方法。 2 トランジスタ等の回路素子およびこれらを相
互に接続する導電線が集積化された能動層が複数
層積層され、かつ各能動層の回路素子が層間で相
互に有機的に結合された複数層の半導体装置を形
成する半導体装置の製造方法であつて、半導体あ
るいは絶縁体などから成る支持基板をn枚(nは
2以上の整数)準備し、各支持基板の表面にそれ
ぞれ少なくとも一層の能動層(以下第1層,第2
層,…第n層の能動層と称する)を形成し、第2
層,第3層,…第n層の能動層上にそれぞれ透明
基板を透明な接着性材料で密着・接合した後、第
2層,第3層,…、第n層の能動層を残して支持
基板を除去し、次に第1層の能動層の表面と第2
層の能動層の裏面を対向させ、両能動層を目合せ
パターンを用いて互いに位置を整合した後、第1
層の能動層に設けられた接続部と第2層の能動層
に設けられた接続部を互いに密着させるととも
に、両者を結合し、次に第2層の能動層上の透明
基板を除去した後、第3層,第4層,…第n層の
能動層に対しても、第2層の能動層に対して施し
た前記工程を繰り返して行うことによつて形成さ
れるn層の積層物を並行して複数個作成し、次に
この複数個の積層物のうち1個の積層物を残して
他の積層物の支持基板を除去し、次にこの複数個
の積層物を積層することを特徴とする半導体装置
の製造方法。
[Claims] 1. A plurality of active layers in which circuit elements such as transistors and conductive wires interconnecting these are integrated, and the circuit elements of each active layer are organically coupled to each other between the layers. A semiconductor device manufacturing method for forming a multi-layered semiconductor device, in which n supporting substrates made of semiconductors or insulators are formed (n is 2).
(an integer greater than or equal to
layer,...referred to as the nth active layer), and the second layer is formed.
After adhering and bonding transparent substrates on the active layers of the second, third, and nth layers using transparent adhesive materials, the active layers of the second, third, and nth layers are left and supported. The substrate is removed, and then the front surface of the first active layer faces the back surface of the second active layer, and after aligning both active layers with each other using an alignment pattern, the first active layer The connecting portion provided in the layer and the connecting portion provided in the active layer of the second layer are brought into close contact with each other,
After bonding the two, and then removing the transparent substrate on the second active layer, the third layer, the fourth layer, ... the n-th active layer, and the second active layer. A method for manufacturing a semiconductor device, characterized in that the steps described above are repeated. 2. A multi-layer semiconductor in which a plurality of active layers are laminated, in which circuit elements such as transistors and conductive wires that interconnect them are integrated, and the circuit elements in each active layer are organically bonded to each other between the layers. A method for manufacturing a semiconductor device forming a device, in which n supporting substrates (n is an integer of 2 or more) made of a semiconductor or an insulator are prepared, and at least one active layer (hereinafter referred to as 1st layer, 2nd layer
layer,...referred to as the nth active layer), and the second layer is formed.
After adhering and bonding transparent substrates on the active layers of the layers, third layer, ... nth layer with transparent adhesive materials, the active layers of the second layer, third layer, ..., nth layer are left. The support substrate is removed, and then the surface of the first active layer and the second layer are removed.
After aligning the back sides of the active layers of the layers with each other using an alignment pattern, the first
After the connection portion provided on the active layer of the layer and the connection portion provided on the active layer of the second layer are brought into close contact with each other and bonded together, and then the transparent substrate on the active layer of the second layer is removed. , the third layer, the fourth layer, ... an n-layer laminate formed by repeating the steps described above for the second active layer on the n-th active layer. Create a plurality of laminates in parallel, then remove the supporting substrate of the other laminates while leaving one laminate among the laminates, and then laminate the multiple laminates. A method for manufacturing a semiconductor device, characterized by:
JP58095170A 1983-05-30 1983-05-30 Manufacture of semiconductor device Granted JPS59219953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58095170A JPS59219953A (en) 1983-05-30 1983-05-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58095170A JPS59219953A (en) 1983-05-30 1983-05-30 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS59219953A JPS59219953A (en) 1984-12-11
JPH049383B2 true JPH049383B2 (en) 1992-02-20

Family

ID=14130283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58095170A Granted JPS59219953A (en) 1983-05-30 1983-05-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS59219953A (en)

Also Published As

Publication number Publication date
JPS59219953A (en) 1984-12-11

Similar Documents

Publication Publication Date Title
JP3895595B2 (en) Method for vertically integrating electrical components by back contact
US5614277A (en) Monolithic electronic modules--fabrication and structures
EP3391409B1 (en) Increased contact alignment tolerance for direct bonding
CA1296814C (en) Single wafer moated signal processor
US5087585A (en) Method of stacking semiconductor substrates for fabrication of three-dimensional integrated circuit
TWI392054B (en) Process for collective manufacturing of three-dimensional electronic modules
US5380681A (en) Three-dimensional multichip package and methods of fabricating
JP2001015683A (en) Method for transferring ultra-thin substrate and method for manufacturing multilayer thin-film device using the method
CN104871309A (en) Back-to-back stacked integrated circuit assembly and method of making
JPS6281745A (en) Wafer-scale LSI semiconductor device and its manufacturing method
JPH02199860A (en) High density semiconductor structure and its manufacture
JPS62272556A (en) Three-dimensional semiconductor integrated circuit device and manufacture thereof
JPH01133341A (en) Manufacture of semiconductor device and manufacturing equipment therefor
JP3400459B2 (en) Semiconductor device and manufacturing method
JPH049383B2 (en)
JPH049384B2 (en)
JPH049385B2 (en)
JPS61174661A (en) Semiconductor integrated circuit device and manufacture thereof
JPS63107057A (en) Single crystal substrate
JPH0194651A (en) Semiconductor device and manufacture thereof
JPH06120419A (en) Stacked semiconductor integrated circuit
JP2583764B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH0194640A (en) Semiconductor device and manufacture thereof
JPS634653A (en) Wiring substrate and manufacture thereof
JPH0194652A (en) Semiconductor device and manufacture thereof