JPH049383B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係る。さらに
詳しくは、トランジスタ等の機能素子およびこれ
らを接続する導電線（以下配線と呼ぶ）等が集積
化された能動層が複数層積層され、それぞれ異な
る能動層に集積化された機能素子や回路が互いに
有機的に結線された半導体装置の製造方法に係
る。

第１図に多層の半導体装置の構成例を示す。同
図において、１０は半導体あるいは絶縁体などの
支持基板、１１は該支持基板１０上に形成された
第１層の能動層、２１，３１，４１，５１，６
１，７１はそれぞれ第２層，第３層，第４層，…
…第（ｎ−２）層，第（ｎ−１）層，第ｎ層の能
動層、１２は多層の半導体装置１が実装されるパ
ツケージの基板、１３はボンデイングパツド、１
４はボンデイングワイアである。次に同図を用い
て、従来からよく知られている多層の半導体装置
の製造順序を簡単に説明する。

まず半導体などの支持基板１０の表面に周知の
集積回路作成プロセスを用い、トランジスタなど
の機能素子や配線から成る第１層の能動層１１を
作成する。この時、次に作成される第２層の能動
層２１との結合のためのプロセスも施される。次
に、第１層の能動層１１上に絶縁膜、半導体膜等
を順次形成する。なお該半導体膜として、レーザ
ーアニールあるいは電子ビームアニールなどによ
りポリシリコン膜を再結晶化して得られるシリコ
ン単結晶膜が最も代表的な例である。次に該半導
体膜を用いて、トランジスタ等の機能素子を集積
化した後、これらを結線して第２層の能動層２１
とする。この場合、必要に応じ、第１層の能動層
１１と第２層の能動層２１にそれぞれ形成された
機能素子や回路を互いに結合するとともに、次に
作られる第３層の能動層３１中の回路素子との結
合のためのプロセスも施される。以下、第２層の
能動層２１を作成したプロセスと同様なプロセス
を用い、第３層，第４層，…第（ｎ−２）層，第
（ｎ−１）層，第ｎ層の能動層３１，４１，…５
１，６１，７１を順次作成し、多層の半導体装置
１を形成する。

このようにして製造された半導体装置は平面的
な広がりの他に上下方向に立体的な広がりがある
から、周知の平面的な広がりだけの集積回路に比
べ、集積密度，機能，信号処理能力等がすぐれて
いる。しかし、各能動層を作成するための全ての
プロセスを一層毎に順次施し、次に積みあげてゆ
くために、能動層の層数が増加するにしたがつ
て、デバイス作成に要する時間（TAT）が増大
し、反対に歩留りが低下する、等極めて重大な問
題が生ずる。本発明はこれらの欠点を解決する半
導体装置の製造方法を提供するものである。本発
明によれば、トランジスタ等の回路素子およびこ
れらを相互に接続する導電線が集積化された能動
層が複数層積層され、かつ各能動層の回路素子が
層間で相互に機械的に結合された複数層の半導体
装置を形成する半導体装置の製造方法であつて、
半導体あるいは絶縁体などから成る支持基板をｎ
枚（ｎは２以上の整数）準備し、各支持基板の表
面にそれぞれ少なくとも一層の能動層（以下第１
層，第２層，…第ｎ層の能動層と称する）を形成
し、第２層，第３層，…第ｎ層の能動層上にそれ
ぞれ透明基板を透明な接着性材料で密着・接合し
た後、第２層，第３層，…第ｎ層の能動層を残し
て支持基板を除去し、次に第１層の能動層の表面
と第２層の能動層の裏面、すなわち、透明基板と
反対側の面を対向させ、両能動層を目合せパター
ンを用いて互いに整合した後、第１層の能動層に
設けられた接続部と第２層の能動層に設けられた
接続部を互いに密着させるとともに、両者を結合
し、次に第２層の能動層上の透明基板を除去した
後、第３層，第４層，…第ｎ層の能動層に対して
も、第２層の能動層に対して施した前記工程を繰
り返えして行うことを特徴とする半導体装置の製
造方法が得られる。

更に本発明によればトランジスタ等の回路素子
およびこれらを相互に接続する導電線が集積化さ
れた能動層が複数層積層され、かつ各能動層の回
路素子が層間で相互に有機的に結合された複数層
の半導体装置を形成する半導体装置の製造方法で
あつて、半導体あるいは絶縁体などから成る支持
基板をｎ枚（ｎは２以上の整数）準備し、各支持
基板の表面にそれぞれ少なくとも一層の能動層
（以下第１層，第２層，…第ｎ層の能動層と称す
る）を形成し、第２層，第３層，…第ｎ層の能動
層上にそれぞれ透明基板を透明な接着性材料で密
着・接合した後、第２層，第３層，…第ｎ層の能
動層を残して支持基板を除去し、次に第１層の能
動層の表面と第２層の能動層の裏面を対向させ、
両能動層を目合せパターンを用いて互いに位置を
整合した後、第１層の能動層に設けられた接続部
と第２層の能動層に設けられた接続部を互いに密
着させるとともに、両者を結合し、次に第２層の
能動層上の透明基板を除去した後、第３層，第４
層，…第ｎ層の能動層に対しても、第２層の能動
層に対して施した前記工程を繰り返して行うこと
によつて得られるｎ層の積層物を並行して複数個
作成し、次にこの複数個の積層物のうち１個の積
層物を残して他の積層物の支持基板を除去し、次
にこの複数個の積層物を積層することを特徴とす
る半導体装置の製造方法が得られる。

以下図面を用いて本発明を詳細に説明する。第
２図に本発明の製造方法により作成された半導体
装置の一例を示す。同図において、支持基板１
０，第１層の能動層１１，パツケージの基板１
２，第２層の能動層２１等、第１図と同一の要素
は同一の番号を用いて示してある。なお同図に示
した第１層および第２層の能動層１１および２１
は、シリコン等の半導体を支持基板とし、この上
に二酸化シリコン等の絶縁膜およびポリシリコン
膜を順次堆積し、次に該ポリシリコンをレーザー
アニール等で再結晶化して得られるシリコンの単
結晶膜即ち、SOI（Silicon on Insulator）を用い
て作成した例を示している。

１０１は気相成長（CVD）法等により支持基
板１０上に堆積された二酸化シリコン等の絶縁膜
である。１０４，１０５，１０６は電界効果トラ
ンジスタ（以後FETと呼ぶ）のドレイン領域，
ソース領域，チヤネル領域で、絶縁膜１０１上に
形成された上記のシリコン等の半導体層を用い、
周知のプロセスで形成する。１０７は該FETの
ゲート電極、１０２は該ゲート電極１０７を作成
後、CVD法等により堆積される二酸化シリコン
等の絶縁膜である。１０８はドレイン領域１０
４，ソース領域１０５上の該絶縁膜１０２に配線
用の穴を開口した後、スパツタ法などにより堆積
され、次に写真食刻技術でパターニングしたアル
ミニユーム等の金属配線である。１０９は第１層
と第２層の能動層１１と２１を整合するためのパ
ターン（目合せパターン）で、ここでは一例とし
て、金属配線１０８と同一材料で同時に形成した
場合を示している。１０３はCVD法などにより
形成される二酸化シリコン等の絶縁膜、１１０は
絶縁膜１０３は開口して作られる穴に理め込まれ
たアルミニユーム等の金属の垂直配線、１１２は
該垂直配線１１０上に設けた金などの金属バンプ
である。１１３は絶縁性と熱伝導性が優れた人工
ダイアモンド等の透明な放熱材料である。該放熱
材料は必ずしも必要ではないが、能動層の発熱量
が多い場合には、極めて有効な手段である。ここ
で、該第１層の能動層１１の構成要素をまとめる
と、１０１，１０２，１０３，１０４，１０５，
１０６，１０７，１０８，１０９，１１０，１１
２，１１３等である。同様に第２層の能動層２１
も、二酸化シリコン等の絶縁膜２０１，２０２，
２０３，FET（２０４，２０５，２０６，２０
７，）、金属配線２０８，垂直配線２１０，２１
１，金属バンプ２１２，透明な放熱材料２１３等
から構成される。

以上のよに構成された各能動層１１と２１の整
合は、透明な放熱材料１１３，２１３，透明な絶
縁膜１０３，２０１，２０２，２０３を介し、目
合せパターン２０９を目合せパターン１０９に一
致させることにより行なわれる。又第１層，第２
層の能動層１１，１２中に形成された機能素子の
相互接続は、垂直配線、例えば、２１１と金属バ
ンプ、例えば、１１２とを拡散溶接等の手段で結
合することにより得られる。

第３図から第６図は本発明による半導体装置の
製造方法を工程順に示したもので、第１図および
第２図に示した要素と同一の要素は第１図および
第２図で用いた番号と同一の番号が用いてある。

まず最初に、表面に能動層が形成されているｎ
枚の支持基板を用意することから始まる。次に支
持基板を除去して、能動層のみを得る。このため
に、能動層の表面（支持基板と反対側）にガラ
ス、サフアイア等の透明な基板をワツクス等の透
明な材料で密着する。これを第３図に示す。こう
することにより、透明基板２２が能動層２１を保
護するので、支持基板２０を除去しても、能動層
が破壊されるのを防止することができる。第３図
において、２０は半導体等の支持基板、２１は絶
縁膜，放熱材料，機能素子と配線，目合せパター
ン２０９等からなる第２層となるべき能動層、２
２は透明基板である。

次の工程は支持基板２０の除去である。支持基
板が例えば、シリコンの場合、アルカリ系あるい
はアンモニア系など溶液を用いてポーリツシング
したり、HNO₃，HFおよびCH₃COOHの混合液
を用いてエツチングしたりする、あるいはこの２
つの方法をくみあわせることにより除去できる。
以上の工程は第３層から第ｎ層の能動層について
も同時に施しておく。

次の工程を第４図に示す。１５は支持基板１０
およびその上に形成された第１層の能動層１１を
設置するステージで、ヒーター等の加熱装置１６
を具備している。また該ステージは支持基板１０
を所定の位置に固定するため、周知の吸着機能等
も備えている。１７は、透明基板２２は接着され
た第２層の能動層２１を、能動層側を下に向け、
保持する可動装置で、透明基板等を固定する、周
知の、吸着機能、周知の整合機能、あるいは透明
基板に圧力を加える機能等を備えている。したが
つて、該可動装置１７を前後、左右に移動しなが
ら、第２層の能動層２１内に設けられた目合せパ
ターン２０９を第１層の能動層１１中に設けられ
た目合せパターン１０９と一致させることによ
り、第１層および第２層の能動層を互いに整合さ
せることができる。目合せ完了後第５図に示すよ
うに、該可動装置１７を下方へ平行移動させ、第
１層の能動層１１に設けられた金属バンプ（例え
ば、第２図の１１２）と第２層の能動層２１に設
けられた垂直配線（例えば、第２図の２１１）を
互いに密着させる。この時あらかじめ加熱装置１
６により該金属バンプと垂直配線は、例えば、
350度Ｃ前後に加熱する。これと同時に、該可動
装置１７を制御して、矢印１８の方向へ、例えば
50Kg／mm²程度の圧力を加えれば、金などの金属バ
ンプとアルミニユーム等の垂直配線は拡散溶接さ
れる。したがつて第１層および第２層の能動層中
の機能素子あるいは回路は互いに結線される。次
に、透明基板２２を第２層の能動層２１から除去
することにより、第２層の能動層の積層は完了す
る。

次のステツプは、第６図に示すように、すでに
支持基板が除去された第３層能動層３１を第２層
の能動層２１の上へ積層する工程である。この場
合も、第３図から第５図を用いて説明した第２層
の能動層の積層方法と全く同様に行われる。以
下、第２層，第３層の能動層の積層方法と同様
に、第４層から第ｎ層の能動層を順次積層するこ
とにより、第１図に示すような半導体装置１が形
成される。

以上、多層の半導体装置の製造方法、すなわ
ち、積層方法を詳細に説明した。本発明によれ
ば、第１層，第２層，…第ｎ層の能動層の作成お
よび、第２層から第ｎ層の能動層からの支持基板
の除去が平行して同時に行なわれるから、従来か
らよく知られた多層の半導体装置の作成に要する
時間に比べ、本発明による多層の半導体装置の作
成に要する時間は極めて短縮化される。さらにシ
リコンやガリウム砒素など異なる材質の半導体を
用いた能動層あるいはFETやバイポーラトラン
ジスタなど異なる製造工程により形成された能動
層などを自由に積層できるので、多機能化と、機
能の最適化ができる上、設計の自由度も大きくな
る。又あらかじめ回路等のテストを施して故障の
ない能動層を選択してからこれらを積層できるか
ら、歩留りが極めて高い半導体装置が実現ができ
る。したがつて、生産性が極めて向上する。又透
明な絶縁膜中に設けられた目合せパターンは、不
透明な支持基板を除去した後では、自由に可視で
きるので、従来の方法で層間の目合せ整合が容易
に行なえる。このため、裏面目合せ装置など、大
規模な装置を必要としない、等の長所がある。

なお、本発明の半導体装置の製造方法におい
て、能動層を積層したり、支持基板を除去したり
する場合、能動層，支持基板，透明基板等のサイ
ズは制限されない。又上記説明で使用した材料の
種類（半導体材料，絶縁材料，金属材料，放熱材
料，接着材料，エツチング溶液，等）、製造条件
（温度，圧力，膜厚，等）、あるいは個別の製造方
法（エツチング，ポーリシング，拡散溶接，等）
等は一例であつて、本発明の効果が発揮されるな
らば、上記々載事項に限定されることはない。上
記説明ではSOIを用いて形成された能動層を例に
説明したが、これに限定されることはなく、広く
一般の材料例えば能動層が半導体基板表面に形成
されている場合や半導体基板上のエピタキシヤル
半導体膜に形成されている場合や、SOSのSi膜に
形成されている場合なども適用される。さらに上
記説明で用いた簡単な回路構成も、一例であつ
て、これに限定されることはない。

また前記実施例では支持基板上に能動層が１層
しか形成されていないものを最初にｎ枚用意した
が、これに限る必要はなく、レーザアニール，電
子ビームアニール等の本発明とは別の方法によつ
て能動層があらかじめ複数層形成されているもの
を最初に用意してもよい。

また前記実施例では３層以上の能動層を積層す
る場合を示したが、２層の場合でも本発明は当然
適用できる。

また前記実施例では能動層を１層ずつｎ層積層
して得たｎ層の積層物を、完成された半導体装置
としたが、この認識にとらわれる必要はない。つ
まり本発明においてこのｎ層の積層物上に更に
（ｎ＋１）層，（ｎ＋２）層，…と積層してもよ
い。

またｎ層の積層物を複数個並行して作つてお
き、１個の積層物の支持基板を残して他の積層物
の支持基板を除去し、最後にこれらを前記実施例
と同様にして積層してもよい。また逆にｎ層の積
層物を完成された半導体装置とみなしたとき、例
えばｎ／３層の積層物を３つ並行して製造し、最
後にこの３つを積層してｎ層の半導体装置を完成
してもよい。

【図面の簡単な説明】

第１図は多層の半導体装置の構造例の概略断面
図、第２図はSOIを用いた多層の半導体装置の構
造例の概略断面図、第３図から第６図は本発明の
製造方法を説明するために、その工程順に、多層
の半導体装置の構造を示した概略断面図である。
第１図から第６図において、１は多層の半導体装
置、１０，２０は支持基板、１２はパツケージの
基板、１３はボンデイングパツド、１４はボンデ
イングワイア、１５はステージ、１６は加熱装
置、１７は可動装置、１８は加圧の方向、１１，
２１，３１，４１，５１，６１，７１はそれぞれ
第１層，第２層，第３層，第４層，第（ｎ−２）
層，第（ｎ−１）層および第ｎ層の能動層、２２
は透明基板、１０９，２０９，３０９は目合せパ
ターンである。第２図において１０１，１０２，
１０３，２０１，２０２，２０３は絶縁膜、１０
４，２０４はドレイン領域、１０５，２０５はソ
ース領域、１０６，２０６はチヤネル領域、１０
７，２０７はゲート、１０８，２０８は配線、１
１０，２１０，２１１は垂直配線、１１２，２１
２は金属バンプ、１１３，２１３は放熱材料であ
る。

Claims (1)

1. 【特許請求の範囲】 １ トランジスタ等の回路素子およびこれらを相
   互に接続する導電線が集積化された能動層が複数
   層積層され、かつ各能動層の回路素子が層間で相
   互に有機的に結合された複数層の半導体装置を形
   成する半導体装置の製造方法であつて半導体ある
   いは絶縁体などから成る支持基板をｎ枚（ｎは２
   以上の整数）準備し、各支持基板の表面にそれぞ
   れ少なくとも一層の能動層（以下第１層，第２
   層，…第ｎ層の能動層と称する）を形成し、第２
   層，第３層，…第ｎ層の能動層上にそれぞれ透明
   基板を透明な接着性材料で密着・接合した後、第
   ２層，第３層，…第ｎ層の能動層を残して支持基
   板を除去し、次に第１層の能動層の表面と第２層
   の能動層の裏面を対向させ、両能動層を目合せパ
   ターンを用いて互いに位置を整合した後、第１層
   の能動層に設けられた接続部と第２層の能動層に
   設けられた接続部を互いに密着させるとともに、
   両者を結合し、次に第２層の能動層上の透明基板
   を除去した後、第３層，第４層，…第ｎ層の能動
   層に対しても、第２層の能動層に対して施した前
   記工程を繰り返して行うことを特徴とする半導体
   装置の製造方法。 ２ トランジスタ等の回路素子およびこれらを相
   互に接続する導電線が集積化された能動層が複数
   層積層され、かつ各能動層の回路素子が層間で相
   互に有機的に結合された複数層の半導体装置を形
   成する半導体装置の製造方法であつて、半導体あ
   るいは絶縁体などから成る支持基板をｎ枚（ｎは
   ２以上の整数）準備し、各支持基板の表面にそれ
   ぞれ少なくとも一層の能動層（以下第１層，第２
   層，…第ｎ層の能動層と称する）を形成し、第２
   層，第３層，…第ｎ層の能動層上にそれぞれ透明
   基板を透明な接着性材料で密着・接合した後、第
   ２層，第３層，…、第ｎ層の能動層を残して支持
   基板を除去し、次に第１層の能動層の表面と第２
   層の能動層の裏面を対向させ、両能動層を目合せ
   パターンを用いて互いに位置を整合した後、第１
   層の能動層に設けられた接続部と第２層の能動層
   に設けられた接続部を互いに密着させるととも
   に、両者を結合し、次に第２層の能動層上の透明
   基板を除去した後、第３層，第４層，…第ｎ層の
   能動層に対しても、第２層の能動層に対して施し
   た前記工程を繰り返して行うことによつて形成さ
   れるｎ層の積層物を並行して複数個作成し、次に
   この複数個の積層物のうち１個の積層物を残して
   他の積層物の支持基板を除去し、次にこの複数個
   の積層物を積層することを特徴とする半導体装置
   の製造方法。