JPH0519824B2 - - Google Patents

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は集積回路パターン生成システム、特に
例えば基本ゲートあるいはその集合からなる固定
配線セルがチツプ上のいたる所い生成できうる様
に、その構成要素であるトランジスターや抵抗素
子等が予め規則正しく配置されたマスターバルク
に対して、所定の論理シンボリおよび結線情報か
らなる論理回路図を入力して、配線パターンを自
動設計する集積回路パターン生成システムに関す
るものである。

(B) 技術の背景と問題点 新しい機能の集積回路を容易かつ迅速に供給で
きるようにするために、LSIチツプの構成方式と
して、いわゆるマスタースライス方式が知られて
いる。マスタースライス方式においては、マスタ
ーバルク上に例えばナンド・ゲートなどが構成可
能な基本セル、すなわちトランジスターや抵抗の
集合単位を配列したものを各品種とも共通に用意
しておき、LSIの詳細機能が決定した段階で詳細
な配線パターンを決定するようにされる。

第１図は基本セルが配置された半導体基板の
例、弟２図は基本セル１セルによる３入力ナンド
ゲーム等価回路例、第３図は第２図図示回路のシ
ンボル例、第４図はマクロ論理ブロツクの論理図
の例、第５はマクロ論理ブロツクのシンボル例を
示す。

例えば第１図図示の如く、半導体基板１には、
拡散工程または基本的な配線まで各品種とも共通
に作成されたマスターバルクパターンが、予め用
意される。これには例えば、基本的ナンド、ある
いはノアー等のゲート等が構成可能なように多数
の基本セル２が配列され、基本セル領域３の周囲
には入出力バツフアセル４が設けられる。さらに
周辺に、入出力パツド５が配置される。所望する
論理機能を有する集積回路を必要とする場合、こ
のマスターバルクに、各基本セル２等を接続して
組合わせる配線パターンを与えることによつて、
少ない工程で論理回路を構成することができるよ
うになつている。

詳細なパターン図は省略するが、例えば１個の
基本セル２よつて、第２図図示の如く、代表的な
TTLナンド回路の固定パターンセルが得られる。
この回路を論理シンボル化すると、通常第３図図
示の如く表わされる。この他、基本セルを複数個
使用すれば、もつた多くの入力を持つナンドゲー
トやノアゲートラツチ等の固定パターンセルを作
ることが可能である。さらに規模の大きなものと
しては、例えば第４図の論理図に示す如く、多く
の固定パターンセル（以後セルという）を組合わ
せることによつて、よく知られたＤタイプフリツ
プフロツプを構成することができる。このフリツ
プフロツプを論理シンボル化した例が第５図に示
されている。このような複数個のセルによつて構
成され、ある論理機能を有するものをマクロ論理
ブロツクという。マクロ論理ブロツクは２通りの
実現法がある。

(1) ナンドゲートやノアゲート等のセルを組み合
わせて構成する方法。

つまりセル相互の論理結線関係と全体の論理
シンボルのみを登録しておき、実際の物理的パ
ターンは固定化せず、フレキシブルに構成要素
であるセルを配置し、セル相互もフレキシブル
に最適配線して構成する。

(2) 上記マクロ論理ブロツク及び固定パターンセ
ルを組み合わせて階層構造を持つたマクロ論理
ブロツクを構成する。こちらもやはり論理構成
とシンボルのみを登録しておくという点で扱い
上は同じである。

いづれも展開してしまえば固定パターンセルの
集合体であり、物理的パターンは固定化されてい
ないが、論理構成は定まつている、いわば、フレ
キシブルセルであり、論理回路図面上は１つのシ
ンボルで表現して扱われるものと考えてよい。

従来、各種セルやフレキシブルセルの論理シン
ボルを多数組合わせた集積回路の論理回路図か
ら、集積回路におけるセルの配置・配線を行う場
合、論理回路図の構成要素を、パターン設計を行
う計算機に数値データで入力するのが一般的であ
つた。最近では、例えば方眼紙上に描かれた論理
回路図の図面を、光学的手段などにより読取り、
計算機が内部で論理回路の構成要素を解析するこ
とが考えられている。ところが、従来、マクロ論
理ブロツクについてのシンボルの与え方が明確化
しにくいという問題があつた。その理由は、マク
ロ論理ブロツクが他のマクロ論理ブロツクを利用
して階層的に何個でも組立てられ、一般に定型化
されていないこと、マクロ論理ブロツクの各種入
出力機能の端子が未使用の場合には、論理図面上
には現われてこないことなどにある。また、特に
電源を供給する線などは、論理図面上では、省略
するのが普通であるため、計算機による電源への
配線パターン、特にいわゆるスタツクセルとの結
線設計において、最適化が困難であるという問題
があつた。

そのため、設計者が例えばIC実体配線図から
論理図を起こすときに、まずICの内部の論理を
意識しながら、それに適合するマクロ論理ブロツ
クの端子をさがして作図しなければならないとい
う問題があつた。

(C) 発明の目的と構成 本発明は上記問題点の解決を図り、小規模集積
回路（SSI）、中規模集積回路（MSI）レベルの
機能を有するマクロ論理ブロツクに対し、これら
の標準ロジツクICのICパツケージのイメージを
論理シンボルとして与え、その端子についても、
同じ機能をもつ標準品のICの入出力端子の並び
に合致させ、空端子についてはVcc端子もしくは
GND端子等に接続せしめることによつて、入力
すべき論理図の作成を容易にし、かつその論理図
から完全な情報を得ることができるようにし、さ
らに最適なパターンを設計可能とした集積回路パ
ターン生成システムを提供することを目的として
いる。そのため、本発明の集積回路パターン生成
システムは、集積回路チツプ上の固定配線およ
び／または内部論理構成の定まつたマクロ論理ブ
ロツクの接続関係を、予め定められた論理シンボ
ルにより規定する論理回路図図面データの入力を
行う図形データ入力手段と、前記論理シンボル
と、該論理シンボルに対応づけられた詳細配線デ
ータとが格納されたライブラリと、前記図形デー
タ入力手段によつて入力した論理回路図図面デー
タから、前記ライブラリに基づき論理シンボルを
解析すると共に、該論理シンボルの端子間の結線
を解析して論理回路の結線情報を抽出する論理回
路結線情報抽出手段とを有し、論理回路結線情報
の抽出結果に基づいて集積回路のパターンデータ
を作成する集積回路パターン生成システムにおい
て、前記論理回路結線情報抽出手段において抽出
する論理シンボルは、矩形状図形イメージと、該
矩形状図形の周囲に当該固定配線セルおよび／ま
たはマクロ論理ブロツクの機能に対応して所定の
位置関係で配置された端子であつて電源および／
または接地端子を含む端子イメージとを備え、該
論理シンボルにおける電源および／または接地端
子への結線情報に基づいて、当該論理シンボルの
空端子を処理するスタツクセル結線処理手段を具
備することを特徴としている。以下図面を参照し
つつ説明する。

(D) 発明の実施例 第６図は本発明の一実施例構成、第７図はマク
ロ論理データフアイルの作成処理説明図、第８図
は論理シンボル解析部の処理説明図、第９図は本
発明に関連したマクロ論理ブロツクの論理シンボ
ルの例、第１０図はマクロ論理ブロツクの論理シ
ンボルの具体例、第１１図は第１０図ニ図示論理
シンボルに対応する論理図、第１２図は本発明に
係る論理シンボルを用いた図面の例を示す。

第６図において、論理回路図面１１は、例えば
所定の方眼紙上に描かれた図面であつて、開発し
ようとする集積回路の論理機能を定めるものであ
り、第９図を参照して後述するマクロ論理ブロツ
クの論理シンボルを用いて作成されている。もち
ろん、アンド・ゲートやオア・ゲート等の従来か
ら用いられているシンボルも混在して利用でき
る。図形入力装置１２は、例えば光学的手段によ
り、論理回路図面１１に光を照射して走査し、反
射光の強弱により、論理回路図面１１上の図形デ
ータを入力する装置である。図形データの入力に
専用のグラフイツク・プロセツサが用いられる場
合には、磁気テープ等の外部記憶媒体を経由し
て、またはオンラインでホストの大型コンピユー
タに図形データが引渡される。

例えば、大型コンピユータで実行される命令群
からなる論理シンボル解析部１３は、論理回路図
面１１から得られた図形データから、予め所定の
フオーマツトで定められた各種セル、マクロ論理
ブロツクの論理シンボルを抽出し、シンボルデー
タフアイル２２を参照して、解析するものであ
る。シンボルデータフアイル２２は、どのような
シンボルがどのセルまたはマクロ論理ブロツクに
対応するかを予め登録して記憶しておくライブラ
リである。論理シンボル解析部１３が論理シンボ
ルを抽出した後に、結線データ抽出部１４が起動
される。結線データ１４は、論理シンボル解析部
１３が認知した論理シンボルの端子間の接続情報
を、上記図形データから抽出するものである。抽
出された結線データは、セル／フレキシブルセル
およびその端子間の関係として、論理結線データ
フアイル２７に格納される。論理結線データフア
イル２７は、物理的な位置は固定されていない論
理的レベルにおける接続情報が記録される作業用
のフアイルである。なお、論理シンボル解析部１
３による論理シンボルの抽出および結線データ抽
出部１４による結線データの抽出には、画像認識
における閉領域の抽出および線分抽出等の技術が
用いられるが、種々の方式が知られているので、
その詳細な説明は省略する。

論理階層展開部１５は、入力した論理シンボル
に体するマクロ論理ブロツクについて、マクロ論
理データフアイル２３を参照して、そのマクロ論
理ブロツクを構成する下位レベルのセルおよび他
のマクロ論理ブロツクに展開していく処理を行う
ものである。マクロ論理データフアイル２３に
は、各マクロ論理ブロツク毎に、その構成要素で
あるセル／マクロ論理ブロツク情報およびそれら
の論理的な結線情報が予め登録されて格納されて
いる。このマクロ論理データフアイル２３を繰り
返し参照することによつて、最終的に固定パター
ンに対応する基本セルの論理レベルまで展開処理
を行い、展開結果を論理結線データフアイル２７
に格納する。セルをロジツクについての論理デー
タは、セル論理データフアイル２４から得る。

細部処理部１６は、例えば無効ゲートの消去や
空端子の検査等の、配置・配線の処理に先立つて
必要とする処理を実行するものである。スタツク
セル結線処理部１７は、マクロ論理ブロツクの論
理シンボルで表わされたVcc、GND等の電源／
接地端子が、スタツクセルに結線されるように論
理回路を構成する処理を行うものである。このと
き、スタツクセルは、できるだけ各マクロ論理ブ
ロツクまたはある論理的な機能を有するブロツク
毎に別々に設けられる。そして、マクロ論理ブロ
ツクにおける未使用の空端子については、それぞ
れのマクロ論理ブロツク内において閉じて、空端
子へのDCバイアスを与えるためのスタツクセル
への配線がなされるように考慮される。なお、上
記論理階層展開部１５、細部処理部１６、スタツ
クセル結線処理部１７等による処理の順番は、必
ずしもこの説明の順番どおりでなくてもよい。

自動レイアウト処理部１８は、論理結線データ
フアイル２７の内容を読み出し、セル形状特性デ
ータフアイル２５およびLSIチツプ物理データフ
アイル２６を参照して、各マクロ論理ブロツクを
どの物理的位置のセルを用いて構成するかについ
て、レイアウトを行うものである。セル形状特性
データフアイル２５には、セルを構成する抵抗や
トランジスタ素子の配置情報や寸法情報等が格納
されている。LSIチツプ物理データフアイル２６
には、マスターバルクについての、寸法情報、基
本セル数、入出力バツフアの数、入出力パツド数
等の物理的情報が予め格納されている。自動レイ
アウト処理部１８は、例えば試行錯誤的にセルを
割当て、論理的無予盾性のチエツクや仮想配線長
の評価等を行つて、最適な配置を定める。結果
は、レイアウト出力データフアイル２８に格納す
る。

パターンデータ作成部１９は、レイアウト出力
データフアイル２８の内容を読み出し、セル形状
特性データフアイル２５およびLSIチツプ物理デ
ータフアイル２６を参照して、実パターンデータ
を作成するものである。作成された実パターンデ
ータは、直接または磁気テープ２０等の外部記憶
媒体を経由して、電子ビーム露光装置等のパター
ンジエネレータ２１に入力され、マスク・パター
ンが製作される。チツプ上に直接露光して描画す
ることも可能である。

マクロ処理データフアイル２３は、例えば第７
図図示の如き処理によつて作成される。まず、第
７図図示処理３０より、新たに定義しようとする
マクロ処理ブロツクの論理図１１′を入力する。
この論理図１１′は、セルおよび他の定義済みの
マクロ論理ブロツクの論理シンボルを用いて作成
されたものである。次に処理３１によつて、論理
回路を構成するシンボルおよび結線データを抽出
し、処理３２によつて、構成要素のセルおよびマ
クロ論理ブロツクとそれらの接続情報とからなる
論理データをマクロ論理データフアイル２３に登
録する。以上の処理を繰り返すことにより、階層
的にマクロ論理ブロツクを定義していき、定義済
みのマクロ論理ブロツクついては、以後その内部
構成を意識することなく、論理機能にのみ着目し
て使用することができるようになる。

第８図は、論理シンボル解析部１３における、
特にICパツケージのイメージで表わされた論理
シンボルを図形データから抽出する処理について
示している。まず、処理４０によつて、バツフア
上に用意した図形データを走査し、結線の図形と
シンボルの図形とを区別して、矩形図形を抽出す
る。次に処理４１によつて、抽出した矩形図形の
周囲に所定の位置関係で配置された端子のイメー
ジを抽出する。これらの端子のイメージは、結線
のための線分に接続されている。端子イメージを
抽出したならば、処理４２により、例えば抽出し
た端子の位置関係から、論理シンボルの上下方向
を決定する。処理４３により、この論理シンボル
がどのマクロ論理ブロツクに対応するかについて
の識別情報を読み取り解析する。識別情報は、例
えば矩形図形の所定の位置に配置されたマクロ論
理ブロツク識別名で与えられ、周知の文字認識の
技術により、認識する。認識結果の認識データ
は、処理４４によつて作業用の記憶領域に設定さ
れる。

第９図はICパツケージのイメージで与えられ
るマクロ論理ブロツクのシンボルの例を示してい
る。マクロ論理ブロツクが、例えばデユアル・イ
ン・ラインパツケージのSSI、MSI等と同じ論理
機能をもつとき、そのパツケージの形がそのまま
のイメージでシンボル化される。矩形図形５０に
対して端子イメージ５２が所定の位置関係で配置
される。これらの端子イメージ５２の機能は、
ICパツケージの入出力ピンに対応している。特
に、従来の論理図のシンボルでは、図面上に表わ
されなかつたVcc、GND等の電源／接地端子に
ついても、ICパツケージの入出力ピンに対応し
て、シンボル化される。また、このシンボルに
は、端子の位置関係を明確化するために、シンボ
ルの方向情報が含まれるようにされる。例えば、
この方向情報は、矩形図形５０の中に方向を示す
マーク（図示省略）で与えてもよく、矩形図形５
０の部分的な凹凸（図示省略）によつて与えても
よい。第９図の例では、矩形図形５０の端部から
最初の端子までの間隔ａ、ｂが、上方向について
は、下方向の間隔よりも大となるように定められ
ている。すなわち、この例の場合、間隔ａは間隔
ｂよりも大であるので、ａ側が上方向であると認
識される。シンボル内の領域５１は、マクロ論理
ブロツクの識別情報が与えられる領域であつて、
例えばこの領域５１に書き込まれた符号、文字等
によつて、マクロ論理ブロツク種別が一意に定め
られるようになつている。なお、矩形図形５０
は、必ずしも完全な矩形である必要はなく、実質
的にICパツケージの形を模したと考えられるも
のであればよい。

第１０図は具体的なシンボルの例を示してい
る。第１０図イおよびロ図示のシンボルは、デー
タセレクタ／マルチプレクサの機能を有するマク
ロ論理ブロツクのシンボルであつて、その機能
は、例えばテキサスインストルメント社の非常に
よく知られたSN74LS157、SN74LS158タイプの
集積回路の機能にそれぞれ対応している。このシ
ンボルの端子についても、例えばテキサスインス
トルメント社発行の「The TTL Data Book
for Design Engineers」に記載されているパツ
ケージの入出力ピンの配置に対応するようになつ
ている。同様に第１０図ハおよびニ図示のシンボ
ルは、同期式４ビツトカウンタの機能を有するマ
クロ論理ブロツクのシンボルであつて、例えばテ
キサスインストルント社のSN74LS160、
SN74LS161タイプの集積回路の機能に対応して
いる。これらのTTL集積回路は、当業者におい
ては、非常によく知られており、標準化されて扱
われていると言つてもよく、従つて、これらの
ICパツケージを表象するシンボルを見ただけで、
直ちにその機能、入出力情報が把握されると言つ
てよい。なお、マクロ処理ブロツクの識別名につ
いても、例えば「F157」、「F158」、「F160」、
「F161」の如く、タイプ番号に関連した名称を与
えると便利である。

第１１図は、第１０図ニ図示シンボルによつて
代表されるマクロ論理ブロツクの内部論理構成を
示す図である。第７図で説明した処理により、マ
クロ論理ブロツクについて、一度第１１図図示の
ような内部構成を定義し、マクロ論理データフア
イルにデータを登録すれば、以後その内部構成を
意識することなく、機能だけに着目して、第１０
図ニ図示の如くシンボル化されたマクロ処理ブロ
ツクを利用することができる。電源／接地端子
Vcc、GNDには、それぞれスタツクセルST1、
ST0が割当てられる。スタツクセルは、電源線に
シヨートするだけの機能をもつ基本セルである。

第１２図は本発明に係る入力に用いられる論理
回路の図面の一部分の例を示している。この例で
は、第９図で説明したマクロ論理ブロツクのシン
ボルが、６個用いられている。第１２図からわか
るように、ICボードやIC実体配置図からダイレ
クトに論理図を起こすことができ、論理図を極め
て容易に作成することができる。特に、ICパツ
ケージの入出力ピンをそのままの形で書き写すこ
とができ、従つて誤記、誤接続を生じさせる確率
を大幅に減少させることができる。さらに本発明
の場合、第１２図に示される如く、シンボル化さ
れたマクロ論理ブロツクの空端子を、そのマクロ
論理ブロツクの電源／接地端子Vcc、GNDに接
続することによつて、各空端子が高電位側に接続
されるべきか低電位側に接続されるべきかの情報
を与えることができる。処理装置は、空端子に
DCバイアスを与えるためのスタツクセルへの配
線を、それぞれのマクロ論理ブロツクにおいて処
理できるので、簡潔でレイアウト上好ましい配線
パターンを生成することができる。すなわち、マ
クロ論理ブロツクにVcc、GND等の端子がない
と、通常多くの機能単位に対し、１つのスタツク
セルから配線してしまいがちになり、そのため配
線パターンが複雑化してしまうという欠点がある
が、それが回避される。

(E) 発明の効果 以上説明した如く本発明によれば、ICボード、
IC実体配線図から論理図を起こして高機能集積
回路を作るとき、ダイレクトに作業することがで
き、容易に集積回路のパターンを生成することが
可能になる。また、空端子にDCバイアスを与え
るためのスタツクセルへの配線を簡潔にでき、レ
イアウト上好ましいパターンを生成することがで
きるさらに入力情報となる論理図は、簡明であ
り、その機能・構成が明確化されるため、デバツ
グや他の機能への改造も容易化されるという効果
が付随する。

【図面の簡単な説明】

第１図は基本セルが配置された半導体基板の
例、第２図は基本セル１セルによるナンドゲート
等価回路例、第３図は第２図図示回路のシンボル
例、第４図はマクロ論理ブロツクの論理図の例、
第５図は一般的なマクロ論理ブロツクのシンボル
例、第６図は本発明の一実施例構成、第７図はマ
クロ論理データフアイルの作成処理説明図、第８
図は論理シンボル解析部の処理説明図、第９図は
本発明に関連したマクロ論理ブロツクの論理シン
ボルの例、第１０図はマクロ論理ブロツクの論理
シンボルの具体例、第１１図は第１０図ニ図示論
理シンボルに対応する論理図、第１２図は本発明
に係る論理シンボルを用いた図面の例を示す。 図中、１１は論理回路図面、１２は図形入力装
置、１３は論理シンボル解析部、１７はスタツク
セル結線処理部を表わす。

Claims (1)

1. 【特許請求の範囲】 １ 集積回路チツプ上の固定配線セルおよび／ま
   たは内部論理構成の定まつたマクロ論理ブロツク
   の接続関係を、予め定められた論理シンボルによ
   り規定する論理回路図図面データの入力を行う図
   形データ入力手段と、 前記論理シンボルと、該論理シンボルに対応づ
   けられた詳細配線データとが格納されたライブラ
   リと、 前記図形データ入力手段によつて入力した論理
   回路図図面データから、前記ライブラリに基づき
   論理シンボルを解析すると共に、該論理シンボル
   の端子間の結線を解析して論理回路の結線情報を
   抽出する論理回路結線情報抽出手段とを有し、 論理回路結線情報の抽出結果に基づいて集積回
   路のパターンデータを作成する集積回路パターン
   生成システムにおいて、 前記論理回路結線情報抽出手段において抽出す
   る論理シンボルは、矩形状図形イメージと、該矩
   形状図形の周囲に当該固定配線セルおよび／また
   はマクロ論理ブロツクの機能に対応して所定の位
   置関係で配置された端子であつて電源および／ま
   たは接地端子を含む端子イメージとを備え、 該論理シンボルにおける電源および／または接
   地端子への結線情報に基づいて、当該論理シンボ
   ルの空端子を処理するスタツクセル結線処理手段
   を具備することを特徴とする集積回路パターン生
   成システム。