JPH0527899B2 - - Google Patents
Info
- Publication number
- JPH0527899B2 JPH0527899B2 JP10667185A JP10667185A JPH0527899B2 JP H0527899 B2 JPH0527899 B2 JP H0527899B2 JP 10667185 A JP10667185 A JP 10667185A JP 10667185 A JP10667185 A JP 10667185A JP H0527899 B2 JPH0527899 B2 JP H0527899B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transmission
- transmission path
- branch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
〔産業上の利用分野〕
この発明は、主として非同期動作するシステム
間でデータ伝送を行なうデータ伝送装置に関し、
特にデータを選択的に条件分岐させるデータ伝送
装置に関するものである。
〔従来の技術〕
従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO(フアーストイン・フアース
トアウト)メモリをシステム間のバツフアとして
用いる方法が一般的であつた(インタフエイス
1984年8月号 第268頁〜第270頁参照)。例えば、
非同期に動作するAシステムとBシステム間でデ
ータ伝送を行なう場合には、第8図に示されるよ
うに、Aシステム1の出力とBシステム2の入力
との間にFIFOメモリ3を接続し、Aシステム1
の出力をバツフアする構成がとられる。また複数
の非同期システム間でデータ伝送を行なう場合に
は、第9図に示されるように、各非同期システム
4〜7間にFIFOメモリ8〜10を接続する構成
がとられる。
ところで従来のデータ伝送装置では、FIFOメ
モリは単にデータのバツフア機能を有するだけで
あるので、このようなFIFOメモリを非同期シス
テム間のデータ伝送に用いるようにすると複数の
非同期システムを直列的にしか接続することがで
きず、そのためFIFOメモリによつて接続された
全体システムは単純なカスケード接続によるパイ
プライン処理機構を構築するにすぎず、その自由
度が極めて低いという問題があつた。
これに対し、本件出願人は、非同期システム間
を接続して全体システムを構築する際に大きな自
由度を与えることのできるデータ伝送装置を開発
し、出願している(特願昭60−33035号、特願昭
60−33036号参照)。これは非同期自走式シフトレ
ジスタを用いて入力データ伝送路、出力データ伝
送路、分岐データ伝送路、合流データ伝送路を構
成し、入力データ伝送路上のデータが分岐すべき
データであるか否かを分岐判定手段で判定し、分
岐すべきデータであるときはこのデータを入力デ
ータ伝送路から分岐データ伝送路に与え、それ以
外のときは入力データ伝送路上のデータを出力デ
ータ伝送路に与えるようにし、一方、入力及び出
力データ伝送路上に空きバツフアがあるときは合
流データ伝送路上のデータを出力データ伝送路に
与えるようにし、これらにより非同期システムを
直列的のみならず並列的にも接続できるようにし
たものである。
〔発明が解決しようとする問題点〕
しかるに上述のデータ伝送装置では、データの
分岐条件についてはこれを固定したものとして扱
つており、動作状態において変更することを全く
考慮しておらず、例えばシステムの初期化時に分
岐条件を任意に設定できず、処理の柔軟性の面で
好ましくないという問題があつた。
この発明は、以上のような問題点に鑑みてなさ
れもので、動作状態においてデータの分岐条件を
変更できるデータ伝送装置を提供することを目的
としている。
〔問題点を解決するための手段〕
本願の第1の発明は、入力データ伝送路、出力
データ伝送路及び分岐データ伝送路を自走式シフ
トレジスタを用いて構成し、又設定分岐条件でも
つて入力データ伝送路上のデータが分岐データか
否かを判定する分岐判定手段と、入力データ伝送
路上のデータを通常は出力データ伝送路に、分岐
データの時は分岐データ伝送路に与える分岐制御
手段と、入力データ伝送路に特定の識別子を有す
る特定データが入力された時にこの特定データを
検知し該データに応じて分岐判定手段の分岐条件
を変更する分岐条件変更手段とを設けるようにし
たものである。
また本願の第2の発明は、上記第1の発明に加
えて、分岐判定手段での分岐条件変更後、特定デ
ータを消去する特定データ消去手段を設けるよう
にしたものである。
〔作用〕
第1の発明では、装置の動作中に、特定の識別
子を有する特定データが入力データ伝送路に入力
されると、分岐条件変更手段がこれを検知して分
岐判定手段の分岐条件を変更し、こうして動作状
態において分岐条件が変更されるものである。
また第2の発明では、装置の動作中に特定デー
タにより分岐条件が変更され、その後特定データ
消去手段が特定データを消去し、こうして動作状
態において分岐条件の変更と特定データの消去と
が行なわれるものである。
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図ないし第7図は本願の第2の発明の一実
施例によるデータ伝送装置を示す。第1図は本実
施例の全体構成図を示し、図において、11a,
11b,12,13は非同期自走式シフトレジス
タを用いて構成された入力データ伝送路、出力デ
ータ伝送路及び分岐データ伝送路、14は入力デ
ータ伝送路11a,11b上のデータを出力デー
タ伝送路12または分岐データ伝送路13に与え
る分岐制御部、15は予め分岐条件が設定され、
これと入力データ伝送路11b上のデータの有す
る条件と比較して両者が一致したときは分岐制御
部14に分岐制御信号を与える分岐判定部、17
は入力データ伝送路11a,11bに特定の識別
子を有する特定データが入力された時に、この入
力データ伝送路11a上の特定データを検知し、
該データに応じて分岐判定部15の分岐条件を変
更する分岐条件変更部、18は分岐条件の変更後
に特定データを消去する特定データ消去部であ
る。
また第2図及び第3図は入力データ伝送路11
a,11b、出力データ伝送路12及び分岐デー
タ伝送路13に用いられる非同期自走式シフトレ
ジスタの一例を示す。第2図において、19は並
列データラツチ、20は3入力NAND21,2
入力NAND22,23によつて構成され、並列
データラツチ19に立上りエツジトリガを与える
転送制御回路(以下C素子と記す)である。非同
期自走式シフトレジスタとは、入力されたデータ
を次段のレジスタが空いていることを条件として
シフトクロツクを用いずに自動的に出力方向にシ
フトしていくようなレジスタをいい、データのバ
ツフア機能を有するものである。そしてこの非同
期自走式シフトレジスタは並列データラツチ19
とC素子20とから構成され、C素子20はP
0,P3の2つの入力を受け、P1,P2の2つ
の出力を出すものであり、C素子20の内部状態
はこの4つの信号P0〜P3の状態によつて決定
され、下表に示すようにS0〜S8の9つの状態
をとる。なお以下の説明では、論理値の0、1は
各々信号値のローレベル、ハイレベルに相当する
ものとする。
[Industrial Application Field] The present invention relates to a data transmission device that transmits data between systems that mainly operate asynchronously.
In particular, the present invention relates to a data transmission device that selectively branches data conditionally. [Prior Art] Conventionally, a common method for transmitting data between asynchronous systems was to use FIFO (first-in, first-out) memory as a buffer between systems (interface
(See August 1984 issue, pages 268-270). for example,
When transmitting data between the A system and the B system which operate asynchronously, as shown in FIG. 8, a FIFO memory 3 is connected between the output of the A system 1 and the input of the B system 2. A system 1
A configuration is adopted to buffer the output of. Further, when data is transmitted between a plurality of asynchronous systems, a configuration is adopted in which FIFO memories 8 to 10 are connected between each asynchronous system 4 to 7, as shown in FIG. By the way, in conventional data transmission devices, FIFO memory only has a data buffering function, so if such FIFO memory is used for data transmission between asynchronous systems, multiple asynchronous systems can only be connected in series. As a result, the overall system connected by FIFO memory consists of a simple pipeline processing mechanism using cascade connections, which has an extremely low degree of freedom. In response, the applicant has developed and filed an application for a data transmission device that can provide greater flexibility when constructing an entire system by connecting asynchronous systems (Japanese Patent Application No. 60-33035). , Tokugansho
60-33036). This uses asynchronous self-propelled shift registers to configure input data transmission paths, output data transmission paths, branch data transmission paths, and merge data transmission paths, and determines whether the data on the input data transmission path is data that should be branched. is judged by a branch judgment means, and if the data should be branched, the data is given from the input data transmission path to the branch data transmission path, and otherwise, the data on the input data transmission path is given to the output data transmission path. On the other hand, when there is an empty buffer on the input and output data transmission paths, the data on the merged data transmission path is given to the output data transmission path, so that asynchronous systems can be connected not only in series but also in parallel. This is what I did. [Problems to be Solved by the Invention] However, in the above-mentioned data transmission device, the data branching conditions are treated as fixed, and changes in the operating state are not considered at all. There was a problem in that branching conditions could not be arbitrarily set during initialization, which was undesirable in terms of processing flexibility. The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a data transmission device that can change data branching conditions in an operating state. [Means for solving the problem] The first invention of the present application configures the input data transmission line, the output data transmission line, and the branch data transmission line using self-propelled shift registers, and A branching determination means for determining whether the data on the input data transmission path is branch data; and a branching control means for normally applying the data on the input data transmission path to the output data transmission path, and when it is branch data, to the branch data transmission path. , branching condition changing means is provided for detecting specific data having a specific identifier when inputted to the input data transmission path and changing the branching condition of the branching determination means in accordance with the data. be. A second invention of the present application is, in addition to the first invention, provided with specific data erasing means for erasing specific data after the branch determining means changes the branch condition. [Operation] In the first invention, when specific data having a specific identifier is input to the input data transmission line during operation of the device, the branch condition changing means detects this and changes the branch condition of the branch determining means. and thus the branching conditions are changed in the operating state. Further, in the second invention, the branch condition is changed by specific data while the device is operating, and then the specific data erasing means erases the specific data, and thus the branch condition is changed and the specific data is erased in the operating state. It is something. [Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1 to 7 show a data transmission device according to an embodiment of the second invention of the present application. FIG. 1 shows an overall configuration diagram of this embodiment, and in the figure, 11a, 11a,
11b, 12, and 13 are input data transmission lines, output data transmission lines, and branch data transmission lines configured using asynchronous self-running shift registers; 14 is a data transmission line that outputs the data on the input data transmission lines 11a and 11b; 12 or a branch control section 15 which supplies the branch data transmission line 13 with branch conditions set in advance;
a branch determining unit 17 which compares this with the conditions of the data on the input data transmission path 11b and provides a branch control signal to the branch control unit 14 when the two match;
detects specific data on the input data transmission path 11a when specific data having a specific identifier is input to the input data transmission paths 11a and 11b,
A branch condition changing section 18 changes the branch condition of the branch determining section 15 in accordance with the data, and a specific data erasing section 18 erases specific data after changing the branch condition. In addition, FIGS. 2 and 3 show the input data transmission line 11.
11b, an example of an asynchronous self-running shift register used for the output data transmission line 12 and the branch data transmission line 13. In Figure 2, 19 is a parallel data latch, 20 is a 3-input NAND 21, 2
This is a transfer control circuit (hereinafter referred to as C element) which is configured by input NANDs 22 and 23 and provides a rising edge trigger to the parallel data latch 19. An asynchronous self-running shift register is a register that automatically shifts input data in the output direction without using a shift clock, provided that the next register is empty, and it is a register that automatically shifts input data in the output direction without using a shift clock. It has a function. This asynchronous free-running shift register is a parallel data latch 19.
and a C element 20, and the C element 20 is P
It receives two inputs, 0 and P3, and outputs two outputs, P1 and P2, and the internal state of the C element 20 is determined by the states of these four signals P0 to P3, as shown in the table below. takes nine states S0 to S8. In the following description, it is assumed that logical values 0 and 1 correspond to low level and high level signal values, respectively.
以上のように本発明によれば、データ伝送装置
において、選択的分岐を行なえるようにするとと
もに、その分岐条件を動作中に特定のデータを流
して変更するようにしたので、処理の柔軟性を大
幅に向上できる効果がある。
As described above, according to the present invention, it is possible to perform selective branching in a data transmission device, and the branching conditions can be changed by passing specific data during operation, thereby providing processing flexibility. It has the effect of significantly improving
第1図は本願の第2の発明の一実施例によるデ
ータ伝送装置の全体構成図、第2図及び第3図は
ともに上記装置において用いられる非同期自走式
シフトレジスタの1例を示す回路構成図、第4図
はこの非同期自走式シフトレジスタの機能を説明
するための図、第5図a,bはともに上記装置の
具体的な回路構成図、第6図は上記装置の動作を
説明するためのタイミングチヤートを示す図、第
7図は上記装置において用いられる特定データパ
ケツトの構成を示す図、第8図及び第9図は従来
のデータ伝送装置を示す図である。
11a,11b……入力データ伝送路、12…
…出力データ伝送路、13……分岐データ伝送
路、14……分岐制御部、15……分岐判定部、
17……分岐条件変更部、18……特定データ消
去部。なお図中同一符号は同一又は相当部分を示
す。
FIG. 1 is an overall configuration diagram of a data transmission device according to an embodiment of the second invention of the present application, and FIGS. 2 and 3 both show circuit configurations of an example of an asynchronous free-running shift register used in the above device. Figures 4 and 4 are diagrams for explaining the functions of this asynchronous self-propelled shift register, Figures 5a and b are both concrete circuit configuration diagrams of the above device, and Figure 6 explains the operation of the above device. FIG. 7 is a diagram showing the structure of a specific data packet used in the above device, and FIGS. 8 and 9 are diagrams showing a conventional data transmission device. 11a, 11b...input data transmission path, 12...
...output data transmission line, 13...branch data transmission line, 14...branch control section, 15...branch determination section,
17...Branch condition changing unit, 18...Specific data erasing unit. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
装置であつて、複数のデータラツチ及び隣接段の
転送制御回路からの制御信号に応じて自段のデー
タラツチを制御する各段の転送制御回路からなる
自走式シフトレジスタを用いて構成された入力デ
ータ伝送路、出力データ伝送路及び分岐データ伝
送路と、設定分岐条件でもつて上記入力データ伝
送路上のデータが分岐すべきデータか否かを判定
する分岐判定手段と、通常は上記入力データ伝送
路上のデータを上記出力データ伝送路に与え上記
分岐判定手段が上記入力データ伝送路上のデータ
を分岐すべきデータと判定した時は該データを上
記分岐データ伝送路に与える分岐制御手段と、上
記入力データ伝送路に特定の識別子を有する特定
データが入力された時に上記入力データ伝送路上
の特定データを検知し該データに応じて上記分岐
判定手段の分岐条件を変更する分岐条件変更手段
とを備えたことを特徴とするデータ伝送装置。 2 システム間のデータ伝送を行なうデータ伝送
装置であつて、複数のデータラツチ及び隣接段の
転送制御回路からの制御信号に応じて自段のデー
タラツチを制御する各段の転送制御回路からなる
自走式シフトレジスタを用いて構成された入力デ
ータ伝送路、出力データ伝送路及び分岐データ伝
送路と、設定分岐条件でもつて上記入力データ伝
送路上のデータが分岐すべきデータか否かを判定
する分岐判定手段と、通常は上記入力データ伝送
路上のデータを上記データ伝送路に与え上記分岐
判定手段が上記入力データ伝送路上のデータを分
岐すべきデータと判定した時は該データを上記分
岐データ伝送路に与える分岐制御手段と、上記入
力データ伝送路に特定の識別子を有する特定デー
タが入力された時に上記入力データ伝送路上の特
定データを検知し該データに応じて上記分岐判定
手段の分岐条件を変更する分岐条件変更手段と、
上記分岐判定手段における分岐条件変更後上記特
定データを消去する特定データ消去手段とを備え
たことを特徴とするデータ伝送装置。[Scope of Claims] 1. A data transmission device that performs data transmission between systems, which includes a plurality of data latches and transfer control at each stage that controls its own data latch according to control signals from transfer control circuits at adjacent stages. An input data transmission path, an output data transmission path, and a branch data transmission path configured using a self-propelled shift register consisting of a circuit, and whether or not the data on the input data transmission path is data that should be branched based on the set branching conditions. a branching determining means for determining the data on the input data transmission path, and normally applying the data on the input data transmission path to the output data transmission path, and when the branching determining means determines that the data on the input data transmission path is data to be branched, the data is branch control means for applying to the branch data transmission path; and branch judgment means for detecting specific data on the input data transmission path when specific data having a specific identifier is input to the input data transmission path, and depending on the data. A data transmission device comprising a branch condition changing means for changing a branch condition of the data transmission device. 2. A data transmission device that transmits data between systems, which is a self-running type consisting of multiple data latches and a transfer control circuit at each stage that controls the data latch at each stage according to control signals from the transfer control circuit at the adjacent stage. An input data transmission path, an output data transmission path, and a branch data transmission path configured using shift registers, and a branching determination means for determining whether data on the input data transmission path is data to be branched based on a set branching condition. Usually, the data on the input data transmission path is applied to the data transmission path, and when the branch determining means determines that the data on the input data transmission path is data to be branched, the data is applied to the branch data transmission path. branching control means; and branching for detecting specific data on the input data transmission path when specific data having a specific identifier is input to the input data transmission path and changing the branching condition of the branching determination device in accordance with the data. Condition changing means,
A data transmission device comprising: specific data erasing means for erasing the specific data after a branch condition change in the branch determining means.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60106671A JPS61262957A (en) | 1985-05-17 | 1985-05-17 | Data transmitting device |
| US06/830,750 US4881196A (en) | 1985-02-19 | 1986-02-19 | Data transmission line branching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60106671A JPS61262957A (en) | 1985-05-17 | 1985-05-17 | Data transmitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61262957A JPS61262957A (en) | 1986-11-20 |
| JPH0527899B2 true JPH0527899B2 (en) | 1993-04-22 |
Family
ID=14439536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60106671A Granted JPS61262957A (en) | 1985-02-19 | 1985-05-17 | Data transmitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262957A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07110798A (en) * | 1993-08-19 | 1995-04-25 | Kofu Nippon Denki Kk | Parallel processing system |
-
1985
- 1985-05-17 JP JP60106671A patent/JPS61262957A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61262957A (en) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477643B1 (en) | Process for automatic dynamic reloading of data flow processors (dfps) and units with two-or-three-dimensional programmable cell architectures (fpgas, dpgas, and the like) | |
| EP0102242B1 (en) | Data processing apparatus | |
| KR100288038B1 (en) | Pipeline semiconductor device suitable for ultra-large scale integration | |
| US5208491A (en) | Field programmable gate array | |
| US5386585A (en) | Self-timed data pipeline apparatus using asynchronous stages having toggle flip-flops | |
| US4884192A (en) | Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data | |
| EA004240B1 (en) | Configurable processor and method of synchronizing a processing system | |
| JPH0786525B2 (en) | Diagnostic circuit | |
| US5732233A (en) | High speed pipeline method and apparatus | |
| EP1388048B1 (en) | Storage system for use in custom loop accellerators | |
| JPH0527899B2 (en) | ||
| JPH0424737B2 (en) | ||
| JPH0535458B2 (en) | ||
| US6198305B1 (en) | Reduced area product-term array | |
| JPH0444968B2 (en) | ||
| JPH0424738B2 (en) | ||
| JPH0424739B2 (en) | ||
| JPH0444967B2 (en) | ||
| JPH0364900B2 (en) | ||
| JPH0424735B2 (en) | ||
| US20040027909A1 (en) | Self-synchronous FIFO memory device | |
| JPH0426509B2 (en) | ||
| JPH0424736B2 (en) | ||
| JP2583501B2 (en) | Data transmission circuit | |
| JPH0364912B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |