JPH053035B2 - - Google Patents
Info
- Publication number
- JPH053035B2 JPH053035B2 JP61255172A JP25517286A JPH053035B2 JP H053035 B2 JPH053035 B2 JP H053035B2 JP 61255172 A JP61255172 A JP 61255172A JP 25517286 A JP25517286 A JP 25517286A JP H053035 B2 JPH053035 B2 JP H053035B2
- Authority
- JP
- Japan
- Prior art keywords
- area pattern
- coordinate data
- wide area
- wide
- unit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔概要〕
計算機援用設計装置(以下CADと称す)を用
い、広面積パターンの座標データを作成する場
合、所望の広面積パターン内の、回路を構成する
ネツト部分を示す座標データの周囲に、少なくと
も導体パターン間で必要な導体のない間隔を持つ
座標データを作成する座標データ作成手段を持た
せ、広面積パターンデータ作成範囲座標データを
入力するだけで、広面積パターンの座標データが
作成出来るようにすることで、広面積パターンデ
ータ作成の手間を大幅に省けるようにしたもので
ある。[Detailed Description of the Invention] [Summary] When creating coordinate data of a wide-area pattern using a computer-aided design device (hereinafter referred to as CAD), it is necessary to indicate the net portions constituting the circuit within the desired wide-area pattern. By providing a coordinate data creation means that creates coordinate data with at least the necessary conductor-free spacing between the conductor patterns around the coordinate data, and by simply inputting the coordinate data of the wide area pattern data creation range, the wide area pattern can be created. By making it possible to create coordinate data, it is possible to greatly reduce the effort involved in creating wide area pattern data.
本発明は、CADを用い、既に記憶しているプ
リント板基板の外枠座標データ及びランド、ビア
(両面接続を行うスルーホールのプリント板の表
面部分の導体パターン)、ライン等の回路を構成
するネツト部分を示す座標データを用い、広面積
パターン内の該回路を構成するネツト部分の周囲
に、少なくとも導体パターン間で必要な導体のな
い間隔を持つ広面積パターンの座標データを作成
する計算機援用設計装置の改良に関する。
The present invention uses CAD to construct circuits such as already stored outer frame coordinate data of a printed circuit board, lands, vias (conductor patterns on the surface of a printed circuit board with through-holes for double-sided connection), and lines. A computer-aided design for creating coordinate data of a wide-area pattern having at least the necessary conductor-free spacing between conductor patterns around the net portion constituting the circuit in the wide-area pattern using coordinate data indicating a net part. Concerning improvements to equipment.
プリント板にて、広面積パターンを用いるの
は、電圧降下を少なくする為に広面積とする電源
供給用の導体パターン(内部に回路を構成するネ
ツト部分を含む場合がある)とか、ノイズ発生防
止の為に、回路を構成するネツト部分以外を一面
にアースにする導体パターンを形成する場合等に
用いる。 Wide-area patterns are used on printed circuit boards, such as in wide-area conductor patterns for power supply (which may include internal circuitry) to reduce voltage drop, and to prevent noise generation. For this reason, it is used when forming a conductor pattern that is grounded all over except for the net part that makes up the circuit.
尚ランド、ビアがアース電位で、広面積パター
ンがアースの場合でも、半田付けを良好にする為
に、ランド、ビアの周囲は、導体パターン間で必
要な間隔の導体のない部分を作る打ち抜きとして
いる。 Even if the lands and vias are at ground potential and the wide-area pattern is grounded, in order to ensure good soldering, the areas around the lands and vias should be punched out to create a non-conductor area with the required spacing between the conductor patterns. There is.
上記広面積パターンデータ作成方法としては手
間を少なく出来ることが望ましい。 It is desirable that the method for creating the wide-area pattern data requires less effort.
従来は、例えば第10図に示す如く、部品を挿
入する孔の周囲に導体部分のあるランド50があ
り、これを内部に持つ広面積パターンを作成しよ
うとすると、第1図に示すタブレツト2より、表
示装置3に表示したランド50を見ながら、ラン
ド50の周囲に、導体パターン間で必要な間隔の
導体のない部分を作る為の座標〜及び広面積
パターンデータ作成範囲の外形の座標〜を、
タブレツト2上にヒツトしなければならない。
Conventionally, as shown in FIG. 10, for example, there is a land 50 with a conductor portion around the hole into which the component is inserted, and when trying to create a wide-area pattern with this land inside, the tablet 2 shown in FIG. , while looking at the land 50 displayed on the display device 3, calculate the coordinates for creating a non-conductor part with the required spacing between conductor patterns around the land 50 and the coordinates of the outer shape of the wide area pattern data creation range. ,
Must be hit on Tablet 2.
広面積パターンの座標データを作成するのに
は、このヒツトを広面積パターンデータ作成範囲
内全体にわたつて行なつた後、回路を構成するネ
ツト部分と、広面積パターンとの交差、ニアミス
等をチエツクし、エラー箇所があれば、その部分
の広面積パターンデータを再入力せねばならず、
広面積パターン座標データを作成するのに手間が
かかるといつた問題点が生じていた。 To create coordinate data for a wide-area pattern, perform this operation over the entire wide-area pattern data creation area, and then check for intersections, near misses, etc. between the net parts that make up the circuit and the wide-area pattern. Check and if there is an error, you will have to re-enter the wide area pattern data for that part.
A problem has arisen in that it takes time and effort to create wide-area pattern coordinate data.
本発明はこのような点に鑑みなされたもので広
面積パターンデータ作成範囲座標データを入力す
るだけで、広面積パターンの座標データが作成出
来るようにした計算機援用設計装置が提供するこ
とを目的としている。 The present invention was made in view of the above points, and an object of the present invention is to provide a computer-aided design device that can create coordinate data of a wide area pattern by simply inputting wide area pattern data creation range coordinate data. There is.
〔問題点を解決するための手段〕
第1図は本発明の計算機援用設計装置の原理ブ
ロツク図を示す。[Means for Solving the Problems] FIG. 1 shows a basic block diagram of the computer-aided design apparatus of the present invention.
第1図に示す如く、プリント板基板の外枠座標
データ及びランド、ビア、ライン等の回路を構成
するネツト部分を示す座標データ、導体パターン
間で必要な導体のない間隔、広面積パターンを形
成する最小幅を記憶している計算機援用設計装置
60において、広面積パターンの座標データを作
成する範囲を示す広面積パターンデータ作成範囲
座標データを入力すると、該作成範囲座標データ
内のネツト部分を示す座標データを読み出す読出
手段62と、該作成範囲座標データ内に、広面積
パターンを形成する最小幅で区切つたマトリツク
ス格子を作成し、全ネツト部分をそれ自身の大き
さから、導体パターン間で必要な導体のない間隔
に加え広面積パターンを形成する最小幅の1/2を
加えた大きさに拡大した領域を作成し、該領域が
マトリツクス単位要素の中心迄及んだマトリツク
ス単位要素は広面積パターン発生不可とし、広面
積パターン発生不可としたマトリツクス単位要素
に沿つて広面積パターン発生可能なマトリツクス
単位要素の中心点をたどり閉ループを作り、広面
積パターン発生不可のマトリツクス単位要素が該
閉ループの外側にある時は、該閉ループを広面積
パターンを形成する最小幅の1/2拡大し、内側に
ある時は該閉ループを広面積パターンを形成する
最小幅の1/2縮小した閉ループを作り、拡大した
場合は広面積パターンの外側の座標データとし、
縮小した場合は広面積パターンデータ作成範囲座
標データが外側座標データである広面積パターン
の内側の座標データとする座標データ作成手段6
1を持たせた構成とする。 As shown in Figure 1, the outer frame coordinate data of the printed circuit board, the coordinate data showing the net parts such as lands, vias, and lines that make up the circuit, the necessary spacing without conductors between conductive patterns, and the formation of a wide area pattern. When inputting wide-area pattern data creation range coordinate data indicating the range for creating coordinate data of a wide-area pattern in the computer-aided design device 60 that stores the minimum width to be created, the computer-aided design device 60 stores the minimum width of the wide-area pattern. A reading means 62 for reading the coordinate data and a matrix lattice divided by the minimum width that forms a wide area pattern are created within the creation range coordinate data, and all the net parts are divided between the conductor patterns from their own size. A matrix unit element whose size extends to the center of the matrix unit element is created by adding 1/2 of the minimum width that forms a wide area pattern in addition to the spacing without conductors. A closed loop is created by tracing the center point of the matrix unit element that can generate a wide area pattern along the matrix unit element that is not allowed to generate a wide area pattern, and the matrix unit element that cannot generate a wide area pattern is located outside the closed loop. When it is inside, the closed loop is expanded by 1/2 of the minimum width that forms a wide area pattern, and when it is inside, the closed loop is created and expanded by 1/2 of the minimum width that forms a wide area pattern. If so, use the coordinate data outside the wide area pattern,
In the case of reduction, the coordinate data creation means 6 sets the wide area pattern data creation range coordinate data as the inner coordinate data of the wide area pattern, which is the outer coordinate data.
1.
本発明によれば、広面積パターンデータ作成範
囲座標データを入力すると、読出手段62にて該
作成範囲座標データ内のネツト部分を示す座標を
読出し、座標データ作成手段61にて、該作成範
囲座標データ内に、広面積パターンを形成する最
小幅で区切つたマトリツクス格子を作成し、全ネ
ツト部分をそれ自身の大きさから、導体パターン
間で必要な導体のない間隔に加え広面積パターン
を形成する最小幅の1/2を加えた大きさに拡大し
た領域を作成し、該領域がマトリツクス単位要素
の中心迄及んだマトリツクス単位要素は広面積パ
ターン発生不可とし、広面積パターン発生不可と
したマトリツクス単位要素に沿つて広面積パター
ン発生可能なマトリツクス単位要素の中心点をた
どり閉ループを作り、広面積パターン発生不可の
マトリツクス単位要素が該閉ループの外側にある
時は、該閉ループを広面積パターンを形成する最
小幅の1/2拡大し、内側にある時は該閉ループを
広面積パターンを形成する最小幅の1/2縮小した
閉ループを作り、拡大した場合は広面積パターン
の外側の座標データとし、縮小した場合は広面積
パターンデータ作成範囲座標データが外側座標デ
ータである広面積パターンの内側の座標データと
するので、広面積パターンデータ作成範囲座標デ
ータを入力するだけで、広面積パターンの座標デ
ータを得ることが出来、広面積パターンデータ作
成の手間を非常に省くことが出来る。
According to the present invention, when wide-area pattern data creation range coordinate data is input, the reading means 62 reads the coordinates indicating the net part within the creation range coordinate data, and the coordinate data creation means 61 reads the creation range coordinates. Create a matrix lattice in the data separated by the minimum width that forms a wide-area pattern, and add all net portions from their own size to the required conductor-free spacing between conductor patterns to form a wide-area pattern. A region expanded to the size of 1/2 of the minimum width is created, and a matrix unit element in which the region extends to the center of the matrix unit element is prohibited from generating a wide area pattern, and a matrix is created in which a wide area pattern cannot be generated. A closed loop is created by tracing the center point of a matrix unit element that can generate a wide area pattern along the unit element, and when a matrix unit element that cannot generate a wide area pattern is outside the closed loop, the closed loop is used to form a wide area pattern. When it is inside, create a closed loop that is reduced by 1/2 of the minimum width that forms a wide area pattern, and when it is expanded, use it as coordinate data for the outside of the wide area pattern, When reduced, the wide area pattern data creation range coordinate data will be the inner coordinate data of the wide area pattern whose outer coordinate data is the outer coordinate data, so just by inputting the wide area pattern data creation range coordinate data, you can create the wide area pattern coordinate data. can be obtained, and the effort of creating wide-area pattern data can be greatly reduced.
以下本発明の1実施例に付き図に従つて説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.
第2図は1例のCADのブロツク図、第3図は
本発明の実施例の座標データ作成手段のプログラ
ムのフローチヤート、第4図は1例のマトリツク
ス生成を示す図、第5図は領域拡大説明図、第6
図は1例の広面積パターン作成のフローを示す
図、第7図はラインがマトリツクス格子線上にき
た場合の広面積パターン作成のフローを示す図、
第8図は1例の回路を構成するネツト部分を示す
図、第9図は1例の広面積パターンを示す図であ
る。 Fig. 2 is a block diagram of an example of CAD, Fig. 3 is a flowchart of a program of the coordinate data creation means of the embodiment of the present invention, Fig. 4 is a diagram showing an example of matrix generation, and Fig. 5 is a diagram of a region. Enlarged explanatory diagram, No. 6
The figure shows an example of the flow of creating a wide area pattern, and Figure 7 is a diagram showing the flow of creating a wide area pattern when the lines are on the matrix grid lines.
FIG. 8 is a diagram showing a net portion constituting an example of a circuit, and FIG. 9 is a diagram showing an example of a wide area pattern.
第2図に示すCADの磁気デイスク5には、プ
リント板基板の外枠座標データ及びランド、ビ
ア、ライン等の回路を構成するネツト部分を示す
座標データが入力しており、これを表示装置3に
表示させると、例えば第8図に示す如き回路を構
成するネツト部分が表示される。 The magnetic disk 5 of the CAD shown in FIG. When displayed, for example, a net portion forming a circuit as shown in FIG. 8 is displayed.
メモリ4には第3図に示す座標データ作成手段
のプログラムが記憶されており、タブレツト2よ
り広面積パターンデータ作成範囲座標データを入
力し、広面積パターンデータ作成の指示を行う
と、プロセツサ1は、読出手段62にて磁気デイ
スク5より広面積パターンデータ作成範囲座標デ
ータ内のネツト部分を示すデータを読出し、座標
データ作成プログラム61を読み出し、このプロ
グラムに従つた処理を行わせる。 The memory 4 stores a program for the coordinate data creation means shown in FIG. The reading means 62 reads data indicating the net portion within the wide area pattern data creation range coordinate data from the magnetic disk 5, reads out the coordinate data creation program 61, and causes processing to be performed according to this program.
尚6は完成した広面積パターンデータを格納す
る磁気デイスクであり、7はRAMを示す。 Note that 6 is a magnetic disk for storing completed wide area pattern data, and 7 is a RAM.
尚座標データ作成プログラム61の内容は以下
に説明するとおりである。 The contents of the coordinate data creation program 61 are as described below.
通常のランド、ビアの位置が中心となるよう、
広面積パターンを形成する最小幅で区切つたマト
リツクス格子を生成し、
回路を構成するネツト部分を、それ自身の大き
さから、導体パターン間で必要な導体のない間隔
に加え、広面積パターンを形成する最小幅の1/2
拡大した領域を作成し、
この領域が、マトリツクスの単位要素の中心迄
及んだマトリツクスの単位要素は広面積パターン
発生不可とし、
広面積パターン発生不可としたマトリツクスの
単位要素に沿つて、広面積パターン発生可能なマ
トリツクスの単位要素の中心点をたどり、閉ルー
プを作り、
広面積パターン発生不可のマトリツクスの単位
要素が該閉ループの外側にある時は、広面積パタ
ーンを形成する最小幅の1/2拡大し、内側にある
時は、広面積パターンを形成する最小幅の1/2縮
小する操作を行つた閉ループを作り、拡大した場
合は広面積パターンの外側の座標データとし、縮
小した場合は広面積パターンデータ作成範囲座標
データが外側座標データである広面積パターンの
内部の座標データとするものである。 So that the normal land and via positions are centered.
Generates a matrix lattice separated by the minimum width that forms a wide-area pattern, and adds the necessary conductor-free spacing between conductor patterns to the net portions that make up the circuit from their own size to form a wide-area pattern. 1/2 of the minimum width
An enlarged region is created, and the unit element of the matrix in which this region extends to the center of the unit element of the matrix is made to be unable to generate a wide area pattern. Trace the center point of the unit element of the matrix that can generate a pattern to create a closed loop, and when the unit element of the matrix that cannot generate a wide area pattern is outside the closed loop, 1/2 of the minimum width that forms the wide area pattern. When it is enlarged and inside, it creates a closed loop that reduces the width by 1/2 of the minimum width that forms a wide area pattern. Area pattern data creation range coordinate data is coordinate data inside a wide area pattern whose outer coordinate data is outer coordinate data.
以下第3図に示すプログラムに従つて、動作を
詳細に説明する。 The operation will be explained in detail below according to the program shown in FIG.
まずステツプ11にて、マトリツクスを作成す
る。 First, in step 11, a matrix is created.
このマトリツクス作成は、通常ランド、ビアを
設ける間隔は、例えば1インチとなつており、広
面積パターンを形成する最小幅は1/2インチであ
るので、第4図に示す如く、通常のランド、ビア
の位置が中心で、1/2インチで区切つたマトリツ
クス格子を形成する。 In creating this matrix, the spacing between lands and vias is usually 1 inch, for example, and the minimum width for forming a wide area pattern is 1/2 inch. Form a matrix grid centered at the via location and separated by 1/2 inch.
尚×印はマトリツクス単位要素の中心を示して
いる。 Note that the x mark indicates the center of the matrix unit element.
次にステツプ12にて、ランド、ビア、ライン等
の回路を構成するネツト部分を拡大する。 Next, in step 12, the net portions constituting the circuit, such as lands, vias, and lines, are enlarged.
この拡大は、例えば、第5図のランド51、ラ
イン52より、クロストーク等を防ぐ為に必要な
導体を設けない間隙a例えば0.1インチに加え、
マトリツクス格子間隔(広面積パターンを形成す
る最小幅)の1/2である例えば1/4インチ拡大す
る。 This enlargement is, for example, from the land 51 and line 52 in FIG.
The matrix is expanded by 1/4 inch, for example, 1/2 of the matrix lattice spacing (minimum width for forming a wide area pattern).
ライン及びラインによる矩形枠を拡大したもの
とマトリツクス格子を重ねたものは第6図、第7
図のAに示す如くなる。 Figures 6 and 7 show the lines and the enlarged rectangular frames formed by the lines and the overlapping matrix grids.
The result will be as shown in A in the figure.
尚ランド、ビア、ライン等の回路を構成するネ
ツト部分は標準間隔で設けられない場合もあり、
第7図はラインがマトリツクス格子線上にきた場
合を示している。 Note that the net parts that make up the circuit, such as lands, vias, and lines, may not be provided at standard intervals.
FIG. 7 shows the case where the lines are on the matrix grid lines.
ここで、マトリツクスの格子間隔の1/2拡大す
るのは、例えばラインの幅が0.15インチで、導体
を設けない間隙aが0.1インチだとすると、この
ラインが第7図Aに示す如くマトリツクス格子線
上にあると、導体を設けない間隙aの0.1インチ
拡げただけでは(0.175インチで、中心迄は1/4イ
ンチ有り)広面積パターン不可としたいマトリツ
クスの単位要素の中心迄届かぬので、確実に、こ
のマトリツクス単位要素を広面積パターン発生不
可とするためである。次はステツプ13にて、拡大
した領域の中に、マトリツクスの中心があるかを
見、第6図B、第7図Bに示す、中心30,3
1,32〜45,46〜49の如く有れば、ステ
ツプ14にて、この中心のあるマトリツクスの単位
要素を広面積パターン発生不可とする。 Here, expanding the matrix lattice spacing by 1/2 means that, for example, if the width of the line is 0.15 inch and the gap a without conductor is 0.1 inch, then this line will be expanded on the matrix lattice line as shown in Figure 7A. If there is, just widening the gap a by 0.1 inch (0.175 inch, with 1/4 inch to the center) will not reach the center of the unit element of the matrix where you want to prevent wide area patterning, so be sure to This is to make it impossible to generate a wide area pattern using this matrix unit element. Next, in step 13, check whether the center of the matrix is in the enlarged area, and check whether the center of the matrix is located in the enlarged area.
1, 32-45, 46-49, in step 14, the unit element of the matrix with the center is made incapable of generating a wide area pattern.
以上のステツプ12〜14の動作を広面積パターン
外形座標内全般にわたり行う。 The operations in steps 12 to 14 above are performed over the entire wide area pattern outer coordinates.
次にステツプ15にて、広面積パターン発生可能
単位要素が有るかを見、有れば、ステツプ16に
て、第6図C、第7図Cに示す如く、広面積パタ
ーン発生不可としたマトリツクスの単位要素に沿
つて、広面積パターン発生可能単位要素の○印で
示す中心をたどり閉ループを作成する。 Next, in step 15, it is checked whether there is a unit element that can generate a wide area pattern, and if there is, in step 16, a matrix is created that does not allow the generation of a wide area pattern, as shown in FIGS. A closed loop is created by following the center of the unit element capable of generating a wide-area pattern, indicated by a circle, along the unit element.
次はステツプ17にて、閉ループが広面積パター
ンの外形を構成するものかどうかを見、第6図C
の右側に示す如く、外形を構成するものであれ
ば、ステツプ18にてマトリツクスの格子間隔の1/
2拡大した閉ループを作る。 Next, in step 17, check whether the closed loop constitutes the outline of the wide area pattern and
As shown on the right of
2 Create an expanded closed loop.
第6図Cの左側及び第7図Cに示す如く内側を
形成するものであれば、ステツプ19にてマトリツ
クスの格子間隔の1/2縮小した閉ループを作る。 If the inner side is to be formed as shown on the left side of FIG. 6C and FIG.
以上のステツプ15〜19迄の動作を、広面積パタ
ーンデータ作成範囲座標内全般にわたり行う。 The above operations from steps 15 to 19 are performed throughout the wide area pattern data creation range coordinates.
次はステツプ20にて、例えば、第6図D、第7
図Dの黒点にて示す拡大又は縮小した閉ループを
示す点の座標を、広面積パターンデータ作成範囲
座標内全般にわたり集め、ステツプ21にて、広面
積パターン外形座標データと共に、第2図に示す
磁気デイスク6に登録する。 Next, in step 20, for example, Figure 6D, Figure 7
The coordinates of the points indicating enlarged or contracted closed loops shown as black dots in Figure D are collected throughout the wide area pattern data creation range coordinates, and in step 21, the coordinates of the points indicating the enlarged or contracted closed loops shown as black dots in Figure D are collected, and in step 21, the coordinates of the points indicating the expanded or contracted closed loops are collected together with the wide area pattern outer shape coordinate data as shown in Figure 2. Register on disk 6.
このようにすれば、第2図のタブレツト2よ
り、広面積パターンデータ作成範囲座標データを
入力するだけで、誤まりのない、例えば第9図に
示す如き広面積パターンの座標データを得ること
が出来、広面積パターンデータ作成の手間を非常
に少なくすることが出来る。 In this way, by simply inputting the wide-area pattern data creation range coordinate data from the tablet 2 in FIG. 2, it is possible to obtain accurate coordinate data for a wide-area pattern as shown in FIG. 9, for example. It is possible to greatly reduce the effort required to create wide area pattern data.
以上詳細に説明せる如く本発明によれば、プリ
ント板の広面積パターンの座標データを、CAD
を用いて作成する場合、広面積パターンデータ作
成範囲座標データを入力するだけで、誤まりのな
いものが生成出来るので、広面積パターンデータ
作成の手間を非常に少なくすることが出来る効果
がある。
As explained in detail above, according to the present invention, the coordinate data of a wide area pattern on a printed board can be
When creating large-area pattern data using , error-free data can be generated simply by inputting wide-area pattern data creation range coordinate data, which has the effect of greatly reducing the effort required to create wide-area pattern data.
第1図は本発明の原理ブロツク図、第2図は1
例のCADのブロツク図、第3図は本発明の実施
例の座標データ作成手段のプログラムのフローチ
ヤート、第4図は1例のマトリツクス生成を示す
図、第5図は領域拡大説明図、第6図は1例の広
面積パターン作成のフローを示す図、第7図はラ
インがマトリツクス格子線上にきた場合の広面積
パターン作成のフローを示す図、第8図は1例の
回路を構成するネツト部分を示す図、第9図は1
例の広面積パターンを示す図、第10図は従来例
の広面積パターンデータ作成説明図である。
図において、1はプロセツサ、2はタブレツ
ト、3は表示装置、4はメモリ、5,6は磁気デ
イスク、7はRAM、60は計算機援用設計装
置、61は座標データ作成手段を示す。
Figure 1 is a block diagram of the principle of the present invention, Figure 2 is 1
3 is a flowchart of the program of the coordinate data creation means of the embodiment of the present invention, FIG. 4 is a diagram showing matrix generation in an example, FIG. 5 is an explanatory diagram of enlarged area, Figure 6 is a diagram showing the flow of creating a wide area pattern as an example, Figure 7 is a diagram showing the flow of creating a wide area pattern when the lines are on the matrix grid lines, and Figure 8 is a diagram showing the configuration of an example circuit. A diagram showing the net part, Figure 9 is 1
FIG. 10, which is a diagram showing an example of a wide area pattern, is an explanatory diagram of creating wide area pattern data in a conventional example. In the figure, 1 is a processor, 2 is a tablet, 3 is a display device, 4 is a memory, 5 and 6 are magnetic disks, 7 is a RAM, 60 is a computer-aided design device, and 61 is a coordinate data creation means.
Claims (1)
ド、ビア、ライン等の回路を構成するネツト部分
を示す座標データ、導体パターン間で必要な導体
のない間隔、広面積パターンを形成する最小幅を
記憶している計算機援用設計装置60において、
広面積パターンの座標データを作成する範囲を示
す広面積パターンデータ作成範囲座標データを入
力すると、該作成範囲座標データ内のネツト部分
を示す座標データを読み出す読出手段62と、該
作成範囲座標データ内に、広面積パターンを形成
する最小幅で区切つたマトリツクス格子を作成
し、全ネツト部分をそれ自身の大きさから、導体
パターン間で必要な導体のない間隔に加え広面積
パターンを形成する最小幅の1/2を加えた大きさ
に拡大した領域を作成し、該領域がマトリツクス
単位要素の中心迄及んだマトリツクス単位要素は
広面積パターン発生不可とし、広面積パターン発
生不可としたマトリツクス単位要素に沿つて広面
積パターン発生可能なマトリツクス単位要素の中
心点をたどり閉ループを作り、広面積パターン発
生不可のマトリツクス単位要素が該閉ループの外
側にある時は、該閉ループを広面積パターンを形
成する最小幅の1/2拡大し、内側にある時は該閉
ループを広面積パターンを形成する最小幅の1/2
縮小した閉ループを作り、拡大した場合は広面積
パターンの外側の座標データとし、縮小した場合
は広面積パターンデータ作成範囲座標データが外
側座標データである広面積パターンの内側の座標
データとする座標データ作成手段61を持たせた
ことを特徴とする計算機援用設計装置。1. Memorize the outer frame coordinate data of the printed circuit board, the coordinate data indicating the net parts such as lands, vias, and lines that constitute the circuit, the necessary conductor-free spacing between conductor patterns, and the minimum width to form a wide-area pattern. In the computer-aided design device 60,
When wide area pattern data creation range coordinate data indicating the range for creating coordinate data of a wide area pattern is input, a reading means 62 reads out coordinate data indicating a net portion within the creation range coordinate data; To do this, create a matrix lattice separated by the minimum width that will form a wide-area pattern, and then divide the entire net section from its own size to the minimum width that will form a wide-area pattern in addition to the necessary conductor-free spacing between the conductor patterns. A matrix unit element in which a region expanded to the size of 1/2 of the matrix unit element is created, and the matrix unit element in which the region extends to the center of the matrix unit element is not able to generate a wide area pattern. A closed loop is created by tracing the center point of a matrix unit element that can generate a wide area pattern along The small width is expanded by 1/2, and when it is inside, the closed loop is expanded to 1/2 of the minimum width to form a wide area pattern.
Create a reduced closed loop, and if it is enlarged, it will be the coordinate data outside the wide area pattern, and if it is reduced, it will be the coordinate data inside the wide area pattern where the wide area pattern data creation range coordinate data is the outside coordinate data. A computer-aided design device characterized by having a creation means 61.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61255172A JPS63108466A (en) | 1986-10-27 | 1986-10-27 | Computer aided design system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61255172A JPS63108466A (en) | 1986-10-27 | 1986-10-27 | Computer aided design system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63108466A JPS63108466A (en) | 1988-05-13 |
| JPH053035B2 true JPH053035B2 (en) | 1993-01-13 |
Family
ID=17275044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61255172A Granted JPS63108466A (en) | 1986-10-27 | 1986-10-27 | Computer aided design system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63108466A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727950U (en) * | 1993-11-04 | 1995-05-23 | 仁 今野 | In-vehicle combined safety signal system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239273A (en) * | 1988-07-28 | 1990-02-08 | Fujitsu General Ltd | Method for designing printed circuit board |
| JPH03260774A (en) * | 1990-03-09 | 1991-11-20 | Nec Corp | Mask data production system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254786A (en) * | 1984-05-31 | 1985-12-16 | 株式会社東芝 | High density printed wiring method |
| JPS6193695A (en) * | 1984-10-15 | 1986-05-12 | 富士通株式会社 | Generation of lattice-like wire pattern |
-
1986
- 1986-10-27 JP JP61255172A patent/JPS63108466A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727950U (en) * | 1993-11-04 | 1995-05-23 | 仁 今野 | In-vehicle combined safety signal system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63108466A (en) | 1988-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4035354B2 (en) | Electronic circuit design method and apparatus, computer program, and storage medium | |
| Finch et al. | A method for gridless routing of printed circuit boards | |
| JPH053035B2 (en) | ||
| JPH028346B2 (en) | ||
| JP4659549B2 (en) | Design information generation program, design information generation apparatus, and design information generation method | |
| JP2621506B2 (en) | Trim data generation method | |
| JP3181353B2 (en) | Multi-layer printed wiring board design CAD system | |
| JPH1115870A (en) | Printed circuit board design support system and recording medium | |
| JP2819664B2 (en) | Area pattern automatic generation processing method | |
| JP2728473B2 (en) | Computer-aided design equipment | |
| JP2864679B2 (en) | Placement prohibited area determination method by component placement | |
| Matthews | A human engineered PCB design system | |
| JPS63216176A (en) | Computer aid design equipment | |
| JPH04205382A (en) | Method for checking clearance of mutual conductor patterns | |
| JPH02247579A (en) | Pattern inspecting device for printed board | |
| JP2007323170A (en) | Printed circuit board CAD system and footprint generation method in the same system | |
| JPH0239273A (en) | Method for designing printed circuit board | |
| JP2008282214A (en) | Printed circuit board design apparatus, printed circuit board design method, and printed circuit board design program | |
| JP2985261B2 (en) | Printed circuit board wiring design equipment | |
| JPH0773238A (en) | Unnecessary land deletion system | |
| JP4181112B2 (en) | Substrate height reference point automatic setting method | |
| JP2870824B2 (en) | Printed circuit board design system | |
| JPH0199173A (en) | Computer-aided designing equipment | |
| JPH05324764A (en) | Formation of flat tone pattern | |
| JP4941588B2 (en) | Design information generation program, design information generation apparatus, and design information generation method |