JPH0531229B2

JPH0531229B2 -

Info

Publication number: JPH0531229B2
Application number: JP57153231A
Authority: JP
Inventors: Nobuyoshi Hayashi
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1982-09-01
Filing date: 1982-09-01
Publication date: 1993-05-12
Also published as: JPS5942609A

Description

[Detailed description of the invention]

(イ) 産業上の利用分野本発明はビデオテープレコーダ（VTR）等に
利用される音声信号のミユート回路に関する。 (ロ) 従来技術一般に音声信号のミユート回路は、音声信号の
増巾回路と該増巾回路出力の付与される負荷回路
との間にアナログスイツチよりなるスイツチ回路
を配備してこのスイツチ回路をミユート信号で制
御するものと、増巾回路の入力側と基準電位点の
間に配備され導通度がミユート信号によつて徐々
に制御されるものとがある。前者は、最終増巾段
のアナログスイツチで音声信号の接続、遮断を実
行しているので、ミユート漏れ信号（ミユートオ
ン時、遮断された音声信号が負荷回路に漏れる現
象による信号）は増巾されず、スイツチ回路の良
さ（アナログスイツチでは−60dB以下とするこ
とが可能）によつて十分に抑制される利点を有す
るが、反面アナログスイツチの性質上、ミユート
信号の起動及び消勢時何れも音声信号をシヤープ
に遮断、接続するので、特に接続時に大レベルの
音声信号が付与されると音声信号が突入して聴き
苦しくなる。一方、後者は、ミユート信号の起動
時、消勢時に音声信号のレベルをそれぞれ徐々に
低下、上昇させることができるが、これを例えば
VTRに適用すると次の欠点が認められる。すな
わちVTRを高速サーチモードに設定してミユー
トオンにすると、スクリーン上の再生画像は直ち
に高速サーチ動作の表示を行ならが音声信号が遅
れて遮断されるという不都合がある。尚増巾回路
の出力側でミユートオン時にトランジスタで分路
する方式では該トランジスタの飽和域で動作して
歪みを生ずるおそれがある。 (ハ) 発明が解決しようとする問題点本発明は高速サーチモードを有するVTR等の
ミユート効果を改善しようとするものである。す
なわち、ミユート信号の起動時、直ちに音声信号
を遮断ししかもミユート漏れを抑制すると共に、
ミユート信号の消勢時には音声信号のレベルを
徐々に上昇させ、大レベルの音声信号を入力して
もその突入を避けるようにしようとするものであ
る。 (ニ) 問題点を解決するための手段本発明はこの問題点を解決するため、音声信号
を入力する増巾回路の出力側に第１スイツチ回路
を配備し、また入力側に第２スイツチ回路を配備
し、第１スイツチ回路はミユート信号に即応して
増巾回路出力の負荷回路への伝送を接続、遮断
し、一方第２スイツチ回路はミユート信号の消勢
時に増巾回路の入力インピーダンスを徐々に大き
くするように構成することを特徴とするものであ
る。 (ホ) 実施例第１図は本発明の１実施例の構成ブロツク図で
ある。第２図は同図中の要部の波形図である。本
実施例はVTRに適用されるもので、２チヤンネ
ルの音声信号伝送系，が開設されている。各
伝送系，は対称的であるので、以下一方につ
いて詳細に説明し、他方の対応要素に「ダツシ
ユ」を付して説明を省略する。また、各伝送系の
一部要素は記録、再生両モードに兼用されるもの
であるが、説明を簡単にするため再生モードに付
いて説明し、記録モードに付いては説明を省略す
る。図において、１は音声信号源、２は増巾回
路、３は負荷回路、４は第１スイツチ回路、５は
ミユート信号発生源、６は制御回路、７は第２ス
イツチ回路である。音声信号源１は磁気テープの音声トラツクに収
録された音声信号を抽出するヘツド１１と、該ヘ
ツド出力を増巾するイコライザアンプ１２を備え
ており、約0.3Vp−ｐの音声信号を出力する。増巾回路２は音声信号源１からの音声信号を入
力して、負荷回路３に増巾された音声信号（約
3Vp−ｐ）を出力するもので、ドルビーＣとβの
２種のノイズリダクシヨン付きアンプ２１，２２
（以下NRと省略する）を内蔵し、第１スイツチ
回路４でこれらを選択できるように構成されてい
る。第１、第２各NR２１，２２出力はそれぞれ
結合コンデンサ２３，２４及びIC８を15、11番
ピンを通じてこのIC内の第１スイツチ回路４の
入力端子４１，４２に付与される。また各NR出
力端と基準電位点１０の間にはそれぞれ抵抗２
５，２６を配して、各抵抗の端子間電位をV₁，
V₂とするようにしている。 IC８は第１スイツチ回路４とこれを制御する
論理回路６１を含むもので、実施例ではTC4052
を使用している。このICは、16番ピンに直流電
圧を付与し、６、７、８番ピンを基準電位点１０
に接続することにより、１電源で第１スイツチ回
路４を構成するアナログスイツチを論理回路６１
出力に基づき制御するようにしている。第１スイ
ツチ回路４は第３に入力端子４３を有し、この入
力端子にはICの12番ピン及びコンデンサ９１を
通じて、抵抗９２，９３で分割された一定電位
V₃が付与されている。第４入力端子４４は本実
施例では利用していない。第１スイツチ回路４の
出力端子（共通端子）４５はIC８の13番ピンを
通じて負荷回路３に接続される。この出力端子４
５には１電源で駆動されるアナログスイツチの性
質上、一定のバイアス電位V₄が抵抗３１，３２
の分岐点３３から付与されている。ミユート信号発生源５は第２図Ａに示すミユー
ト信号を出力するものである。これは、VTRの
モード指令に応じて内蔵のプロセツサ（図示省
略）で作成されるもので、例えばVTRが高速サ
ーチモードに設定されたとき、その設定期間Ｔ
中、第２図Ａに示す如くハイレベルの信号を出力
するものである。制御回路６はこのミユート信号と、モード指令
手段５５からのモード信号を受け、第１スイツチ
回路４の状態を制御するものであり、ミユート信
号の付与されるトランジスタ６２と、論理回路６
１とを備えている。この論理回路６１はIC８の
９番ピンからトランジスタ６２出力を、また10番
ピンからモード指令手段５５出力をそれぞれ入力
する。モード指令手段５５は再生動作時、10番ピ
ンに、βNRモードを指定したときハイレベル、
ドルビーNRを指定したときロウレベルの信号を
付与するように構成されている。従い、論理回路
６１は下表の如く第１スイツチ回路４を制御す
る。 (a) Industrial Application Field The present invention relates to an audio signal mute circuit used in video tape recorders (VTRs) and the like. (B) Prior art In general, audio signal muting circuits include a switch circuit consisting of an analog switch placed between an audio signal amplification circuit and a load circuit to which the output of the amplification circuit is applied, and the switch circuit is muted. There are those that are controlled by a signal, and those that are installed between the input side of the amplifier circuit and a reference potential point and whose conductivity is gradually controlled by a mute signal. In the former case, the audio signal is connected and cut off by the analog switch in the final amplification stage, so the mute leakage signal (signal caused by the phenomenon that the cut-off audio signal leaks to the load circuit when the mute is on) is not amplified. However, due to the nature of analog switches, when the mute signal is activated and deactivated, the audio signal is suppressed sufficiently. Since the signal is sharply cut off and connected, especially when a high-level audio signal is applied at the time of connection, the audio signal rushes in and becomes difficult to listen to. On the other hand, the latter can gradually lower and raise the level of the audio signal when the mute signal is activated and deactivated, respectively.
When applied to a VTR, the following drawbacks are recognized. That is, when the VTR is set to high-speed search mode and mute is turned on, the reproduced image on the screen immediately displays the high-speed search operation, but there is an inconvenience that the audio signal is delayed and cut off. In addition, in the method of shunting with a transistor on the output side of the width increasing circuit when the mute is on, there is a possibility that the transistor operates in the saturation region and causes distortion. (c) Problems to be Solved by the Invention The present invention seeks to improve the mute effect of VTRs and the like having a high-speed search mode. In other words, when the mute signal is activated, the audio signal is immediately cut off, and the leakage of mute is suppressed.
When the mute signal is turned off, the level of the audio signal is gradually increased, and even if a high-level audio signal is input, the attempt is made to avoid the inrush of the audio signal. (d) Means for Solving the Problem In order to solve this problem, the present invention provides a first switch circuit on the output side of the amplification circuit that inputs the audio signal, and a second switch circuit on the input side. The first switch circuit immediately responds to the mute signal to connect or cut off the transmission of the amplification circuit output to the load circuit, while the second switch circuit connects or disconnects the transmission of the amplification circuit output to the load circuit when the mute signal is deactivated. It is characterized by being configured to gradually increase in size. (E) Embodiment FIG. 1 is a block diagram of an embodiment of the present invention. FIG. 2 is a waveform diagram of the main part in the same figure. This embodiment is applied to a VTR, and a two-channel audio signal transmission system is established. Since each transmission system is symmetrical, one will be explained in detail below, and the corresponding elements of the other will be marked with "dash" and the explanation will be omitted. Further, some elements of each transmission system are used for both the recording and reproduction modes, but for the sake of simplicity, the reproduction mode will be explained, and the recording mode will not be explained. In the figure, 1 is an audio signal source, 2 is an amplification circuit, 3 is a load circuit, 4 is a first switch circuit, 5 is a mute signal generation source, 6 is a control circuit, and 7 is a second switch circuit. The audio signal source 1 includes a head 11 for extracting an audio signal recorded on an audio track of a magnetic tape, and an equalizer amplifier 12 for amplifying the output of the head, and outputs an audio signal of about 0.3 Vp-p. The amplification circuit 2 inputs the audio signal from the audio signal source 1 and sends the amplified audio signal (approximately
3Vp-p), and has two types of noise reduction amplifiers 21 and 22: Dolby C and β.
(hereinafter abbreviated as NR), and is configured so that the first switch circuit 4 can select these. The outputs of the first and second NRs 21 and 22 are applied to input terminals 41 and 42 of the first switch circuit 4 in this IC through coupling capacitors 23 and 24 and pins 15 and 11 of the IC 8, respectively. In addition, a resistor 2 is connected between each NR output terminal and the reference potential point 10.
5 and 26, and the potential between the terminals of each resistor is V ₁ ,
I'm trying to set it to V ₂ . The IC 8 includes a first switch circuit 4 and a logic circuit 61 that controls the first switch circuit 4, and is a TC4052 in this embodiment.
are using. This IC applies DC voltage to pin 16 and pins 6, 7, and 8 to the reference potential point 10.
By connecting the analog switch constituting the first switch circuit 4 with one power supply to the logic circuit 61
It is controlled based on the output. The first switch circuit 4 has a third input terminal 43, and this input terminal is connected to a constant potential divided by resistors 92 and 93 through the 12th pin of the IC and a capacitor 91.
V ₃ has been given. The fourth input terminal 44 is not used in this embodiment. The output terminal (common terminal) 45 of the first switch circuit 4 is connected to the load circuit 3 through the 13th pin of the IC 8. This output terminal 4
Due to the nature of the analog switch driven by one power supply, a constant bias potential _V4 is applied to resistors 31 and 32.
It is given from the branching point 33. The mute signal generation source 5 outputs the mute signal shown in FIG. 2A. This is created by a built-in processor (not shown) in response to the mode command of the VTR. For example, when the VTR is set to high-speed search mode, the setting period T
In the middle, it outputs a high level signal as shown in FIG. 2A. The control circuit 6 receives this mute signal and a mode signal from the mode command means 55, and controls the state of the first switch circuit 4, and includes a transistor 62 to which the mute signal is applied, and a logic circuit 6.
1. This logic circuit 61 receives the output of the transistor 62 from the 9th pin of the IC 8, and the output of the mode command means 55 from the 10th pin. During playback operation, the mode command means 55 sets pin 10 to high level when βNR mode is specified.
It is configured to provide a low level signal when Dolby NR is specified. Therefore, the logic circuit 61 controls the first switch circuit 4 as shown in the table below.

【表】すなわち、スイツチ回路４は、モード指令手段
５５でβNRを指定しかつミユート信号が存在し
ないとき第2NR２２出力を、同様にドルビーNR
を指定しかつミユート信号が存在しないとき第
1NR２１出力をそれぞれ負荷回路３に付与する
ように制御される。また、ミユート信号が存在す
るときスイツチ回路４はIC８のピン12、13を接
続するように制御される。ここで第１スイツチ回
路４の各入力端子４１，４２，４３にそれぞれコ
ンデンサ２３，２４，９１を通じて付与される電
位V₁，V₂，V₃が、アナログスイツチで構成され
る該第１スイツチ回路４の出力端子４５に付与さ
れるバイアス電位V⁴との間で差があると、該第
１スイツチ回路４の切換時に異常音を出力するの
で、これを防止するように上記各抵抗２５，２
６，９２，９３，３１，３２の抵抗値は上記各電
位が実質的に一致するように選定されている。第２スイツチ回路７はミユート信号を入力する
逆流防止ダイオード７１と、抵抗７２及びコンデ
ンサ７３を含む積分回路７４と、該積分回路出力
をベース電極に受け該ベース入力に基づき導通度
が制御されるトランジスタ７５を備えており、こ
の第２スイツチ回路７のトランジスタ７５はミユ
ート信号の消勢時コンデンサ７３の放電電荷に従
い徐々に導電度を低下させ、その結果として、音
声信号源１からの音声信号の増巾回路２への伝送
量を増大させ、増巾回路２出力として、第２図Ｂ
の特性Ｐの如き出力を負荷回路３に付与するよう
にする。 (ヘ) 発明の効果本発明回路はミユート信号の起動時にはそれに
即応して増巾回路出力をアナログスイツチで遮断
しVTRの高速サーチモードへの変更と同時に音
声信号の出力を遮断するので表示画面との違和感
を除去することができ、一方ミユート信号の消勢
時には増巾回路出力を徐々に回復するように構成
しているので、音声信号の突入を避けることがで
き、また増巾回路入力側の低いレベルの音声信号
についてミユート用トランジスタで分路するので
１％以内の歪率にすることができる。[Table] That is, when the mode command means 55 specifies βNR and there is no mute signal, the switch circuit 4 similarly outputs the second NR22 output to Dolby NR.
is specified and there is no mute signal.
It is controlled so that the 1NR21 output is applied to the load circuit 3, respectively. Further, when the mute signal is present, the switch circuit 4 is controlled to connect pins 12 and 13 of the IC 8. Here, the potentials V ₁ , V ₂ , V ₃ applied to the respective input terminals 41 , 42 , 43 of the first switch circuit 4 through the capacitors 23 , 24 , 91 are applied to the first switch circuit composed of analog switches. If there is a difference between the bias potential ^V4 applied to the output terminal 45 of the first switch circuit 4, an abnormal sound will be output when the first switch circuit 4 is switched.
The resistance values of 6, 92, 93, 31, and 32 are selected so that the respective potentials mentioned above are substantially the same. The second switch circuit 7 includes a backflow prevention diode 71 that inputs a mute signal, an integrating circuit 74 including a resistor 72 and a capacitor 73, and a transistor whose base electrode receives the output of the integrating circuit and whose conductivity is controlled based on the base input. 75, the transistor 75 of the second switch circuit 7 gradually reduces its conductivity in accordance with the discharge charge of the capacitor 73 when the mute signal is de-energized, and as a result, the audio signal from the audio signal source 1 increases. The amount of transmission to the width circuit 2 is increased, and as the output of the width expansion circuit 2,
An output having a characteristic P of is applied to the load circuit 3. (F) Effects of the Invention The circuit of the present invention immediately responds to the activation of the mute signal and cuts off the amplifier circuit output using an analog switch, and simultaneously cuts off the output of the audio signal when the VTR is switched to high-speed search mode. On the other hand, when the mute signal is deactivated, the amplification circuit output is gradually restored, so it is possible to avoid the inrush of the audio signal, and the amplification circuit input side Since the low-level audio signal is shunted by the mute transistor, the distortion rate can be kept within 1%.

[Brief explanation of drawings]

第１図は本発明回路の１実施例の構成ブロツク
図、第２図は同図中の要部の波形図である。主な図番の説明、１……音声信号源、２……増
巾回路、３……負荷回路、４……第１スイツチ回
路、５……ミユート信号発生源、６……制御回
路、７……第２スイツチ回路。 FIG. 1 is a block diagram of the configuration of one embodiment of the circuit of the present invention, and FIG. 2 is a waveform diagram of the main parts in the same figure. Explanation of main figure numbers, 1... Audio signal source, 2... Amplifying circuit, 3... Load circuit, 4... First switch circuit, 5... Mute signal generation source, 6... Control circuit, 7 ...Second switch circuit.

Claims

[Claims]

1. In a video tape recorder equipped with a high-speed search mode, an audio signal source, an amplifier circuit that amplifies the audio signal from the audio signal source, a constant potential circuit that applies a constant potential, and an output of the amplifier circuit or an output of the constant potential circuit a first switch circuit that selectively connects one of the following to a load circuit; a mute signal generation source that generates a mute signal in response to a high-speed search mode command; and a mute signal generation source that receives a mute signal from the mute signal generation source; a control circuit for controlling the circuit; and a second control circuit disposed between the input side of the amplifier circuit and a reference potential point, the conductivity of which is controlled by the mute signal at a constant time constant after the mute signal is deactivated. and a switch circuit, which switches to the constant potential circuit when a mute signal is generated to mute the audio signal to the load circuit, and gradually increases the amount of audio signal transmitted to the amplifier circuit by the time constant when the mute signal is turned off. A mute circuit for audio signals characterized by the following.