JPH053926B2 - - Google Patents
Info
- Publication number
- JPH053926B2 JPH053926B2 JP61067170A JP6717086A JPH053926B2 JP H053926 B2 JPH053926 B2 JP H053926B2 JP 61067170 A JP61067170 A JP 61067170A JP 6717086 A JP6717086 A JP 6717086A JP H053926 B2 JPH053926 B2 JP H053926B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、トランジスタ増幅器に係り、特に
その増幅用トランジスタのベース電流を補正する
ベース電流補正回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a transistor amplifier, and particularly relates to an improvement of a base current correction circuit for correcting the base current of an amplifying transistor.
(従来の技術)
周知のように、トランジスタ増幅器にあつて
は、その増幅用トランジスタに流れるベース電流
によつて出力信号にオフセツト等の誤差成分が発
生することを防止するために、ベース電流補正回
路が設けられている。(Prior Art) As is well known, in transistor amplifiers, a base current correction circuit is used to prevent error components such as offsets from occurring in the output signal due to the base current flowing through the amplifying transistor. is provided.
第5図は、トランジスタ差動増幅器に用いられ
る、従来のベース電流補正回路を示すものであ
る。すなわち、図中11,12は入力端子で、そ
れぞれNPN形のトランジスタQ1,Q2のベー
スに接続されている。これらトランジスタQ1,
Q2の各コレクタは、それぞれ抵抗R1,R2を
介して、正電圧Vccの印加された電源端子13に
接続されている。そして、上記トランジスタQ
1,Q2は、その各エミツタが互いに共通接続さ
れており、その接続点が出力電流20の定電流
源14を介して負電圧Veeの印加された電源端子
15に接続されることにより、差動増幅回路16
を構成している。 FIG. 5 shows a conventional base current correction circuit used in a transistor differential amplifier. That is, in the figure, 11 and 12 are input terminals, which are connected to the bases of NPN type transistors Q1 and Q2, respectively. These transistors Q1,
Each collector of Q2 is connected to a power supply terminal 13 to which a positive voltage Vcc is applied via resistors R1 and R2, respectively. And the above transistor Q
1 and Q2 have their respective emitters commonly connected to each other, and the connection point is connected to the power supply terminal 15 to which the negative voltage Vee is applied via the constant current source 14 of the output current 20, so that a differential Amplification circuit 16
It consists of
ここで、上記両電源端子13,15間には、
NPN形のトランジスタQ3と、このトランジス
タQ3を定電流バイアスするための上記定電流源
14の1/2の出力電流0を発生する定電流源1
7とが、直列に接続されている。そして、このト
ランジスタQ3のベース電流が、PNP形のトラ
ンジスタQ4〜Q6よりなるカレントミラー回路
18で折り返されて、上記トランジスタQ1,Q
2の各ベースに供給されることにより、増幅用の
トランジスタQ1,Q2のベース電流補正が行な
われるものである。 Here, between the two power supply terminals 13 and 15,
An NPN type transistor Q3 and a constant current source 1 that generates an output current 0 which is 1/2 of the constant current source 14 for constant current biasing the transistor Q3.
7 are connected in series. Then, the base current of this transistor Q3 is reflected by a current mirror circuit 18 consisting of PNP type transistors Q4 to Q6, and is reflected by the transistors Q1 and Q6.
2, the base currents of the amplification transistors Q1 and Q2 are corrected.
ここにおいて、第5図に示す回路の入力バイア
ス電流1は、NPN形のトランジスタ及びPNP
形のトランジスタの電流増幅率をそれぞれβn,
βpとすると、
1=3/(βp+3)・0/(βn+1)
となる。すなわち、ベース電流補正を行なわない
場合の入力バイアス電流1は、
0/(βn+1)
であるから、ベース電流補正を行なうことによ
り、
3/(βp+3)
倍の改善が施されたことになる。 Here, the input bias current 1 of the circuit shown in FIG.
Let the current amplification factors of the transistors of the shape βn and
When βp is assumed, 1=3/(βp+3)・0/(βn+1). That is, since the input bias current 1 without base current correction is 0/(βn+1), by performing base current correction, an improvement of 3/(βp+3) is achieved.
また、第6図は、他の従来のベース電流補正回
路を示すもので、第5図に示したトランジスタQ
4のダイオード接続(つまりトランジスタQ4の
コレクターベース共通接続)を、PNP形のトラ
ンジスタQ7で置き換えるようにしたものであ
る。この場合の入力バイアス電流1は、
1=3/{βp(βp+1)+3}・0/(βn
+1)
となり、ベース電流補正を行なわない場合に比し
て、
3/{βp(βp+1)+3}
倍に改善されたことになる。 Furthermore, FIG. 6 shows another conventional base current correction circuit, in which the transistor Q shown in FIG.
The diode connection of No. 4 (that is, the collector-base common connection of transistor Q4) is replaced with a PNP type transistor Q7. The input bias current 1 in this case is 1=3/{βp(βp+1)+3}・0/(βn
+1), which is an improvement of 3/{βp(βp+1)+3} times compared to the case without base current correction.
しかしながら、第5図及び第6図に示したよう
な従来のベース電流補正回路では、カレントミラ
ー回路18を構成するトランジスタのベース電
流、つまりトランジスタQ4〜Q6のベースに供
給する電流を、トランジスタQ3のベース端子か
ら得るようにしているので、増幅用のトランジス
タQ1,Q2の各ベースにそれぞれ供給される補
正用の電流に誤差が生じ易く、正確なベース電流
補正が得られないという問題を有している。 However, in the conventional base current correction circuit shown in FIGS. 5 and 6, the base current of the transistors constituting the current mirror circuit 18, that is, the current supplied to the bases of transistors Q4 to Q6, is Since the correction current is obtained from the base terminal, errors tend to occur in the correction currents supplied to the bases of the amplification transistors Q1 and Q2, and there is a problem that accurate base current correction cannot be obtained. There is.
(発明が解決しようとする問題点)
以上のように、従来のベース電流補正回路で
は、増幅用トランジスタのベースに供給される補
正用電流に誤差が生じ易く、正確なベース電流補
正が得られないという問題を有している。(Problems to be Solved by the Invention) As described above, in the conventional base current correction circuit, errors tend to occur in the correction current supplied to the base of the amplification transistor, and accurate base current correction cannot be obtained. There is a problem.
そこで、この発明は上記事情を考慮してなされ
たもので、簡易な構成で増幅用トランジスタのベ
ースに供給される補正用電流の誤差を少なくし、
ひいては正確なベース電流補正を得ることのでき
る極めて良好なトランジスタ増幅器のベース電流
補正回路を提供することを目的とする。 Therefore, this invention was made in consideration of the above circumstances, and reduces the error in the correction current supplied to the base of the amplification transistor with a simple configuration.
Furthermore, it is an object of the present invention to provide an extremely good base current correction circuit for a transistor amplifier that can obtain accurate base current correction.
[発明の構成]
(問題点を解決するための手段)
すなわち、この発明に係るトランジスタ増幅器
のベース電流補正回路は、カレントミラー回路を
構成するトランジスタのベース電流を、定電流バ
イアスされたトランジスタと、このトランジスタ
の定電流バイアス用定電流源との接続部から得る
ように構成したものである。[Structure of the Invention] (Means for Solving the Problems) That is, the base current correction circuit for a transistor amplifier according to the present invention corrects the base current of a transistor constituting a current mirror circuit by using a constant current biased transistor, The constant current bias is obtained from the connection portion of this transistor with a constant current source for constant current bias.
(作用)
そして、上記のような構成によれば、増幅用ト
ランジスタのベースに供給される補正用電流の誤
差を少なくすることができ、ひいては正確なベー
ス電流補正を得ることができるようになるもので
ある。(Function) According to the above configuration, it is possible to reduce the error in the correction current supplied to the base of the amplification transistor, and in turn, it is possible to obtain accurate base current correction. It is.
(実施例)
以下、この発明の一実施例について図面を参照
して詳細に説明する。第1図において、第5図と
同一部分には同一記号を付して示し、ここでは異
なる部分についてのみ説明する。すなわち、前記
カレントミラー回路18を構成する各トランジス
タQ4〜Q6のベース共通接続点を、図示極性に
ダイオードD1を介して、トランジスタQ3のエ
ミツタと前記定電流源17との接続点に接続する
ようにしたことが、従来と異なる部分である。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings. In FIG. 1, the same parts as in FIG. 5 are shown with the same symbols, and only the different parts will be explained here. That is, the base common connection point of each of the transistors Q4 to Q6 constituting the current mirror circuit 18 is connected to the connection point between the emitter of the transistor Q3 and the constant current source 17 via the diode D1 with the polarity shown. What we did is different from the conventional method.
そして、このような構成によれば、入力バイア
ス電流1は、
1=3/{βp(βn+1)+3}・0/(βn
+1)
となり、ベース電流補正を施さない場合に比し
て、
3/{βp(βn+1)+3}
倍に改善されることになる。ここで、この実施例
で示した入力バイアス電流の式と、先に第5図で
示した入力バイアス電流の式とを比較すると、こ
の実施例の方が略、
1/(βn+1)
倍に改善されており、トランジスタQ1,Q2の
ベースに供給される補正用の電流に含まれる誤差
成分が少なくなつているものである。このため、
結果的に、正確なベース電流補正を得ることがで
きるようになるものである。なお、ダイオードD
1は、トランジスタQ4の飽和防止作用を行なつ
ているものである。 According to such a configuration, the input bias current 1 is as follows: 1=3/{βp(βn+1)+3}・0/(βn
+1), which is an improvement of 3/{βp(βn+1)+3} times compared to the case without base current correction. Now, if we compare the formula for the input bias current shown in this example with the formula for the input bias current shown in Figure 5 earlier, this example has an improvement of approximately 1/(βn+1) times. The error component included in the correction current supplied to the bases of transistors Q1 and Q2 is reduced. For this reason,
As a result, accurate base current correction can be obtained. In addition, diode D
Reference numeral 1 functions to prevent saturation of the transistor Q4.
第2図は、この発明の他の実施例を示すもの
で、第1図に示したダイオードD1をPNP形の
トランジスタQ8に置き換えたものである。そし
て、この場合の入力バイアス電流1は、
1=3/{βp(βp+1)(βn+1)+3}・
0/(βn+1)
となり、ベース電流補正を行なわない場合に比し
て、
3/{βp(βp+1)(βn+1)+3}
倍に改善されたことになり、この値は、上記と同
様に、第6図で示した従来のものに比して、略、
1/(βn+1)
倍に改善されているものである。 FIG. 2 shows another embodiment of the invention, in which the diode D1 shown in FIG. 1 is replaced with a PNP type transistor Q8. The input bias current 1 in this case is 1=3/{βp(βp+1)(βn+1)+3}・
0/(βn+1), which is an improvement of 3/{βp(βp+1)(βn+1)+3} times compared to the case without base current correction.Similarly to the above, this value is Compared to the conventional one shown in Fig. 6, this is improved by approximately 1/(βn+1) times.
第3図及び第4図は、それぞれ上記各実施例の
変形例を示すものである。まず、第3図は、第1
図に示した実施例に対応する変形例を示してい
る。すなわち、前記カレントミラー回路18を、
PNP形のトランジスタQ9〜Q16よりなる構
成とし、トランジスタQ13〜Q16のベース共
通接続点を、ダイオードD1を介して、トランジ
スタQ3のエミツタと定電流源17との接続点に
接続するようにしたものである。 FIG. 3 and FIG. 4 each show a modification of each of the above embodiments. First, Figure 3 shows the first
A modification corresponding to the embodiment shown in the figure is shown. That is, the current mirror circuit 18 is
It has a configuration consisting of PNP type transistors Q9 to Q16, and the common connection point of the bases of transistors Q13 to Q16 is connected to the connection point between the emitter of transistor Q3 and constant current source 17 via diode D1. be.
このような構成によれば、トランジスタQ13
〜Q16がトランジスタQ9〜Q12の各コレク
タ電位を等しくする作用を行なうので、アーリー
効果によるトランジスタQ9〜Q12のコレクタ
電流誤差の発生も防止することができるものであ
る。この場合、入力バイアス電流1は、
1=4/[{βp2(βn+1)/(βp+1)}+
4]・0/(βn+1)
となり、入力バイアス電流1は、
4/[{βp2(βn+1)/(βp+1)}+4]
倍に改善されることになる。 According to such a configuration, the transistor Q13
Since Q16 acts to equalize the collector potentials of transistors Q9 to Q12, it is possible to prevent collector current errors of transistors Q9 to Q12 from occurring due to the Early effect. In this case, the input bias current 1 is 1=4/[{βp 2 (βn+1)/(βp+1)}+
4]·0/(βn+1), and the input bias current 1 is improved by a factor of 4/[{βp 2 (βn+1)/(βp+1)}+4].
また、第4図は、第2図に示した実施例に対応
する変形例を示している。すなわち、前記カレン
トミラー回路18を、PNP形のトランジスタQ
17〜Q24よりなる構成とし、トランジスタQ
21〜Q24のベース共通接続点を、トランジス
タQ8のエミツタに接続するようにしたものであ
る。 Moreover, FIG. 4 shows a modification corresponding to the embodiment shown in FIG. 2. That is, the current mirror circuit 18 is replaced by a PNP type transistor Q.
17 to Q24, and the transistor Q
The base common connection point of transistors 21 to Q24 is connected to the emitter of transistor Q8.
このような構成によつても、トランジスタQ2
1〜Q24がトランジスタQ17〜Q20の各コ
レクタ電位を等しくする作用を行なうので、アー
リー効果によるトランジスタQ17〜Q20のコ
レクタ電流誤差の発生も防止することができるも
のである。この場合、入力バイアス電流1は、
1=4/{βp2(βn+1)+4}・0/
(βn+1)
となり、入力バイアス電流1は、
4/{βp2(βn+1)+4}
倍に改善されることになる。 Even with such a configuration, the transistor Q2
Since transistors Q1 to Q24 act to equalize the collector potentials of transistors Q17 to Q20, it is possible to prevent collector current errors of transistors Q17 to Q20 from occurring due to the Early effect. In this case, the input bias current 1 is 1=4/{βp 2 (βn+1)+4}・0/
(βn+1), and the input bias current 1 is improved by a factor of 4/{βp 2 (βn+1)+4}.
ここで、上記第3図及び第4図で示した入力バ
イアス電流の式と、先に第5図及び第6図で示し
た入力バイアス電流の式とを比較すると、第3図
及び第4図の方がそれぞれ略、
4/3(βn+1)
倍に改善されており、トランジスタQ1,Q2の
ベースに供給される補正用の電流に含まれる誤差
成分が少なくなつているものである。 Here, if we compare the input bias current equations shown in FIGS. 3 and 4 above with the input bias current equations shown in FIGS. 5 and 6 above, we can see that FIGS. The improvement is approximately 4/3 (βn+1) times, and the error component contained in the correction current supplied to the bases of transistors Q1 and Q2 is reduced.
なお、この発明は上記各実施例に限定されるも
のではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。 It should be noted that the present invention is not limited to the above-described embodiments, and can be implemented with various modifications without departing from the gist thereof.
[発明の効果]
したがつて、以上詳述したようにこの発明によ
れば、簡易な構成で増幅用トランジスタのベース
に供給される補正用電流の誤差を少なくし、ひい
ては正確なベース電流補正を得ることのできる極
めて良好なトランジスタ増幅器のベース電流補正
回路を提供することができる。[Effects of the Invention] Therefore, as detailed above, according to the present invention, it is possible to reduce the error in the correction current supplied to the base of the amplification transistor with a simple configuration, and furthermore, to perform accurate base current correction. It is possible to provide an extremely good base current correction circuit for a transistor amplifier that can be obtained.
第1図はこの発明に係るトランジスタ増幅器の
ベース電流補正回路の一実施例を示す回路構成
図、第2図はこの発明の他の実施例を示す回路構
成図、第3図及び第4図はそれぞれ第1図及び第
2図に示す実施例の変形例を示す回路構成図、第
5図及び第6図はそれぞれ従来のベース電流補正
回路を示す回路構成図である。
11,12……入力端子、13……電源端子、
14……定電流源、15……電源端子、16……
差動増幅回路、17……定電流源、18……カレ
ントミラー回路。
FIG. 1 is a circuit configuration diagram showing one embodiment of a base current correction circuit for a transistor amplifier according to the present invention, FIG. 2 is a circuit configuration diagram showing another embodiment of the invention, and FIGS. 3 and 4 are A circuit configuration diagram showing a modification of the embodiment shown in FIGS. 1 and 2, respectively, and FIGS. 5 and 6 are circuit configuration diagrams showing a conventional base current correction circuit, respectively. 11, 12...Input terminal, 13...Power terminal,
14... constant current source, 15... power supply terminal, 16...
Differential amplifier circuit, 17... constant current source, 18... current mirror circuit.
Claims (1)
第1のトランジスタと同極性の第2のトランジス
タと、 この第2のトランジスタの電流通路の他端と第
2の電源の相互間に接続され、第2のトランジス
タを定電流バイアスする定電流源と、 前記第2のトランジスタのベース電流を折り返
して前記第1のトランジスタのベースに加えるカ
レントミラー回路と、 前記カレントミラー回路を構成するトランジス
タの共通接続されたベースと前記第2のトランジ
スタの電流通路の他端との間に接続され、カレン
トミラー回路を構成するトランジスタにベース電
流を供給する回路手段と を具備することを特徴とするトランジスタ増幅器
のベース電流補正回路。 2 前記回路手段は、電流通路の一端が前記カレ
ントミラー回路を構成するトランジスタの共通接
続されたベースに接続され、電流通路の他端が前
記第2のトランジスタの電流通路の他端に接続さ
れたダイオードからなることを特徴とする特許請
求の範囲第1項記載のトランジスタ増幅器のベー
ス電流補正回路。 3 前記回路手段は、電流通路の一端が前記カレ
ントミラー回路を構成するトランジスタの共通接
続されたベースに接続され、電流通路の他端が前
記第2の電源に接続され、ベースが前記第2のト
ランジスタの電流通路の他端に接続されたトラン
ジスタからなることを特徴とする特許請求の範囲
第1項記載のトランジスタ増幅器のベース電流補
正回路。[Claims] 1: a first transistor for amplification; a second transistor, one end of which is connected to a first power supply and whose polarity is the same as that of the first transistor; a constant current source connected between the other end of the current path and a second power source and biasing the second transistor with a constant current; and a constant current source that returns the base current of the second transistor to the base of the first transistor. a current mirror circuit connected between the commonly connected bases of the transistors constituting the current mirror circuit and the other end of the current path of the second transistor, and supplying base current to the transistor constituting the current mirror circuit; A base current correction circuit for a transistor amplifier, comprising circuit means for supplying the base current. 2. The circuit means has one end of the current path connected to the commonly connected bases of the transistors forming the current mirror circuit, and the other end of the current path connected to the other end of the current path of the second transistor. 2. A base current correction circuit for a transistor amplifier according to claim 1, comprising a diode. 3 The circuit means has one end of the current path connected to the commonly connected bases of the transistors forming the current mirror circuit, the other end of the current path connected to the second power source, and the base connected to the second power source. 2. A base current correction circuit for a transistor amplifier according to claim 1, comprising a transistor connected to the other end of a current path of the transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067170A JPS62225018A (en) | 1986-03-27 | 1986-03-27 | Base current correction circuit for transistor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067170A JPS62225018A (en) | 1986-03-27 | 1986-03-27 | Base current correction circuit for transistor amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62225018A JPS62225018A (en) | 1987-10-03 |
| JPH053926B2 true JPH053926B2 (en) | 1993-01-18 |
Family
ID=13337150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61067170A Granted JPS62225018A (en) | 1986-03-27 | 1986-03-27 | Base current correction circuit for transistor amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62225018A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134513A (en) * | 1979-04-05 | 1980-10-20 | Pioneer Electronic Corp | Input bias adjusting circuit of amplifier |
| JPS6037916U (en) * | 1983-08-19 | 1985-03-15 | 三洋電機株式会社 | Differential amplifier bias circuit |
-
1986
- 1986-03-27 JP JP61067170A patent/JPS62225018A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62225018A (en) | 1987-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027522B2 (en) | ||
| US6483382B1 (en) | Current compensation circuit for improved open-loop gain in an amplifier | |
| JPH0476524B2 (en) | ||
| US4503381A (en) | Integrated circuit current mirror | |
| JPS6333727B2 (en) | ||
| JPH053926B2 (en) | ||
| JPH09105763A (en) | Comparator circuit | |
| JPH0253961B2 (en) | ||
| JP3400354B2 (en) | Current source circuit | |
| JPH0535613Y2 (en) | ||
| JP3470835B2 (en) | Operational amplifier | |
| JP2568690B2 (en) | Constant current circuit | |
| JPH0198307A (en) | Transistor amplifier | |
| JPS62117403A (en) | Current mirror circuit | |
| JP3294355B2 (en) | Current source circuit | |
| JPH0345429B2 (en) | ||
| JPS62179207A (en) | Offset correction circuit for transistor amplifier | |
| JPH06152271A (en) | Buffer circuit | |
| JPH01278108A (en) | Differential amplifier circuit | |
| JPH0153931B2 (en) | ||
| JPH0454403B2 (en) | ||
| JPS6155805B2 (en) | ||
| JPH06310951A (en) | Differential amplifier circuit | |
| JP2000082925A (en) | Amplifier circuit | |
| JPS63117502A (en) | Differential amplifier |