JPH053926B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、トランジスタ増幅器に係り、特に
その増幅用トランジスタのベース電流を補正する
ベース電流補正回路の改良に関する。

（従来の技術） 周知のように、トランジスタ増幅器にあつて
は、その増幅用トランジスタに流れるベース電流
によつて出力信号にオフセツト等の誤差成分が発
生することを防止するために、ベース電流補正回
路が設けられている。

第５図は、トランジスタ差動増幅器に用いられ
る、従来のベース電流補正回路を示すものであ
る。すなわち、図中１１，１２は入力端子で、そ
れぞれNPN形のトランジスタＱ１，Ｑ２のベー
スに接続されている。これらトランジスタＱ１，
Ｑ２の各コレクタは、それぞれ抵抗Ｒ１，Ｒ２を
介して、正電圧Vccの印加された電源端子１３に
接続されている。そして、上記トランジスタＱ
１，Ｑ２は、その各エミツタが互いに共通接続さ
れており、その接続点が出力電流２０の定電流
源１４を介して負電圧Veeの印加された電源端子
１５に接続されることにより、差動増幅回路１６
を構成している。

ここで、上記両電源端子１３，１５間には、
NPN形のトランジスタＱ３と、このトランジス
タＱ３を定電流バイアスするための上記定電流源
１４の1/2の出力電流０を発生する定電流源１
７とが、直列に接続されている。そして、このト
ランジスタＱ３のベース電流が、PNP形のトラ
ンジスタＱ４〜Ｑ６よりなるカレントミラー回路
１８で折り返されて、上記トランジスタＱ１，Ｑ
２の各ベースに供給されることにより、増幅用の
トランジスタＱ１，Ｑ２のベース電流補正が行な
われるものである。

ここにおいて、第５図に示す回路の入力バイア
ス電流１は、NPN形のトランジスタ及びPNP
形のトランジスタの電流増幅率をそれぞれβn，
βpとすると、 １＝３／（βp＋３）・０／（βn＋１） となる。すなわち、ベース電流補正を行なわない
場合の入力バイアス電流１は、 ０／（βn＋１） であるから、ベース電流補正を行なうことによ
り、 ３／（βp＋３） 倍の改善が施されたことになる。

また、第６図は、他の従来のベース電流補正回
路を示すもので、第５図に示したトランジスタＱ
４のダイオード接続（つまりトランジスタＱ４の
コレクターベース共通接続）を、PNP形のトラ
ンジスタＱ７で置き換えるようにしたものであ
る。この場合の入力バイアス電流１は、 １＝３／｛βp（βp＋１）＋３｝・０／（βn
＋１） となり、ベース電流補正を行なわない場合に比し
て、 ３／｛βp（βp＋１）＋３｝ 倍に改善されたことになる。

しかしながら、第５図及び第６図に示したよう
な従来のベース電流補正回路では、カレントミラ
ー回路１８を構成するトランジスタのベース電
流、つまりトランジスタＱ４〜Ｑ６のベースに供
給する電流を、トランジスタＱ３のベース端子か
ら得るようにしているので、増幅用のトランジス
タＱ１，Ｑ２の各ベースにそれぞれ供給される補
正用の電流に誤差が生じ易く、正確なベース電流
補正が得られないという問題を有している。

（発明が解決しようとする問題点） 以上のように、従来のベース電流補正回路で
は、増幅用トランジスタのベースに供給される補
正用電流に誤差が生じ易く、正確なベース電流補
正が得られないという問題を有している。

そこで、この発明は上記事情を考慮してなされ
たもので、簡易な構成で増幅用トランジスタのベ
ースに供給される補正用電流の誤差を少なくし、
ひいては正確なベース電流補正を得ることのでき
る極めて良好なトランジスタ増幅器のベース電流
補正回路を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るトランジスタ増幅器
のベース電流補正回路は、カレントミラー回路を
構成するトランジスタのベース電流を、定電流バ
イアスされたトランジスタと、このトランジスタ
の定電流バイアス用定電流源との接続部から得る
ように構成したものである。

（作用） そして、上記のような構成によれば、増幅用ト
ランジスタのベースに供給される補正用電流の誤
差を少なくすることができ、ひいては正確なベー
ス電流補正を得ることができるようになるもので
ある。

（実施例） 以下、この発明の一実施例について図面を参照
して詳細に説明する。第１図において、第５図と
同一部分には同一記号を付して示し、ここでは異
なる部分についてのみ説明する。すなわち、前記
カレントミラー回路１８を構成する各トランジス
タＱ４〜Ｑ６のベース共通接続点を、図示極性に
ダイオードＤ１を介して、トランジスタＱ３のエ
ミツタと前記定電流源１７との接続点に接続する
ようにしたことが、従来と異なる部分である。

そして、このような構成によれば、入力バイア
ス電流１は、 １＝３／｛βp（βn＋１）＋３｝・０／（βn
＋１） となり、ベース電流補正を施さない場合に比し
て、 ３／｛βp（βn＋１）＋３｝ 倍に改善されることになる。ここで、この実施例
で示した入力バイアス電流の式と、先に第５図で
示した入力バイアス電流の式とを比較すると、こ
の実施例の方が略、 １／（βn＋１） 倍に改善されており、トランジスタＱ１，Ｑ２の
ベースに供給される補正用の電流に含まれる誤差
成分が少なくなつているものである。このため、
結果的に、正確なベース電流補正を得ることがで
きるようになるものである。なお、ダイオードＤ
１は、トランジスタＱ４の飽和防止作用を行なつ
ているものである。

第２図は、この発明の他の実施例を示すもの
で、第１図に示したダイオードＤ１をPNP形の
トランジスタＱ８に置き換えたものである。そし
て、この場合の入力バイアス電流１は、 １＝３／｛βp（βp＋１）（βn＋１）＋３｝・
０／（βn＋１） となり、ベース電流補正を行なわない場合に比し
て、 ３／｛βp（βp＋１）（βn＋１）＋３｝ 倍に改善されたことになり、この値は、上記と同
様に、第６図で示した従来のものに比して、略、 １／（βn＋１） 倍に改善されているものである。

第３図及び第４図は、それぞれ上記各実施例の
変形例を示すものである。まず、第３図は、第１
図に示した実施例に対応する変形例を示してい
る。すなわち、前記カレントミラー回路１８を、
PNP形のトランジスタＱ９〜Ｑ１６よりなる構
成とし、トランジスタＱ１３〜Ｑ１６のベース共
通接続点を、ダイオードＤ１を介して、トランジ
スタＱ３のエミツタと定電流源１７との接続点に
接続するようにしたものである。

このような構成によれば、トランジスタＱ１３
〜Ｑ１６がトランジスタＱ９〜Ｑ１２の各コレク
タ電位を等しくする作用を行なうので、アーリー
効果によるトランジスタＱ９〜Ｑ１２のコレクタ
電流誤差の発生も防止することができるものであ
る。この場合、入力バイアス電流１は、 １＝４／［｛βp²（βn＋１）／（βp＋１）｝＋
４］・０／（βn＋１） となり、入力バイアス電流１は、 ４／［｛βp²（βn＋１）／（βp＋１）｝＋４］ 倍に改善されることになる。

また、第４図は、第２図に示した実施例に対応
する変形例を示している。すなわち、前記カレン
トミラー回路１８を、PNP形のトランジスタＱ
１７〜Ｑ２４よりなる構成とし、トランジスタＱ
２１〜Ｑ２４のベース共通接続点を、トランジス
タＱ８のエミツタに接続するようにしたものであ
る。

このような構成によつても、トランジスタＱ２
１〜Ｑ２４がトランジスタＱ１７〜Ｑ２０の各コ
レクタ電位を等しくする作用を行なうので、アー
リー効果によるトランジスタＱ１７〜Ｑ２０のコ
レクタ電流誤差の発生も防止することができるも
のである。この場合、入力バイアス電流１は、 １＝４／｛βp²（βn＋１）＋４｝・０／
（βn＋１） となり、入力バイアス電流１は、 ４／｛βp²（βn＋１）＋４｝ 倍に改善されることになる。

ここで、上記第３図及び第４図で示した入力バ
イアス電流の式と、先に第５図及び第６図で示し
た入力バイアス電流の式とを比較すると、第３図
及び第４図の方がそれぞれ略、 ４／３（βn＋１） 倍に改善されており、トランジスタＱ１，Ｑ２の
ベースに供給される補正用の電流に含まれる誤差
成分が少なくなつているものである。

なお、この発明は上記各実施例に限定されるも
のではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。

［発明の効果］ したがつて、以上詳述したようにこの発明によ
れば、簡易な構成で増幅用トランジスタのベース
に供給される補正用電流の誤差を少なくし、ひい
ては正確なベース電流補正を得ることのできる極
めて良好なトランジスタ増幅器のベース電流補正
回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るトランジスタ増幅器の
ベース電流補正回路の一実施例を示す回路構成
図、第２図はこの発明の他の実施例を示す回路構
成図、第３図及び第４図はそれぞれ第１図及び第
２図に示す実施例の変形例を示す回路構成図、第
５図及び第６図はそれぞれ従来のベース電流補正
回路を示す回路構成図である。 １１，１２……入力端子、１３……電源端子、
１４……定電流源、１５……電源端子、１６……
差動増幅回路、１７……定電流源、１８……カレ
ントミラー回路。

Claims (1)

1. 【特許請求の範囲】 １ 増幅用の第１のトランジスタと、 電流通路の一端が第１の電源に接続され、前記
   第１のトランジスタと同極性の第２のトランジス
   タと、 この第２のトランジスタの電流通路の他端と第
   ２の電源の相互間に接続され、第２のトランジス
   タを定電流バイアスする定電流源と、 前記第２のトランジスタのベース電流を折り返
   して前記第１のトランジスタのベースに加えるカ
   レントミラー回路と、 前記カレントミラー回路を構成するトランジス
   タの共通接続されたベースと前記第２のトランジ
   スタの電流通路の他端との間に接続され、カレン
   トミラー回路を構成するトランジスタにベース電
   流を供給する回路手段と を具備することを特徴とするトランジスタ増幅器
   のベース電流補正回路。 ２ 前記回路手段は、電流通路の一端が前記カレ
   ントミラー回路を構成するトランジスタの共通接
   続されたベースに接続され、電流通路の他端が前
   記第２のトランジスタの電流通路の他端に接続さ
   れたダイオードからなることを特徴とする特許請
   求の範囲第１項記載のトランジスタ増幅器のベー
   ス電流補正回路。 ３ 前記回路手段は、電流通路の一端が前記カレ
   ントミラー回路を構成するトランジスタの共通接
   続されたベースに接続され、電流通路の他端が前
   記第２の電源に接続され、ベースが前記第２のト
   ランジスタの電流通路の他端に接続されたトラン
   ジスタからなることを特徴とする特許請求の範囲
   第１項記載のトランジスタ増幅器のベース電流補
   正回路。