JPH0544677B2 - - Google Patents
Info
- Publication number
- JPH0544677B2 JPH0544677B2 JP59102401A JP10240184A JPH0544677B2 JP H0544677 B2 JPH0544677 B2 JP H0544677B2 JP 59102401 A JP59102401 A JP 59102401A JP 10240184 A JP10240184 A JP 10240184A JP H0544677 B2 JPH0544677 B2 JP H0544677B2
- Authority
- JP
- Japan
- Prior art keywords
- aging
- panel
- electrode
- apply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はEL（エレクトロルミネセンス）パネル
等の表示パネルのエージング方法に係り、特に大
型のELパネルを均一にエージングできる表示パ
ネルのエージング方法に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for aging a display panel such as an EL (electroluminescence) panel, and particularly relates to a method for aging a display panel that can uniformly age a large EL panel. .
ELパネルは容量性の表示セルを有しかつ抵抗
成分を有する電極から成るマトリツクス型のもの
である。この種の表示パネルにおいては、ユニツ
トに組み込んで製品とする前に、パネル全面にわ
たつて100〜200時間程度駆動電圧を印加し発光さ
せる、云わゆるエージングを行つて特性の安定化
を図つている。
The EL panel is a matrix type panel that has capacitive display cells and electrodes that have a resistive component. In this type of display panel, before it is assembled into a unit and manufactured into a product, a driving voltage is applied to the entire surface of the panel for about 100 to 200 hours to cause it to emit light, which is called aging, in order to stabilize its characteristics. .
このエージングを行う場合、従来はELパネル
全面に同時に駆動電圧パルスを印加してエージン
グを行つていた。しかし、この方法では、ELパ
ネルが大型化すると、ELパネルの透明電極抵抗
値Ｒとパネルセル容量Ｃに起因して、セル電圧波
形がドライバから遠くなるにつれてなまり、パネ
ル全体に均一な電圧値が印加されないという問題
点があつた。その結果、ドライバから遠いセルの
セル電圧がドライバから近いセルのセル電圧より
も低くなつて、均一なエージングが行われなくな
るという問題点があつた。これは、パネレが大き
くなる程、顕著になる問題点である。次に、この
ことを第１図乃至第４図により詳細に説明する。
第１図は従来のエージング方法の説明図、第２図
は従来のエージング方法におけるＸ側ドライバ、
Ｙ側ドライバによる駆動電圧パルス波形、第３図
は従来のエージング方法におけるＸ−Ｙセル電圧
波形図、第４図は従来のエージング方法における
Ｘ側、Ｙ側各側のドライバから見た１ライン分の
等価回路図である。 Conventionally, when performing this aging, driving voltage pulses were simultaneously applied to the entire surface of the EL panel. However, with this method, as the EL panel becomes larger, the cell voltage waveform becomes duller as it gets farther from the driver due to the EL panel's transparent electrode resistance value R and panel cell capacitance C, and a uniform voltage value is applied to the entire panel. There was a problem that it was not done. As a result, the cell voltage of cells far from the driver becomes lower than the cell voltage of cells close to the driver, resulting in a problem that uniform aging is not performed. This is a problem that becomes more noticeable as the panel becomes larger. Next, this will be explained in detail with reference to FIGS. 1 to 4.
Figure 1 is an explanatory diagram of the conventional aging method, Figure 2 is the X-side driver in the conventional aging method,
The driving voltage pulse waveform by the Y side driver, Figure 3 is the X-Y cell voltage waveform diagram in the conventional aging method, and Figure 4 is the one line view from the drivers on each side of the X and Y sides in the conventional aging method. FIG.
第１図において、１はELパネル、２はＸ側ド
ライバ、３はＹ側ドライバである。４はELパネ
ル１に形成されたＸ側透明電極（実際には複数本
設けられて後述するＹ側金属電極とともにマトリ
ツクス状になつている）で、５は同様に、ELパ
ネル１に形成されたＸ側ドライバ２から最も遠い
Ｙ側金属電極である。透明電極４は抵抗値Ｒを備
え、金属電極５は抵抗値ゼロであると近似的に考
えることができる。上述の従来の方法では、Ｘ側
ドライバ２から全Ｘ側透明電極４に、Ｙ側ドライ
バ３から全Ｙ側金属電極５に、それぞれ第２図に
示す波形の駆動パルスを印加してエージングを行
うため、ELパネル全面のRCが負荷となる。その
結果、ELパネルの面積が大きくなると、このRC
時定数が大きくなり、Ｘ側ドライバ３から見た最
遠点のセルでは、第３図に示すセル電圧波形のな
まりが点線で示すように大きくなる。従つて、
ELパネル全面にわたつて、均一なエージングが
できなくなるという問題点が生ずる。なお、パル
ス幅の広い波形でエージングを実行すると、EL
セル破壊時の破壊跡が大きくなるため、細幅のパ
ルスでエージングすることが望ましい。第４図ａ
はＸ側ドライバから見た１ライン分の等価回路に
対応し、第４図ｂはＸ側ドライバから最も遠い１
ライン分のＹ側ドライバから見た等価回路に対応
している。抵抗値ｒとＲの間には、Ｒ＝nrの関係
が成立している。上述のセル電圧波形のなまりの
発生は第４図ａ，ｂにより明らかである。 In FIG. 1, 1 is an EL panel, 2 is an X-side driver, and 3 is a Y-side driver. 4 is an X-side transparent electrode formed on the EL panel 1 (actually, multiple electrodes are provided in a matrix shape together with a Y-side metal electrode, which will be described later), and 5 is a transparent electrode formed on the EL panel 1. This is the Y-side metal electrode farthest from the X-side driver 2. It can be approximately considered that the transparent electrode 4 has a resistance value R, and the metal electrode 5 has a resistance value of zero. In the conventional method described above, aging is performed by applying drive pulses with the waveforms shown in FIG. 2 from the X-side driver 2 to all the X-side transparent electrodes 4 and from the Y-side driver 3 to all the Y-side metal electrodes 5, respectively. Therefore, the RC on the entire surface of the EL panel becomes a load. As a result, as the area of the EL panel increases, this RC
The time constant becomes large, and at the cell at the farthest point seen from the X-side driver 3, the rounding of the cell voltage waveform shown in FIG. 3 becomes large as shown by the dotted line. Therefore,
A problem arises in that uniform aging cannot be achieved over the entire surface of the EL panel. Note that when aging is performed on a waveform with a wide pulse width, the EL
It is desirable to carry out aging using narrow pulses, since the destruction scar becomes large when the cell is destroyed. Figure 4a
corresponds to the equivalent circuit for one line seen from the X-side driver, and Fig. 4b corresponds to the one line farthest from the X-side driver.
This corresponds to the equivalent circuit seen from the Y-side driver for the line. The relationship R=nr holds between the resistance values r and R. The above-described rounding of the cell voltage waveform is clearly seen in FIGS. 4a and 4b.
本発明は上述の問題点を解決するためのもの
で、大型のELパネルを均一にエージングするこ
とのできる表示パネルのエージング方法を提供す
ることを目的としている。
The present invention is intended to solve the above-mentioned problems, and aims to provide a display panel aging method that can uniformly age a large EL panel.
本発明では、表示パネルの同一方向の電極群を
複数のグループに分割して表示画面を複数の領域
に分割し、該各領域に時分割で交番の駆動電圧パ
ルスを印加するとともに、該各領域のうちの非選
択領域には駆動電圧パルスが印加されないように
してエージングを行うことにより上記目的の達成
を図つている。
In the present invention, the display screen is divided into a plurality of regions by dividing the electrode group in the same direction of the display panel into a plurality of groups, and alternating driving voltage pulses are applied to each region in a time-sharing manner. The above objective is achieved by performing aging while not applying a drive voltage pulse to the non-selected areas.
従つて、本発明の構成は以下に示す通りであ
る。即ち、本発明は、容量性の表示セルと抵抗成
分を有する電極とから成るXYマトリクス型表示
パネルのエージング方法において、
同一方向のＹ方向の電極群を複数のY1〜YN電
極グループに分割して表示画面を複数の領域に分
割し、Ｘ側電極に電圧Ｖを印加する時、Y1電極
グループを0vにするとともにY2〜YN電極グルー
プにキヤンセルパルス電圧Ｖを印加し、次のタイ
ミングでＸ側電極に0vを印加するとともにY1電
極グループにキヤンセルパルス電圧Ｖ、Y2〜YN
電極グループに0vを印加し、これを残りのY2〜
YN電極グループまで時分割で繰り返してエージ
ングを行うことを特徴とする表示パネルのエージ
ング方法としての構成を有するものである。 Therefore, the configuration of the present invention is as shown below. That is, the present invention provides an aging method for an XY matrix type display panel consisting of capacitive display cells and electrodes having a resistive component, in which electrode groups in the same Y direction are divided into a plurality of Y1 to YN electrode groups. When dividing the display screen into multiple regions and applying voltage V to the X side electrode, set the Y1 electrode group to 0v and apply the cancel pulse voltage V to the Y2 to YN electrode groups, and then At the same time, apply 0v to the X side electrode and apply cancel pulse voltage V, Y2 to YN to the Y1 electrode group.
Apply 0v to the electrode group and apply this to the remaining Y 2 ~
This method has a configuration as a display panel aging method characterized in that aging is performed repeatedly in a time-sharing manner up to YN electrode groups.
本発明は表示パネルをエージングする時の具体
的な電圧波形の印加方法を示したもので、(1)パネ
ルを複数の領域に分割し、(2)各領域にて時分割で
電圧波形を印加するとともに、非選択領域にキヤ
ンセルパルスを印加して非選択領域に電圧が印加
されないようにしたことに特徴がある。 The present invention shows a specific method for applying a voltage waveform when aging a display panel. (1) Divide the panel into multiple regions, and (2) Apply the voltage waveform to each region in a time-sharing manner. In addition, the present invention is characterized in that a cancel pulse is applied to the non-selected area so that no voltage is applied to the non-selected area.
以下、第５図乃至第９図に関連して本発明の実
施例を説明する。
Embodiments of the present invention will be described below with reference to FIGS. 5 to 9.
本発明は、表示パネル全面同時に駆動電圧パル
スを印加するのではなく、表示パネルを複数の領
域に分割して各領域での電圧波形の組み合せを工
夫することにより、透明電極抵抗とパネル容量に
起因した電圧波形のなまりを小さくし、パネル全
面にわたつて均一なエージングを行えるようにし
たものである。次にその実施例の詳細を説明す
る。 The present invention does not apply drive voltage pulses to the entire display panel at the same time, but divides the display panel into multiple regions and devises a combination of voltage waveforms in each region. This makes it possible to reduce the rounding of the voltage waveform and achieve uniform aging over the entire panel. Next, details of the embodiment will be explained.
第５図はエージング回路構成を示す。本例の場
合はＹ方向の電極を４グループ（一般的には複数
グループ）に分割して表示画面１１を点線記入の
ように４つの領域に分割している。１２はＸ側ド
ライバ、１３1，１３2，１３3，１３4は各領域の
Ｙ側ドライバ、R1〜R4及びC1〜C4はそれぞれの
領域での１ライン分の抵抗値及び容量値である。
エージングに際しては、第６図の波形図に示すよ
うに、Ｘ側のドライバより一定のタイミングで駆
動電圧パルス（第６図にＸで示す）を印加すると
ともに、Ｙ側の各ドライバより分割された各領域
に時分割で交番の駆動電圧パルス（第６図にY1、
Y2、Y3、Y4で示す）を印加するが、この場合、
例えばＸ−Y1の選択時には、非選択の領域（Ｘ
−Y2）、（Ｘ−Y3）、（Ｘ−Y4）がＸ側ドライバか
ら見て無負荷になる（実質的に駆動電圧パルスが
印加されない）ようにY2、Y3、Y4からキヤンセ
ルパルス電圧（第６図の右側に取り出して示した
ように１本の斜線を付したパルス）を印加する。
以下同様に、非選択領域にはその領域がＸ側ドラ
イバから見て無負荷になるようにキヤンセルパル
ス電圧を印加する。第７図はこのように各領域に
駆動電圧パルスを印加した場合のセル電圧波形を
示す。第７図よりキヤンセルパルス電圧の効果は
明らかである。即ち、非選択領域にキヤンセルパ
ルス電圧を印加することで波形なまりをなくすこ
とができる。 FIG. 5 shows the aging circuit configuration. In this example, the electrodes in the Y direction are divided into four groups (generally, a plurality of groups), and the display screen 11 is divided into four regions as indicated by dotted lines. 12 is an X-side driver, 13 1 , 13 2 , 13 3 , 13 4 is a Y-side driver for each region, R 1 to R 4 and C 1 to C 4 are the resistance value and capacitance for one line in each region. It is a value.
During aging, as shown in the waveform diagram in Figure 6, a drive voltage pulse (indicated by Alternating driving voltage pulses are applied to each region in a time-division manner (Y 1 ,
Y 2 , Y 3 , Y 4 ), but in this case,
For example, when selecting X-Y 1 , the unselected area (X
-Y 2 ), (X-Y 3 ), and (X-Y 4 ) are set so that they are unloaded (substantially no drive voltage pulse is applied) when viewed from the X - side driver . A cancel pulse voltage (the pulse indicated by one diagonal line as shown on the right side of FIG. 6) is applied from .
Similarly, a cancel pulse voltage is applied to the non-selected area so that the area becomes unloaded when viewed from the X-side driver. FIG. 7 shows the cell voltage waveform when driving voltage pulses are applied to each region in this manner. From FIG. 7, the effect of the cancel pulse voltage is clear. That is, by applying a cancel pulse voltage to the non-selected region, waveform rounding can be eliminated.
次に本発明の方法によりエージングを行う場合
と従来の方法でエージングを行う場合とのRC時
定数を比較する。 Next, the RC time constants when aging is performed using the method of the present invention and when aging is performed using the conventional method will be compared.
本発明の方法の場合のＸ側ドライバから見たＸ
−Y1セルの等価回路は第８図ａ→第９図ａに示
す通りである、Y1ドライバから見たＸ−Y1セル
の等価回路は第８図ｂ→第９図ｂに示す通りであ
る。この場合のRC時定数τP1は、
τP1R1C1
となる。 X seen from the X side driver in the case of the method of the present invention
The equivalent circuit of -Y 1 cell is as shown in Figure 8a → Figure 9a. The equivalent circuit of X-Y 1 cell seen from the Y 1 driver is as shown in Figure 8b → Figure 9b. It is. The RC time constant τ P1 in this case is τ P1 R 1 C 1 .
以下同様に、 Ｘ−Y2のRC時定数 τP2（R1＋R2）・C2 Ｘ−Y3のRC時定数 τP3（R1＋R2＋R3）・C3 Ｘ−Y4のRC時定数 τP4（R1＋R2＋R3＋R4）・C4 となる。 Similarly, RC time constant of X-Y 2 τ P2 (R 1 + R 2 )・C 2 RC time constant of X-Y 3 τ P3 (R 1 + R 2 + R 3 )・RC of C 3 X-Y 4 The time constant becomes τ P4 (R 1 + R 2 + R 3 + R 4 )・C 4 .
一方、従来のエージング方法でのRC時定数τP
は、
τP＝（R1＋R2＋R3＋R4）
・（C1＋C2＋C3＋C4）
である。 On the other hand, the RC time constant τ P in the conventional aging method
is τ P = (R 1 + R 2 + R 3 + R 4 ) · (C 1 + C 2 + C 3 + C 4 ).
∴τP1，τP2，τP3，τP4＜τP
このように、本発明の場合は、ドライバから見
た時定数が従来の場合より極めて小さくなるた
め、セル電圧波形のなまりを小さくすることがで
き、より均一なエージングが可能になる。∴τ P1 , τ P2 , τ P3 , τ P4 <τ P In this way, in the case of the present invention, the time constant seen from the driver is much smaller than in the conventional case, so it is possible to reduce the rounding of the cell voltage waveform. This allows for more uniform aging.
以上述べたように、本発明によれば、大型の
ELパネルを均一にエージングすることが可能で
ある。
As described above, according to the present invention, a large
It is possible to age EL panels uniformly.
サイズの大きな表示パネルをエージングする場
合、従来法ではパネルのRC時定数により電圧波
形がなまり均一なエージングができないが、本発
明では複数領域を時分割駆動するため各領域で
RC時定数が小さくなり波形なまりがなくなつて
均一なエージングが可能になる。また、非選択領
域にキヤンセルパルスを印加することで波形なま
りをなくすことができる。 When aging a large display panel, in the conventional method, the voltage waveform becomes dull due to the panel's RC time constant, making it impossible to achieve uniform aging.However, in the present invention, multiple regions are time-divisionally driven, so each region is
The RC time constant becomes smaller, the waveform is not rounded, and uniform aging becomes possible. Further, waveform rounding can be eliminated by applying a cancel pulse to the non-selected region.
第１図は従来のエージング方法の説明図、第２
図は従来のエージング方法におけるＸ側ドライバ
Ｙ側ドライバによる駆動電圧パルス波形図、第３
図は従来のエージング方法におけるＸ−Ｙセル電
圧波形図、第４図ａ，ｂは従来のエージング方法
におけるＸ側、Ｙ側各側のドライバから見た１ラ
イン分の等価回路図、第５図は本発明の実施例と
してのエージング回路構成図、第６図は本発明の
実施例としての駆動電圧パルス波形図、第７図は
本発明の実施例としてのセル電圧波形図、第８図
ａ，ｂは本発明の実施例としてのＸ側、Ｙ側各側
ドライバから見た１ライン分の等価回路図、第９
図ａ，ｂは本発明の実施例としてのＸ側、Ｙ側各
側ドライバから見たＸ−Y1セルの等価回路図で
ある。
１……ELパネル、２，１２……Ｘ側ドライバ、
３……Ｙ側ドライバ、４……ELパネル１に形成
されたＸ側透明電極、５……ELパネル１に形成
されたＸ側ドライバ２から最も遠いＹ側金属電
極、１１……表示画面、１３1，１３2，１３3，
１３4……分割された各領域のＹ側ドライバ。
Figure 1 is an explanatory diagram of the conventional aging method, Figure 2
The figure shows the drive voltage pulse waveform diagram of the X-side driver and the Y-side driver in the conventional aging method.
The figure is an X-Y cell voltage waveform diagram in the conventional aging method, Figures 4a and b are equivalent circuit diagrams for one line seen from the drivers on each side of the X and Y sides in the conventional aging method, and Figure 5 is an aging circuit configuration diagram as an embodiment of the present invention, FIG. 6 is a drive voltage pulse waveform diagram as an embodiment of the present invention, FIG. 7 is a cell voltage waveform diagram as an embodiment of the present invention, and FIG. 8a , b is an equivalent circuit diagram for one line seen from the X side and Y side drivers as an embodiment of the present invention, No. 9
Figures a and b are equivalent circuit diagrams of an X-Y 1 cell viewed from the X-side and Y-side drivers as an embodiment of the present invention. 1...EL panel, 2, 12...X side driver,
3... Y-side driver, 4... X-side transparent electrode formed on the EL panel 1, 5... Y-side metal electrode furthest from the X-side driver 2 formed on the EL panel 1, 11... Display screen, 13 1 , 13 2 , 13 3 ,
13 4 ...Y side driver for each divided area.
Claims (1)
から成るXYマトリクス型表示パネルのエージン
グ方法において、 同一方向のＹ方向の電極群を複数のY1〜YN電
極グループに分割して表示画面を複数の領域に分
割し、Ｘ側電極に電圧Ｖを印加する時、Y1電極
グループを0vにするとともにY2〜YN電極グルー
プにキヤンセルパルス電圧Ｖを印加し、次のタイ
ミングでＸ側電極に0vを印加するとともにY1電
極グループにキヤンセルパルス電圧Ｖ、Y2〜YN
電極グループに0vを印加し、これを残りのY2〜
YN電極グループまで時分割で繰り返してエージ
ングを行うことを特徴とする表示パネルのエージ
ング方法。[Claims] 1. In an aging method for an XY matrix display panel consisting of capacitive display cells and electrodes having a resistive component, electrode groups in the same Y direction are divided into a plurality of Y 1 to Y N electrode groups. When dividing the display screen into multiple areas and applying voltage V to the X side electrode, set Y1 electrode group to 0v and apply cancel pulse voltage V to Y2 to YN electrode groups, and then Apply 0v to the X side electrode at the timing of , and apply a cancel pulse voltage V, Y2 to YN to the Y1 electrode group.
Apply 0v to the electrode group and apply this to the remaining Y 2 ~
A display panel aging method characterized by repeatedly aging up to YN electrode groups in a time-sharing manner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102401A JPS60244992A (en) | 1984-05-21 | 1984-05-21 | Aging of display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102401A JPS60244992A (en) | 1984-05-21 | 1984-05-21 | Aging of display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60244992A JPS60244992A (en) | 1985-12-04 |
| JPH0544677B2 true JPH0544677B2 (en) | 1993-07-07 |
Family
ID=14326420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102401A Granted JPS60244992A (en) | 1984-05-21 | 1984-05-21 | Aging of display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244992A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5909835B2 (en) * | 2011-10-24 | 2016-04-27 | 株式会社Ｊｏｌｅｄ | Aging method for current-driven active matrix display device, current-driven active matrix display device, method for determining window in display region, program for determining window in display region, method for manufacturing current-driven active matrix display device, and aging apparatus |
| US9812058B2 (en) | 2012-04-20 | 2017-11-07 | Joled Inc. | Method for manufacturing luminescent panel, aging device, and display device provided with luminescent panel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041438B2 (en) * | 1980-06-23 | 1985-09-17 | シャープ株式会社 | Aging method for electroluminescent display elements |
| JPS5864795A (en) * | 1981-10-13 | 1983-04-18 | シャープ株式会社 | Method of producing el display panel |
| JPS5865082A (en) * | 1981-10-13 | 1983-04-18 | パ−ヴエル・インダストリ−ズ・インコ−ポレイテツド | Dyed fluffed fabric and production thereof |
| JPS5865082U (en) * | 1981-10-26 | 1983-05-02 | シャープ株式会社 | Current supply equipment for aging of EL display panels, luminescence inspection, etc. |
-
1984
- 1984-05-21 JP JP59102401A patent/JPS60244992A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60244992A (en) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3586142T2 (en) | METHOD FOR CONTROLLING A GAS DISCHARGE DISPLAY DEVICE. | |
| US20020075206A1 (en) | Plasma display panel display device and drive method | |
| JP2737697B2 (en) | Driving method of gas discharge display panel | |
| US6066923A (en) | Plasma display panel and method of driving plasma display panel | |
| US6097365A (en) | Color plasma display panel having a plurality of data drivers | |
| JPH02219092A (en) | Method of driving alternating current type plasma display panel | |
| JP2687684B2 (en) | Driving method of plasma display panel | |
| US6356261B1 (en) | Method for addressing plasma display panel | |
| JPH0544677B2 (en) | ||
| JP2895397B2 (en) | Driving method of gas discharge type display device | |
| JPH0748143B2 (en) | Driving method of display device | |
| JP2003140609A (en) | Driving method of plasma display | |
| JPS6132672B2 (en) | ||
| JP4254131B2 (en) | Driving method of plasma display | |
| JPH02291597A (en) | Driving system for gas discharge panel | |
| JP3429075B2 (en) | Gas discharge display element and method of erasing gas discharge display element | |
| JP2744253B2 (en) | Display driving method of plasma display panel | |
| US20070018914A1 (en) | Plasma display device and driving method thereof | |
| JP2005308893A (en) | Plasma display panel device and driving method thereof | |
| JP4337306B2 (en) | Driving method of plasma display | |
| JPH0426116B2 (en) | ||
| JPH05265391A (en) | Display device using AC discharge plasma display panel | |
| JP3088494B2 (en) | Display device driving method and device | |
| JPH0120433B2 (en) | ||
| JP2005352052A (en) | Plasma display device and driving method used for plasma display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |