JPH0549130B2 - - Google Patents
Info
- Publication number
- JPH0549130B2 JPH0549130B2 JP62214582A JP21458287A JPH0549130B2 JP H0549130 B2 JPH0549130 B2 JP H0549130B2 JP 62214582 A JP62214582 A JP 62214582A JP 21458287 A JP21458287 A JP 21458287A JP H0549130 B2 JPH0549130 B2 JP H0549130B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- exclusive
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パワーMOSFET等のパワースイツ
チング素子にオン、オフの駆動信号を信号源と絶
縁して伝送するための絶縁形駆動回路に関するも
のである。
チング素子にオン、オフの駆動信号を信号源と絶
縁して伝送するための絶縁形駆動回路に関するも
のである。
従来、パワーMOSFET等のスイツチング素子
へのゲート駆動を行う絶縁信号伝達手段として
は、フオトカプラを使用する信号伝送回路が広く
利用されている。しかしながら、このような光間
接点弧式の従来回路においては、信号伝達遅れや
絶縁間の電位変動等のノイズによる誤動作が問題
となる。
へのゲート駆動を行う絶縁信号伝達手段として
は、フオトカプラを使用する信号伝送回路が広く
利用されている。しかしながら、このような光間
接点弧式の従来回路においては、信号伝達遅れや
絶縁間の電位変動等のノイズによる誤動作が問題
となる。
これに対し、パルストランスを利用する電磁点
弧式の絶縁信号伝送回路も知られている。しかし
この種の回路においては、低周波を信号として用
いる場合は大形のトランスを必要とし、また直流
の信号は伝達することができないという欠点があ
るばかりでなく、駆動エネルギーの絶縁伝送も常
に問題となる。
弧式の絶縁信号伝送回路も知られている。しかし
この種の回路においては、低周波を信号として用
いる場合は大形のトランスを必要とし、また直流
の信号は伝達することができないという欠点があ
るばかりでなく、駆動エネルギーの絶縁伝送も常
に問題となる。
本発明の目的は前記従来例の不都合を解消し、
絶縁されたゲート駆動信号をパルストランスを用
いて高周波はもちろん、直流、低周波の領域にお
いても、迅速かつ正確に伝達でき、しかも小型か
つ廉価で信頼性の高いパワースイツチング素子の
絶縁形駆動回路を提供することにある。
絶縁されたゲート駆動信号をパルストランスを用
いて高周波はもちろん、直流、低周波の領域にお
いても、迅速かつ正確に伝達でき、しかも小型か
つ廉価で信頼性の高いパワースイツチング素子の
絶縁形駆動回路を提供することにある。
本発明は前記目的を達成するため、絶縁用トラ
ンスの一次巻線の一端に高周波電源の出力を接続
し、他端に、前記高周波電源の出力とオン、オフ
指令信号とを入力とするエクスクルシブオア回路
の出力を接続し、トランスの二次巻線に全波整流
器を接続し、該整流器の出力を駆動信号として得
ることを要旨とするものである。
ンスの一次巻線の一端に高周波電源の出力を接続
し、他端に、前記高周波電源の出力とオン、オフ
指令信号とを入力とするエクスクルシブオア回路
の出力を接続し、トランスの二次巻線に全波整流
器を接続し、該整流器の出力を駆動信号として得
ることを要旨とするものである。
本発明によれば、絶縁用トランスの一次巻線に
はオン、オフ指令信号と高周波電源出力の排他的
論理和と、この高周波電源との差分を得た制御信
号が与えられる。これによりオン、オフ指令信号
が高周波で変調され、オン、オフ指令信号が直
流、低周波であつても絶縁用トランスを飽和させ
ることなく制御信号の伝達が可能となる。
はオン、オフ指令信号と高周波電源出力の排他的
論理和と、この高周波電源との差分を得た制御信
号が与えられる。これによりオン、オフ指令信号
が高周波で変調され、オン、オフ指令信号が直
流、低周波であつても絶縁用トランスを飽和させ
ることなく制御信号の伝達が可能となる。
以下、図面について本発明の実施例を詳細に説
明する。
明する。
第１図は本発明のパワースイツチング素子の絶
縁形駆動回路の第１実施例を示す回路図で、図中
９はパワースイツチング素子としての
MOSFET、１０はその素子駆動回路を示し、本
実施例では該素子駆動回路１０はダイオード４〜
７のブリツジ接続回路による全波整流器とこれに
並列接続される抵抗８とで構成し、駆動回路１０
の出力側はMOSFET９のゲート、ソース間に接
続される。
縁形駆動回路の第１実施例を示す回路図で、図中
９はパワースイツチング素子としての
MOSFET、１０はその素子駆動回路を示し、本
実施例では該素子駆動回路１０はダイオード４〜
７のブリツジ接続回路による全波整流器とこれに
並列接続される抵抗８とで構成し、駆動回路１０
の出力側はMOSFET９のゲート、ソース間に接
続される。
図中３は絶縁用トランスで、その二次巻線に前
記ダイオード４〜７による全波整流器の入力側が
接続される。
記ダイオード４〜７による全波整流器の入力側が
接続される。
絶縁用トランス３の一次巻線の一端には高周波
電源１の出力が接続され、該一次巻線の他端には
前記高周波電源１の出力とオン、オフ指令信号と
を入力とするエクスクルシブオア回路２の出力が
接続される。
電源１の出力が接続され、該一次巻線の他端には
前記高周波電源１の出力とオン、オフ指令信号と
を入力とするエクスクルシブオア回路２の出力が
接続される。
次に動作について説明すると、第２図に示すよ
うに高周波電源１からの矩形波形の信号Ａとオ
ン、オフ指令信号Ｂがエクスクルシブオア回路２
へ入力されると、両入力の排他的論理和によりＣ
のごとき信号が出力として得られる。絶縁用トラ
ンス３の一次巻線には前記波形Ａの信号が一端
に、波形Ｃの信号が他端に与えられ、該トランス
３の二次巻線からは信号Ｄのごとき信号Ａ，Ｃの
差分を得た信号が出力として得られる。
うに高周波電源１からの矩形波形の信号Ａとオ
ン、オフ指令信号Ｂがエクスクルシブオア回路２
へ入力されると、両入力の排他的論理和によりＣ
のごとき信号が出力として得られる。絶縁用トラ
ンス３の一次巻線には前記波形Ａの信号が一端
に、波形Ｃの信号が他端に与えられ、該トランス
３の二次巻線からは信号Ｄのごとき信号Ａ，Ｃの
差分を得た信号が出力として得られる。
そして、この信号Ｄはダイオード４〜７の全波
整流器により全波整流され、Ｅのごとき駆動信号
としてMOSFET９に与えられる。
整流器により全波整流され、Ｅのごとき駆動信号
としてMOSFET９に与えられる。
第３図は本発明の第２実施例を示すもので、エ
クスクルシブオア回路２０を構成するものとし
て、前記第１図のエクスクルシブオア回路２と同
様な動作をするエクスクルシブオアゲート２２の
他に、エクスクルシブオアゲート２３によるバツ
フアを用いて高周波電源１の出力をこのエクスク
ルシブオアゲート２３を介して絶縁用トランス３
の一次巻線の一端に接続した。
クスクルシブオア回路２０を構成するものとし
て、前記第１図のエクスクルシブオア回路２と同
様な動作をするエクスクルシブオアゲート２２の
他に、エクスクルシブオアゲート２３によるバツ
フアを用いて高周波電源１の出力をこのエクスク
ルシブオアゲート２３を介して絶縁用トランス３
の一次巻線の一端に接続した。
このエクスクルシブオアゲート２３があること
により一次巻線両端における高周波電源１からの
信号伝達時間のずれを避けることにより信号波形
が乱れるようないわゆるハザードが防止できる。
により一次巻線両端における高周波電源１からの
信号伝達時間のずれを避けることにより信号波形
が乱れるようないわゆるハザードが防止できる。
また、絶縁用トランス３の二次巻線は中間タツ
プを設けたものであるが、この二次巻線が接続さ
れる素子駆動回路２１では、絶縁用トランス３の
二次巻線の両端にダイオード２４，２５を接続し
て全波整流器を構成し、このダイオード２４，２
５の共通接続端と前記二次巻線の中間タツプ間と
に平滑抵抗２７を接続し、その両端をMOSFET
９のゲート、ソース間に接続する。
プを設けたものであるが、この二次巻線が接続さ
れる素子駆動回路２１では、絶縁用トランス３の
二次巻線の両端にダイオード２４，２５を接続し
て全波整流器を構成し、このダイオード２４，２
５の共通接続端と前記二次巻線の中間タツプ間と
に平滑抵抗２７を接続し、その両端をMOSFET
９のゲート、ソース間に接続する。
そして、本実施例では、MOSFET９のゲート
への出力線中に能動素子としてのコンパレータ２
９，２９′及び抵抗３０によるバツフアを設けた。
これにより、高速に素子を駆動できるようにな
る。
への出力線中に能動素子としてのコンパレータ２
９，２９′及び抵抗３０によるバツフアを設けた。
これにより、高速に素子を駆動できるようにな
る。
また、前記抵抗２７の両端にダイオード２６を
介してコンデンサ２８を接続し、該コンデンサ２
８を電源としてコンパレータ２９，２９′に接続
する。
介してコンデンサ２８を接続し、該コンデンサ２
８を電源としてコンパレータ２９，２９′に接続
する。
第４図はこの第３図回路の動作波形を示すもの
で、前記第１実施例の第１図回路とほとんど変わ
りはないが、前記コンデンサ２８を設けることに
より絶縁用トランス３の二次巻線に得られた信号
を全波整流し、その電力の一部をこのコンデンサ
２８に蓄積しておき、それを駆動回路の電源とす
ることにより高速で素子を駆動できるものとな
る。
で、前記第１実施例の第１図回路とほとんど変わ
りはないが、前記コンデンサ２８を設けることに
より絶縁用トランス３の二次巻線に得られた信号
を全波整流し、その電力の一部をこのコンデンサ
２８に蓄積しておき、それを駆動回路の電源とす
ることにより高速で素子を駆動できるものとな
る。
なお、信号Ｆにおいて信号Ｅの立上がり時のわ
ずかな落込みは、MOSFET９のオン時の静電容
量の充電のためである。
ずかな落込みは、MOSFET９のオン時の静電容
量の充電のためである。
以上述べたように本発明のパワースイツチング
素子の絶縁形駆動回路は、オン、オフ指令信号
を、高周波信号を介して伝達するので、低周波の
信号、あるいは直流（連続的にオン、またはオフ
する）信号も、ひとつのパルストランスで伝送す
ることが可能となり、小型かつ廉価で信頼性の高
い駆動回路が得られるものである。
素子の絶縁形駆動回路は、オン、オフ指令信号
を、高周波信号を介して伝達するので、低周波の
信号、あるいは直流（連続的にオン、またはオフ
する）信号も、ひとつのパルストランスで伝送す
ることが可能となり、小型かつ廉価で信頼性の高
い駆動回路が得られるものである。
第１図は本発明のパワースイツチング素子の絶
縁形駆動回路の第１実施例を示す回路図、第２図
は同上動作波形図、第３図は第２実施例を示す回
路図、第４図は同上動作波形図である。 １……高周波電源、２……エクスクルシブオア
回路、３……絶縁用トランス、４，５，６，７…
…ダイオード、８……抵抗、９……MOSFET、
１０……素子駆動回路、２０……エクスクルシブ
オア回路、２１……素子駆動回路、２２，２３…
…エクスクルシブオアゲート、２４〜２６……ダ
イオード、２７，３０……抵抗、２８……コンデ
ンサ、２９，２９′……コンパレータ。
縁形駆動回路の第１実施例を示す回路図、第２図
は同上動作波形図、第３図は第２実施例を示す回
路図、第４図は同上動作波形図である。 １……高周波電源、２……エクスクルシブオア
回路、３……絶縁用トランス、４，５，６，７…
…ダイオード、８……抵抗、９……MOSFET、
１０……素子駆動回路、２０……エクスクルシブ
オア回路、２１……素子駆動回路、２２，２３…
…エクスクルシブオアゲート、２４〜２６……ダ
イオード、２７，３０……抵抗、２８……コンデ
ンサ、２９，２９′……コンパレータ。
Claims (1)
- １ 絶縁用トランスの一次巻線の一端に高周波電
源の出力を接続し、他端に前記高周波電源の出力
とオン、オフ指令信号とを入力とするエクスクル
シブオア回路の出力を接続し、トランスの二次巻
線に全波整流器を接続し、該整流器の出力を駆動
信号として得ることを特徴とするパワースイツチ
ング素子の絶縁形駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62214582A JPS6457820A (en) | 1987-08-27 | 1987-08-27 | Isolation drive circuit for power switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62214582A JPS6457820A (en) | 1987-08-27 | 1987-08-27 | Isolation drive circuit for power switching element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457820A JPS6457820A (en) | 1989-03-06 |
| JPH0549130B2 true JPH0549130B2 (ja) | 1993-07-23 |
Family
ID=16658105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62214582A Granted JPS6457820A (en) | 1987-08-27 | 1987-08-27 | Isolation drive circuit for power switching element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6457820A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346543B2 (ja) * | 1999-08-26 | 2002-11-18 | ティーディーケイ株式会社 | スイッチング電源装置 |
-
1987
- 1987-08-27 JP JP62214582A patent/JPS6457820A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457820A (en) | 1989-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949659A (en) | Galvanically isolated transmission of power and information to an electronic unit | |
| US4542440A (en) | Switch current sensing with snubber current suppression in a push-pull converter | |
| JPH0549130B2 (ja) | ||
| JPS5958943A (ja) | デ−タ伝送システム | |
| JP3155866B2 (ja) | アイソレ―ションアンプ | |
| JP6019379B1 (ja) | 圧電トランスを用いたパルスアイソレータ | |
| JP2903654B2 (ja) | 直流電源装置 | |
| JPS64913B2 (ja) | ||
| JPH04252510A (ja) | 静電誘導サイリスタの駆動回路 | |
| JPH07123222B2 (ja) | ゲ−ト・ドライブ回路 | |
| JPS61141989U (ja) | ||
| JPS58178380U (ja) | 超音波発生装置 | |
| JPH0320096B2 (ja) | ||
| JPS6347107Y2 (ja) | ||
| JPH0412790Y2 (ja) | ||
| JPS63257327A (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPH031818Y2 (ja) | ||
| JPS6053487B2 (ja) | パワ−スイツチング素子の絶縁形駆動回路 | |
| JP3019321B2 (ja) | 電力線搬送制御システム | |
| JPS58107629U (ja) | スイツチ駆動回路 | |
| KR900007208A (ko) | 전화 원격제어장치의 오디오 레코더(Audio Recoder)구동회로 | |
| SU1524137A1 (ru) | Устройство дл управлени силовым ключом преобразовател | |
| JPS6330230Y2 (ja) | ||
| JPS5852740Y2 (ja) | 増幅器の制御装置 | |
| JPS6079290U (ja) | 二次側制御式スイツチングレギユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |