JPH0549966B2 - - Google Patents
Info
- Publication number
- JPH0549966B2 JPH0549966B2 JP58002443A JP244383A JPH0549966B2 JP H0549966 B2 JPH0549966 B2 JP H0549966B2 JP 58002443 A JP58002443 A JP 58002443A JP 244383 A JP244383 A JP 244383A JP H0549966 B2 JPH0549966 B2 JP H0549966B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- protection circuit
- scanning
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明はTFT（Thin Film Trs）などで構成さ
れるアクテイブマトリツクスにおいて、静電気な
どによる前記マトリツクスを構成する素子の破壊
を防止するための保護回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a protection circuit for preventing destruction of elements constituting the matrix due to static electricity or the like in an active matrix composed of TFTs (Thin Film Transponders) or the like.
TFTは絶縁基板上にトランジスタが形成され
るため、静電気やノイズなどによる素子破壊を防
止する保護回路を、前記絶縁基板上にモノリシツ
クに形成することが困難である。この理由は、
TFTで構成される回路の端子から静電気などが
入つた時、電流を吸わすべき共通の基板がないこ
とによる。また、単結晶シリコン基板上に形成さ
れる通常のICやLSIで採用され、技術的に完成度
が高く、実績もある保護回路がTFTでは採用出
来ないことも理由の１つである。従つて本発明の
目的は、絶縁基板上に形成されるTFTなどで構
成されるアクテイブマトリツクスを、静電気など
による破壊から守る保護回路を提供することであ
る。 Since TFT transistors are formed on an insulating substrate, it is difficult to monolithically form a protection circuit on the insulating substrate to prevent element breakdown due to static electricity, noise, etc. The reason for this is
When static electricity enters the terminals of a circuit made up of TFTs, this is because there is no common board to absorb the current. Another reason is that the protection circuits, which are technically sophisticated and have a proven track record, are used in ordinary ICs and LSIs formed on single-crystal silicon substrates, but cannot be used in TFTs. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a protection circuit that protects an active matrix composed of TFTs and the like formed on an insulating substrate from destruction due to static electricity and the like.
以下実施例に沿つて本発明の詳細を説明する。 The details of the present invention will be explained below with reference to Examples.
第１図は従来のTFTアクテイブマトリツクス
を示す。各Ｘライン（X1，X2…Xo）は両端に外
部回路と接続するための電極があり、前記両端の
電極間では、第１図で明らかなように各TFTの
ゲートに接続されている。各Ｙライン（Y1，Ｙ
……Yn）も両端には外部回路と接続するための
電極があり、前記両端の電極間は第１図で明らか
なように各TFTのソースに接続されている。第
１図に示すようなアクテイブマトリツクスをパネ
ルとして組み立てる工程などで該アクテイブマト
リツクスのＸ及びＹラインの端子から静電気が入
力することが多い。例えば第１図のX1ラインの
左側端子から人体などの接触により静電気が入力
したとすると、該静電気はX1ラインの配線抵抗
に応じて入力波形を変化させながら、T11のゲー
トから順次T1nのゲートまで電圧が印加してい
く。前記静電気の入力電圧が低い時には、T1nの
ゲートまで前記静電気波形が伝播した後では、
X1ライン全体がある電位になり、時間の経過に
伴い前記静電気は表面リークなどにより放電し、
前記電位は除々に低下する。 Figure 1 shows a conventional TFT active matrix. Each X line (X 1 , X 2 . . . There is. Each Y line (Y 1 , Y
. . . Y n ) also has electrodes at both ends for connection to an external circuit, and the electrodes at both ends are connected to the source of each TFT, as is clear from FIG. In the process of assembling an active matrix as a panel as shown in FIG. 1, static electricity is often input from the X and Y line terminals of the active matrix. For example, if static electricity is input from the left terminal of the X 1 line in Figure 1 due to contact with a human body, the static electricity will be transmitted sequentially from the gate of T 11 to the gate of T 11 while changing the input waveform according to the wiring resistance of the X 1 line. Voltage is applied up to the gate of 1n . When the electrostatic input voltage is low, after the electrostatic waveform propagates to the gate of T 1n ,
The entire X 1 line has a certain potential, and as time passes, the static electricity is discharged due to surface leakage, etc.
The potential decreases gradually.
静電気が入力しても、前記のような過程で静電
気が放電する時は、TFTは何らの損傷も受けな
い。 Even if static electricity is input, the TFT will not be damaged in any way when the static electricity is discharged in the process described above.
しかし、前記X1ラインの左端より入力した静
電気の電圧が十分に高くTFTのゲート破壊電圧
を越える時には、T11のゲート部まで前記静電気
が達したとき、T11のゲート酸化膜を破壊するこ
とがある。このような場合はTFTは回復不能な
損傷を受ける。 However, when the voltage of static electricity input from the left end of the X1 line is sufficiently high and exceeds the gate breakdown voltage of the TFT, when the static electricity reaches the gate of T11 , it may destroy the gate oxide film of T11 . There is. In such a case, the TFT will be irreparably damaged.
そこで本発明の目的は、アクテイブマトリツク
スの端子に静電気が入力しても、TFTが破壊し
ないような保護回路を提供することである。本発
明の実施例を第２図に示す。第２図で明らかなよ
うに、本発明のポイントはアクテイブマトリツク
スの外側に導電線が配線されており（以下、配線
Ａという）、該配線Ａと各Ｘ及びＹラインとの間
に２個のMOS型トランジスタがシリーズに接続
されていることである。前記２ケのMOS型トラ
ンジスタはTX11，TX12，…TXo1，TXo2，
TY11，TY12，…TYn1，TYn2で示す。Ｘライン
に接続される２個のMOS型トランジスタのうち、
Ｘラインに近い方のMOS型トランジスタ
（TX11，TX21，…TXo1）のゲートは各Ｘライン
に接続され、同様にＹラインに接続される２個の
MOS型トランジスタのうち、Ｙラインに近い方
のMOS型トランジスタ（TY11，TY21，…
TYn1）のゲートは各Ｙラインに接続されてい
る。一方Ｘライン及びＹラインから違い方に接続
されているMOS型トランジスタ（TX12，…
TXo2，TY12，…TYn2）のゲートはアクテイブ
マトリツクスの外側に設けられた配線Ａに接続さ
れている。従つて本発明による保護回路は、第２
図に示すように配線Ａと、該配線ＡとＸ乃至Ｙラ
インの間に挿入された２個のMOS型トランジス
タから成つている。 SUMMARY OF THE INVENTION An object of the present invention is to provide a protection circuit that prevents TFTs from being destroyed even if static electricity is input to the terminals of an active matrix. An embodiment of the invention is shown in FIG. As is clear from Fig. 2, the key point of the present invention is that conductive wires are wired outside the active matrix (hereinafter referred to as wire A), and two conductive wires are wired between wire A and each X and Y line. MOS type transistors are connected in series. The two MOS transistors are TX 11 , TX 12 , ...TX o1 , TX o2 ,
TY 11 , TY 12 , ...TY n1 , TY n2 . Of the two MOS transistors connected to the X line,
The gates of the MOS transistors (TX 11 , TX 21 , ...TX o1 ) closer to the X line are connected to each
Among the MOS transistors, the one closest to the Y line (TY 11 , TY 21 ,...
The gate of TY n1 ) is connected to each Y line. On the other hand, MOS transistors (TX 12 ,...
The gates of TX o2 , TY 12 , . . . TY n2 are connected to a wiring A provided outside the active matrix. Therefore, the protection circuit according to the invention
As shown in the figure, it consists of a wiring A and two MOS transistors inserted between the wiring A and the X to Y lines.
第２図に示す本発明による保護回路を持つたア
クテイブマトリツクスが静電気に対して強くなる
理由は、入力した静電気が流れる電流パスを増や
すことにより、アクテイブマトリツクスを構成す
るTFTのゲートに印加する実効電位が下がるこ
とによる。各Ｘ乃至Ｙラインに新らたに追加挿入
された２個のMOS型トランジスタは、印加した
静電気の正負に対応してどちらか一方がONし、
他方はOFFとなる。静電気の一部はOFFした
MOS型トランジスタのソース・ドレイン間のブ
レイクダウンにより配線Ａに流れる。第２図のア
クテイブマトリツクスが組立工程の途上にある時
は、配線Ａはフローテイングとなつている。従つ
て前記静電気が配線Ａに流れる割合は、配線Ａの
フローテイング電位と該配線の容量によつて決ま
る。 The reason why the active matrix with the protection circuit according to the present invention shown in Fig. 2 is resistant to static electricity is that by increasing the current path through which the input static electricity flows, it is possible to prevent the static electricity from being applied to the gates of the TFTs that make up the active matrix. This is due to a decrease in the effective potential. Two MOS transistors newly added to each X to Y line are turned on depending on whether the applied static electricity is positive or negative.
The other is turned OFF. Some of the static electricity was turned off
It flows to wiring A due to the breakdown between the source and drain of the MOS transistor. When the active matrix shown in FIG. 2 is in the middle of the assembly process, the wiring A is floating. Therefore, the rate at which the static electricity flows into the wiring A is determined by the floating potential of the wiring A and the capacitance of the wiring.
配線Ａの容量は大きい方が静電気による破壊防
止の効果が大きい。具体的には配線Ａの配線巾を
大きくしたり、第２図に示した配線Ａはアクテイ
ブマトリツクスの外周1/2に配線されているが、
全外周に配線することなどにより、配線Ａの面積
をより大きくするとよい。アクテイブマトリツク
スが周辺回路などに接続されて組み立てが完了し
た時は、配線ＡもGND電位に接続するとよい。
この場合は静電気だけでなく、周辺回路を通して
入力するサージに対しても本発明の保護回路は役
立つ。 The larger the capacity of the wiring A, the greater the effect of preventing damage caused by static electricity. Specifically, the wiring width of wiring A is increased, and wiring A shown in Fig. 2 is wired on 1/2 of the outer circumference of the active matrix.
It is preferable to increase the area of the wiring A by, for example, wiring the entire outer periphery. When the active matrix is connected to peripheral circuits and the assembly is completed, wiring A should also be connected to the GND potential.
In this case, the protection circuit of the present invention is useful not only against static electricity but also against surges input through peripheral circuits.
各Ｘ乃至Ｙラインと配線Ａの間に挿入された２
個のMOS型トランジスタの接続方法は、アクテ
イブマトリツクスが正常に動作するためにも必要
である。アクテイブマトリツクスの動作のために
は、少なくとも、Ｙラインの電位がGND電位に
対して正負の両方に振れる必要がある。Ｘ、Ｙの
両方の電位が正負に振れるアクテイブマトリツク
スもある。前記２個のMOS型トランジスタは、
正常なＸ、Ｙの電位に対し、必ずどちらか１つが
OFFとなり、Ｘ、Ｙの電位が確保されアクテイ
ブマトリツクスの動作が保償される。 2 inserted between each X to Y line and wiring A
The method of connecting the individual MOS transistors is also necessary for the active matrix to operate properly. For the active matrix to operate, it is necessary that at least the potential of the Y line swings both positive and negative with respect to the GND potential. There is also an active matrix in which both the X and Y potentials swing positive and negative. The two MOS transistors are
For normal X and Y potentials, one of them is always
OFF, the potentials of X and Y are secured, and the operation of the active matrix is guaranteed.
第３図は本発明による別の保護回路を示す。第
２図に対し各ラインに抵抗（RX1，RY1）を追加
挿入したものである。前記抵抗は静電気などの印
加波形をなまらせる役目をし、素子破壊の防止が
より効果的になる。保護回路としての基本動作は
第２図での説明と同様である。 FIG. 3 shows another protection circuit according to the invention. Compared to Figure 2, resistors (RX 1 , RY 1 ) are added to each line. The resistor serves to blunt the applied waveform of static electricity, etc., making prevention of element destruction more effective. The basic operation as a protection circuit is the same as that explained in FIG.
第１図は従来のアクテイブマトリツクスであ
る。第２図は本発明による保護回路を持つアクテ
イブマトリツクスである。第３図は本発明による
もう一つの保護回路を持つアクテイブマトリツク
スの一部である。
X1，X2…Xo……Ｘライン、Y1，Y2…Yn……
Ｙライン、T11，T12，…Ton……アクテイブマト
リツクスを構成するトランジスタ、TX11，…
TYn2……保護回路を構成するトランジスタ。
FIG. 1 shows a conventional active matrix. FIG. 2 shows an active matrix with a protection circuit according to the invention. FIG. 3 is part of an active matrix with another protection circuit according to the invention. X 1 , X 2 ...X o ...X line, Y 1 , Y 2 ...Y n ...
Y line, T 11 , T 12 ,...T on ...Transistors forming the active matrix, TX 11 ,...
TY n2 ...Transistor that constitutes the protection circuit.
Claims (1)
の一方の基板上又は両方の基板上に複数の走査電
極及び複数の信号電極がマトリクス状に形成さ
れ、各走査電極と各信号電極との交点には画素電
極が形成されてなる液晶表示装置において、 該画素電極は表示部を形成し、該表示部の外周
には導電線が配線され、該走査電極と該導電線の
間にはソース領域とゲートを短絡させたMOS型
トランジスタと、ゲートとドレイン領域を短絡さ
せたMOS型トランジスタとが直列に接続されて
なることを特徴とする液晶表示装置の入力保護回
路。 ２ 一対の絶縁基板間に液晶が封入され、該基板
の一方の基板上又は両方の基板上に複数の走査電
極及び複数の信号電極がマトリクス状に形成され
各走査電極と各信号電極との交点には画素電極が
形成されてなる液晶表示装置において、 該画素電極は表示部を形成し、該表示部の外周
には導電線が配線され、該信号電極と該導電線の
間にはソース領域とゲートを短絡させたMOS型
トランジスタと、ゲートとドレイン領域を短絡さ
せたMOS型トランジスタとが直列に接続されて
なることを特徴とする液晶表示装置の入力保護回
路。 ３ 該走査電極または該信号電極の入力部に抵抗
を有することを特徴とする特許請求の範囲第１
項、第２項記載の液晶表示装置の入力保護回路。[Claims] 1. A liquid crystal is sealed between a pair of insulating substrates, and a plurality of scanning electrodes and a plurality of signal electrodes are formed in a matrix on one or both of the substrates, and each scanning electrode In a liquid crystal display device in which a pixel electrode is formed at the intersection of the scanning electrode and each signal electrode, the pixel electrode forms a display section, a conductive line is wired around the outer periphery of the display section, and the scanning electrode and the conductive wire form a display section. An input protection circuit for a liquid crystal display device, characterized in that a MOS transistor whose source region and gate are short-circuited and a MOS transistor whose gate and drain region are short-circuited are connected in series between the lines. 2 A liquid crystal is sealed between a pair of insulating substrates, a plurality of scanning electrodes and a plurality of signal electrodes are formed in a matrix on one or both of the substrates, and the intersections of each scanning electrode and each signal electrode are formed on one or both of the substrates. In a liquid crystal display device in which a pixel electrode is formed, the pixel electrode forms a display part, a conductive line is wired around the outer periphery of the display part, and a source region is provided between the signal electrode and the conductive line. An input protection circuit for a liquid crystal display device, characterized in that a MOS transistor whose gate is short-circuited and a MOS transistor whose gate and drain regions are short-circuited are connected in series. 3. Claim 1, characterized in that the input part of the scanning electrode or the signal electrode has a resistance.
2. An input protection circuit for a liquid crystal display device according to item 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002443A JPS59126663A (en) | 1983-01-11 | 1983-01-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002443A JPS59126663A (en) | 1983-01-11 | 1983-01-11 | Semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8838394A Division JPH0830799B2 (en) | 1994-04-26 | 1994-04-26 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126663A JPS59126663A (en) | 1984-07-21 |
| JPH0549966B2 true JPH0549966B2 (en) | 1993-07-27 |
Family
ID=11529412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002443A Granted JPS59126663A (en) | 1983-01-11 | 1983-01-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126663A (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112069B2 (en) * | 1985-09-18 | 1995-11-29 | 株式会社東芝 | Display device |
| JPH079506B2 (en) * | 1986-02-14 | 1995-02-01 | 富士通株式会社 | How to prevent the display device from being damaged by static electricity |
| JPH0830823B2 (en) * | 1986-07-02 | 1996-03-27 | 株式会社日立製作所 | Liquid crystal display |
| JPS63220289A (en) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | Thin film transistor array |
| JPH07113725B2 (en) * | 1988-10-28 | 1995-12-06 | 松下電器産業株式会社 | Protective circuit for matrix-type image display device, manufacturing method and inspection method for matrix-type image display device |
| GB2238683A (en) * | 1989-11-29 | 1991-06-05 | Philips Electronic Associated | A thin film transistor circuit |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| DE69319760T2 (en) * | 1992-02-21 | 1999-02-11 | International Business Machines Corp., Armonk, N.Y. | Liquid crystal display device |
| JP2579427B2 (en) * | 1993-11-10 | 1997-02-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Display device and display device driving method |
| JPH10268794A (en) | 1997-03-26 | 1998-10-09 | Sharp Corp | Display panel |
| JP4632383B2 (en) | 1998-08-31 | 2011-02-16 | キヤノン株式会社 | Semiconductor device used for photoelectric conversion device |
| JP2004246202A (en) * | 2003-02-14 | 2004-09-02 | Koninkl Philips Electronics Nv | Electronic device having an electrostatic discharge protection circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5289477A (en) * | 1976-01-22 | 1977-07-27 | Toshiba Corp | Input protecting circuit |
| JPS52144278A (en) * | 1976-05-27 | 1977-12-01 | Toshiba Corp | Circuit for protecting input with respect to mos integrated circuit |
-
1983
- 1983-01-11 JP JP58002443A patent/JPS59126663A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126663A (en) | 1984-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209995B1 (en) | Thin film transistor liquid crystal display device and its manufacturing method | |
| US4295176A (en) | Semiconductor integrated circuit protection arrangement | |
| KR950027474A (en) | LCD Display | |
| JPWO1997013177A1 (en) | Active matrix substrate | |
| KR19990037652A (en) | ESD Protection of the CMOS Circuit Using Well Resistance | |
| JPH08146460A (en) | Semiconductor device | |
| JPH0549966B2 (en) | ||
| US6812528B2 (en) | Surge protection circuit for semiconductor devices | |
| US6515644B1 (en) | Static electricity prevention circuit in liquid crystal display | |
| JPH0792448A (en) | Liquid crystal display input protection circuit | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| JPS6179259A (en) | thin film transistor device | |
| KR100194669B1 (en) | Input Protection Circuits and Protection Devices | |
| JP2003043523A (en) | Thin film transistor panel | |
| JP3300023B2 (en) | Signal input circuit and active matrix panel | |
| US5883415A (en) | CMOS semiconductor device with improved layout of transistors near LCD drive terminals | |
| JP2982250B2 (en) | Semiconductor device | |
| JPS58122695A (en) | Input overvoltage protection circuit | |
| JP2735722B2 (en) | Active matrix substrate | |
| US20050001237A1 (en) | Semiconductor device | |
| JPH0256969A (en) | Thin-film semiconductor device | |
| JP2545527B2 (en) | Semiconductor device | |
| JPH11202289A (en) | Liquid crystal display | |
| JPH11233778A (en) | Display device | |
| JPH0458696B2 (en) |