JPH0830799B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JPH0830799B2 JPH0830799B2 JP8838394A JP8838394A JPH0830799B2 JP H0830799 B2 JPH0830799 B2 JP H0830799B2 JP 8838394 A JP8838394 A JP 8838394A JP 8838394 A JP8838394 A JP 8838394A JP H0830799 B2 JPH0830799 B2 JP H0830799B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- static electricity
- line
- liquid crystal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 5
- 239000011159 matrix material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims 1
- 238000007689 inspection Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 21
- 230000003068 static effect Effects 0.000 description 21
- 230000006378 damage Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はTFT(Thin Fi
lm Trs)などで構成されるアクティブマトリック
スにおいて、静電気などによる前記マトリックスを構成
する素子の破壊を防止するための保護回路に関する。The present invention relates to a TFT (Thin Fi)
lm Trs) and the like, the present invention relates to a protection circuit for preventing destruction of the elements constituting the matrix due to static electricity or the like.
【0002】[0002]
【従来の技術】TFTは絶縁基坂上にトランジスタが形
成されるため、静電気やノイズなどによる素子破壊を防
止する保護回路を、前記絶縁基板上にモノリシックに形
成することが困難である。この理由は、TFTで構成さ
れる回路の端子から静電気などが入った時、電流を吸わ
すべき共通の基坂がないことによる。また、単結晶シリ
コン基板上に形成される通常のICやLSIで採用さ
れ、技術的に完成度が高く、実績もある保護回路がTF
Tでは採用出来ないことも理由の1つである。2. Description of the Related Art In a TFT, since a transistor is formed on an insulating substrate, it is difficult to monolithically form a protection circuit for preventing element destruction due to static electricity or noise. The reason for this is that there is no common substrate for absorbing current when static electricity or the like enters from the terminals of the circuit composed of TFTs. Moreover, the TF is a protection circuit which has been used in ordinary ICs and LSIs formed on a single crystal silicon substrate and has a high degree of technical perfection and a proven track record.
One of the reasons is that it cannot be adopted in T.
【0003】[0003]
【発明が解決しようとする課題】従って本発明の目的
は、絶線基板上に形成されるTFTなどで構成されるア
クティブマトリックスを、静電気などによる破壊から守
る保護回路を提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a protection circuit which protects an active matrix composed of TFTs and the like formed on a broken substrate from destruction due to static electricity or the like.
【0004】[0004]
【課題を解決するための手段】本発明は一対の絶縁基板
間に液晶が封入され、該基板の一方の基板又は両方の基
板上に複数の走査電極及び複数の信号電極がマトリクス
状に形成され、各走査電極と各信号電極との交点近傍に
画素電極が形成されてなる液晶表示装置において、該画
素電極は表示部を形成し、該表示部の全外周又は外周1
/2には導電線が配線されてなり、該導電線はGND電
位に接続されてなり、該走査電極と該導電線の間及び該
信号電極と該導電線の間にはソース領域とゲートを短絡
させたMOS型トランジスタと、ゲートとドレイン領域
を短絡させたMOS型トランジスタとが直列に接続され
てなることを特徴とする。 The present invention provides a pair of insulating substrates.
A liquid crystal is enclosed between the substrates, and one of the substrates or both substrates are
A matrix of scan electrodes and signal electrodes on a plate
Formed in the shape of a circle, near the intersection of each scan electrode and each signal electrode.
In a liquid crystal display device in which a pixel electrode is formed,
The element electrodes form a display part, and the entire outer circumference or the outer circumference 1 of the display part
/ 2 is a conductive wire, and the conductive wire is a GND wire.
Connected between the scan electrodes and the conductive lines and
The source region and the gate are short-circuited between the signal electrode and the conductive line.
MOS transistor and gate and drain regions
Is connected in series with the MOS transistor
It is characterized by becoming.
【0005】[0005]
【作用】本発明によれば、アクティブマトリックス端子
に静電気等が入力した際、直列に接続されたソース領域
とゲートを短絡させたMOS型トランジスタと、ゲート
とドレイン領域を短絡させたMOS型トランジスタを介
して、静電気等が導電線に流し込まれるため、静電気等
によって素子破壊を起こすことがない。 According to the present invention, the active matrix terminal
Source area connected in series when static electricity is input to
MOS transistor with shorted gate and gate, and gate
Via a MOS transistor in which the drain region is shorted
Then, static electricity, etc. is poured into the conductive wire.
Does not cause element destruction.
【0006】[0006]
【実施例】以下実施例に沿って本発明の詳細を説明す
る。図1は従来のTFTアクテイブマトリックスを示
す。各Xライン(X1,X2・・・Xn) は両端に外
部回路と接続するための電極があり、前記両端の電極間
では、図1で明らかなように各TFTのゲートに接続さ
れている。各Yライン(Y1,Y…Ym)も両端には外
部回路と接続するための電極があり、前記両端の電極間
は図1で明らかなように各TFTのソースに接続されて
いる。図1に示すようなアクテイブマトリツクスをパネ
ルとして組み立てる工程などで該アクテイブマトリツク
スのX及びYラインの端子から静電気が入力することが
多い。例えば図1のX1ラインの左側端子から人体など
の接触により静電気が入力したとすると、該静電気はX
1ラインの配線抵抗に応じて入力波形を変化させなが
ら、T11のゲートから順次T1mゲートまで電圧が印
加していく。前記静電気の入力電圧が低い時には、T1
mのゲートまで前記静電気波形が伝播した後では、X1
ライン全体かある電位になり、時間の経過に伴い前記静
電気は表面リークなどにより放電し、前記電位は徐々に
低下する。EXAMPLES The present invention will be described in detail below with reference to examples. FIG. 1 shows a conventional TFT active matrix. Each X line (X1, X2 ... Xn) has electrodes at both ends for connecting to an external circuit, and between the electrodes at both ends, as is apparent from FIG. 1, it is connected to the gate of each TFT. Each Y line (Y1, Y ... Ym) also has electrodes for connecting to an external circuit at both ends, and the electrodes between the both ends are connected to the source of each TFT as is apparent from FIG. In the process of assembling an active matrix as shown in FIG. 1 as a panel, static electricity is often input from the X and Y line terminals of the active matrix. For example, if static electricity is input from the left terminal of the X1 line in FIG.
Voltage is sequentially applied from the gate of T11 to the gate of T1m while changing the input waveform according to the wiring resistance of one line. When the electrostatic input voltage is low, T1
After the electrostatic waveform propagates to the gate of m, X1
The entire line becomes a certain potential, and the static electricity is discharged due to surface leakage or the like with the lapse of time, and the potential gradually decreases.
【0007】静電気が入力しても、前記のような過程で
静電気が放電する時は、TFTは何らの損傷も受けな
い。Even if static electricity is input, when the static electricity is discharged in the above process, the TFT is not damaged in any way.
【0008】しかし、前記X1ラインの左端より入力し
た静電気の電圧が十分に高くTFTのゲート破壊電圧を
越えた時には、T11のゲート部まで前記静電気が達し
たとき、T11のゲート酸化膜を破壊することがある。
このような場合はTFTは回復不能な損傷を受ける。However, when the static electricity voltage input from the left end of the X1 line is sufficiently high and exceeds the gate breakdown voltage of the TFT, when the static electricity reaches the gate portion of T11, the gate oxide film of T11 is destroyed. Sometimes.
In such a case, the TFT will be permanently damaged.
【0009】そこで本発明の目的は、アクテイブマトリ
ックスの端子に静電気が入力しても、TFTが破壊しな
いような保護回路を提供することである。本発明の実施
例を図2に示す。図2で明らかなように、本発明のポイ
ントはアクテイブマトリックスの外側に導電線が配線さ
れており(以下、配線Aという)、該配線Aと各X及び
Yラインとの間に2個のMOS型トランジスタがシリー
スに接続されていることである。前記2ケのMOS型ト
ランジスタはTX11,TX12,・・・Tn1,TX
n2,TY11,TY12,・・TYm1,TYm2で
示す。Xラインに接線される2個のMOS型トランジス
タのうち、Xラインに近い方のMOS型トランジスタ
(TX11,TX21,・・・TXn1)のゲートは各
Xラインに接続これ、同様にYラインに接続される2個
のMOS型トランジスタのうち、Yラインに近い方のM
OS型トランジスタ(TY11,TY21,・・・TY
m1)のゲートは各Yラインに接続されている。一方X
ライン及びYラインから違い方に接続されているMOS
型トランジスタ(TX12,…TX12,TY12・・
・TYm2)のゲートはアクティブマトリックスの外側
に設けられた配線Aに接続されている。従って本発明に
よる保護回路は、図2に示すように配線Aと、該配線A
とX乃至Yラインの間に挿入された2個のMOS型トラ
ンジスタから成っている。Therefore, an object of the present invention is to provide a protection circuit in which the TFT is not destroyed even if static electricity is input to the terminals of the active matrix. An embodiment of the present invention is shown in FIG. As is apparent from FIG. 2, the point of the present invention is that a conductive line is wired outside the active matrix (hereinafter referred to as a wiring A), and two MOSs are provided between the wiring A and each X and Y line. Type transistors are connected in series. The two MOS type transistors are TX11, TX12, ... Tn1, TX.
n2, TY11, TY12, ... TYm1, TYm2. Of the two MOS transistors tangential to the X line, the gate of the MOS transistor closer to the X line (TX11, TX21, ... TXn1) is connected to each X line, which is also connected to the Y line. Of the two MOS-type transistors to be connected, whichever is closer to the Y line
OS type transistors (TY11, TY21, ... TY)
The gate of m1) is connected to each Y line. Meanwhile X
MOS connected differently from the line and Y line
Type transistors (TX12, ... TX12, TY12 ...
The gate of TYm2) is connected to the wiring A provided outside the active matrix. Therefore, the protection circuit according to the present invention includes the wiring A and the wiring A as shown in FIG.
And two MOS type transistors inserted between the X and Y lines.
【0010】図2に示す本発明による保護回路を持った
アクテイブマトリックスが静電気に対して強くなる理由
は、入力した静電気が流れる電流パスを増やすことによ
り、アクティブマトリックスを構成するTFTのゲート
に印加する実効電位が下がることによる。各X乃至Yラ
インに新らたに追加挿入された2固のMOS型トランジ
スタは、印加した静電気の正負に対応してどちらか一方
がONし、他方はOFFとなる。静電気の一部はOFF
したMOS型トランジスタのソース・ドレイン間のブレ
イクダウンにより配線Aに流れる。図2のアクティブマ
トリックスが組立工程の途上にある時は、配線Aはフロ
ーティングとなっている。従って前記静電気が配線Aに
流れる割合は、配線Aのフローテイング電位と該配線の
容量によって決まる。The reason why the active matrix having the protection circuit according to the present invention shown in FIG. 2 is strong against static electricity is that the static electricity input is applied to the gate of the TFT constituting the active matrix by increasing the current path. This is because the effective potential decreases. The two solid MOS type transistors newly added to each of the X to Y lines are turned on and the other is turned off in response to the positive or negative of the applied static electricity. Part of static electricity is off
The current flows to the wiring A due to the breakdown between the source and drain of the MOS type transistor. When the active matrix of FIG. 2 is in the process of assembly, the wiring A is floating. Therefore, the ratio of the static electricity flowing to the wiring A is determined by the floating potential of the wiring A and the capacitance of the wiring.
【0011】配線Aの容量は大きい方が発電発による破
壊防止の効果が大きい。具体的には配線Aの配線巾を大
きくしたり、図2に示した配線Aはアクテイブマトリッ
クスの外周1/2に配線されているが、全外周に配線す
ることなどにより、配線Aの面積をより大きくするとよ
い。アクテイブマトリックスが周辺回路などに接続され
て組み立てが完了した時は、配線AもGND電位に接続
するとよい。この場合は静電気だけでなく、周辺回路を
通して入力するサージに対しても本発明の保護回路は役
立つ。The larger the capacity of the wiring A, the greater the effect of preventing the destruction due to the generation of power. Specifically, the wiring width of the wiring A is increased, and the wiring A shown in FIG. 2 is laid on the outer periphery 1/2 of the active matrix. It should be larger. When the active matrix is connected to a peripheral circuit or the like and assembly is completed, the wiring A is also preferably connected to the GND potential. In this case, the protection circuit of the present invention is useful not only for static electricity but also for surges input through peripheral circuits.
【0012】各X乃至Yラインと配線Aの間に挿入され
た2個のMOS型トランジスタの接続方法は、アクティ
ブマトリックスが正常に動作するためにも必要である。
アクテイブマトリックスの動作のためには、少なくと
も、Yラインの電位がGND電位に対して正負の両方に
振れる必要がある。X、Yの両方の電位が正負に振れる
アクテイブマトリックスもある。前記2個のMOS型ト
ランジスタは、正常なX、Yの電位に対し、必ずどちら
か1つがOFFとなリ、X、Yの電位が確保されアクテ
イブマトリックスの動作が保償される。The method of connecting two MOS type transistors inserted between each X to Y line and the wiring A is necessary for the active matrix to operate normally.
For the operation of the active matrix, at least the potential of the Y line needs to swing both positive and negative with respect to the GND potential. There is also an active matrix in which both X and Y potentials swing positively and negatively. With respect to the normal X and Y potentials of the two MOS type transistors, one of them is always OFF, and the X and Y potentials are secured, so that the operation of the active matrix is guaranteed.
【0013】図3は本発明による別の保護回路を示す。
図2に対し各ラインに抵抗(RX1,RY1)を追加挿
入したものである。前記抵抗は静電気などの印加波形を
なまらせる役目をし、素子破壊の防止がより効果的にな
る。保護回路としての基本動作は 図2での説明と同様
である。FIG. 3 shows another protection circuit according to the present invention.
Resistors (RX1, RY1) are additionally inserted in each line as compared with FIG. The resistor plays a role of blunting the applied waveform of static electricity or the like, and the element breakdown is more effectively prevented. The basic operation of the protection circuit is similar to that described with reference to FIG.
【図1】従来のアクティブマトリックスを示す図。FIG. 1 is a diagram showing a conventional active matrix.
【図2】本発明の第1の実施例を示す図。FIG. 2 is a diagram showing a first embodiment of the present invention.
【図3】本発明の第2の実施例を示す図。FIG. 3 is a diagram showing a second embodiment of the present invention.
Claims (1)
板の一方の基板又は両方の基板上に複数の走査電極及び
複数の信号電極がマトリクス状に形成され、各走査電極
と各信号電極との交点近傍に画素電極が形成されてなる
液晶表示装置において、該画素電極は表示部を形成し、
該表示部の全外周又は外周1/2には導電線が配線され
てなり、該導電線はGND電位に接続されてなり、該走
査電極と該導電線の間及び該信号電極と該導電線の間に
はソース領域とゲートを短絡させたMOS型トランジス
タと、ゲートとドレイン領域を短絡させたMOS型トラ
ンジスタとが直列に接続されてなることを特徴とする液
晶表示装置。 1. A liquid crystal is sealed between a pair of insulating substrates,
A plurality of scan electrodes on one or both substrates of the plate and
A plurality of signal electrodes are formed in a matrix and each scanning electrode
And a pixel electrode is formed near the intersection of each signal electrode
In the liquid crystal display device, the pixel electrode forms a display portion,
Conductive wires are provided on the entire outer circumference or the outer circumference 1/2 of the display section.
The conductive line is connected to the GND potential,
Between the inspection electrode and the conductive line and between the signal electrode and the conductive line
Is a MOS transistor in which the source region and the gate are short-circuited
And a MOS type transistor in which the gate and drain regions are short-circuited.
Liquid, characterized by being connected in series with a transistor
Crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8838394A JPH0830799B2 (en) | 1994-04-26 | 1994-04-26 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8838394A JPH0830799B2 (en) | 1994-04-26 | 1994-04-26 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002443A Division JPS59126663A (en) | 1983-01-11 | 1983-01-11 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0792448A JPH0792448A (en) | 1995-04-07 |
| JPH0830799B2 true JPH0830799B2 (en) | 1996-03-27 |
Family
ID=13941280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8838394A Expired - Lifetime JPH0830799B2 (en) | 1994-04-26 | 1994-04-26 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830799B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11133926A (en) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | Semiconductor integrated circuit device and liquid crystal display device |
| KR100336896B1 (en) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | LCD |
| JP5832181B2 (en) | 2010-08-06 | 2015-12-16 | 株式会社半導体エネルギー研究所 | Liquid crystal display |
| US8941958B2 (en) | 2011-04-22 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8673426B2 (en) | 2011-06-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit |
| US9166054B2 (en) | 2012-04-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014045175A (en) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP6186757B2 (en) * | 2013-03-06 | 2017-08-30 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227728B2 (en) * | 1991-08-21 | 2001-11-12 | 神鋼電機株式会社 | Non-magnetic metal separator |
-
1994
- 1994-04-26 JP JP8838394A patent/JPH0830799B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0792448A (en) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209995B1 (en) | Thin film transistor liquid crystal display device and its manufacturing method | |
| JP3029531B2 (en) | Liquid crystal display | |
| US7224413B2 (en) | Liquid crystal display with electrostatic protecting circuits | |
| KR100235133B1 (en) | Semiconductor device | |
| JPH03134628A (en) | Active matrix liquid crystal display element | |
| US6515644B1 (en) | Static electricity prevention circuit in liquid crystal display | |
| JP2001352069A (en) | Electrostatic protection circuit | |
| JP3006584B2 (en) | Thin film transistor array | |
| JPH0549966B2 (en) | ||
| JPH0830799B2 (en) | Liquid crystal display | |
| JPH0980471A (en) | Liquid crystal display protection circuit | |
| JPH09265110A (en) | Active matrix panel | |
| KR0151296B1 (en) | Liquid crystal display device having antistatic structure and manufacturing method thereof | |
| JP2004272028A (en) | Display device substrate and display device having the same | |
| JP2806532B2 (en) | Semiconductor integrated circuit device | |
| JPH0212027B2 (en) | ||
| JPH0774322A (en) | Integrated circuit with CMOS inverter | |
| US20070257316A1 (en) | Semiconductor device | |
| JPH04358127A (en) | Thin film transistor type liquid crystal display device | |
| JP2982250B2 (en) | Semiconductor device | |
| JPH0256969A (en) | Thin-film semiconductor device | |
| JPH11233778A (en) | Display device | |
| JPS58122695A (en) | Input overvoltage protection circuit | |
| KR960014298B1 (en) | Antistatic Device on Liquid Crystal Display Panel | |
| JPH11202289A (en) | Liquid crystal display |