JPH0550158B2 - - Google Patents
Info
- Publication number
- JPH0550158B2 JPH0550158B2 JP58231685A JP23168583A JPH0550158B2 JP H0550158 B2 JPH0550158 B2 JP H0550158B2 JP 58231685 A JP58231685 A JP 58231685A JP 23168583 A JP23168583 A JP 23168583A JP H0550158 B2 JPH0550158 B2 JP H0550158B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stripe
- current blocking
- substrate
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 14
- 238000005253 cladding Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は利得導波機構と屈折率導波機構の中間
の性質を有する半導体レーザの素子に関するもの
である。
の性質を有する半導体レーザの素子に関するもの
である。
＜従来技術＞
従来の半導体レーザ素子を導波路構造より分類
すると利得導波路型と屈折率導波路型に区分され
る。前者の場合は縦マルチモードで発振しやす
い、接合に平行方向のビームウエストが共振器
端面から内部へ20〜40μｍ程度奥まつた位置に存
在する、横モードが注入電流により不安定にな
り易い、電流注入用のストライプを4μｍ程度
に狭くすると、いわゆるリーキーモードとなり接
合に平行方向の遠視野像が双峰パターンとなる、
等の性質を有する。一方、後者の場合は、縦シ
ングルモードで発振する、接合に平行方向のビ
ームウエストは共振端面近傍に存在する、横モ
ードが安定である、遠視野像が単峰でピークシ
フトが少ない、等の性質がある。
すると利得導波路型と屈折率導波路型に区分され
る。前者の場合は縦マルチモードで発振しやす
い、接合に平行方向のビームウエストが共振器
端面から内部へ20〜40μｍ程度奥まつた位置に存
在する、横モードが注入電流により不安定にな
り易い、電流注入用のストライプを4μｍ程度
に狭くすると、いわゆるリーキーモードとなり接
合に平行方向の遠視野像が双峰パターンとなる、
等の性質を有する。一方、後者の場合は、縦シ
ングルモードで発振する、接合に平行方向のビ
ームウエストは共振端面近傍に存在する、横モ
ードが安定である、遠視野像が単峰でピークシ
フトが少ない、等の性質がある。
第１図Ａは利得導波路型ダブルヘテロ接合半導
体レーザの一例として、酸化膜ストライプ形レー
ザ素子の断面図を、同Ｂ，Ｃは接合に平行な方向
の遠視野像を示す。第１図Ｂは電流注入用ストラ
イプ構造のストライプ横Ｓが10μｍ程度に広い場
合の遠視野像、第１図ＣはＳが4μｍ程度に狭く
設定された場合の遠視野像である。また第１図Ｄ
には縦モードの一例を示す。第１図Ａに於いて、
１は基板、２は第１クラツド層、３は活性層、４
は第２クラツド層、５はキヤツプ層、６，６′は
電極、７は酸化膜、８は電流注入用ストライプ即
ち電流通路である。
体レーザの一例として、酸化膜ストライプ形レー
ザ素子の断面図を、同Ｂ，Ｃは接合に平行な方向
の遠視野像を示す。第１図Ｂは電流注入用ストラ
イプ構造のストライプ横Ｓが10μｍ程度に広い場
合の遠視野像、第１図ＣはＳが4μｍ程度に狭く
設定された場合の遠視野像である。また第１図Ｄ
には縦モードの一例を示す。第１図Ａに於いて、
１は基板、２は第１クラツド層、３は活性層、４
は第２クラツド層、５はキヤツプ層、６，６′は
電極、７は酸化膜、８は電流注入用ストライプ即
ち電流通路である。
第２図Ａは屈折率導波路型ダブルヘテロ接合半
導体レーザの一例として、CSPレーザ素子の断面
図を、同Ｂは接合に平行な方向の遠視野像を、同
Ｃは縦モードの一例を示す。図中第１図と同一符
号は同一内容を表わしている。また、９はキヤツ
プ層５と反対導電形の不純物拡散によつて形成し
た電流注入用ストライプ（幅Ｓ）、１０は基板１
に形成した溝（幅Ｗ）である。活性層３で発生し
た光を溝１０の外側で基板に到達させることによ
り光のしみ出し効果に基いて活性層内の実効屈折
率を溝１０の外側部分で低下させ、屈折率導波路
を形成している。溝１０の外側では第１クラツド
層２の厚さが薄いため、活性層３で発生した光は
基板１へしみ出すこととなる。
導体レーザの一例として、CSPレーザ素子の断面
図を、同Ｂは接合に平行な方向の遠視野像を、同
Ｃは縦モードの一例を示す。図中第１図と同一符
号は同一内容を表わしている。また、９はキヤツ
プ層５と反対導電形の不純物拡散によつて形成し
た電流注入用ストライプ（幅Ｓ）、１０は基板１
に形成した溝（幅Ｗ）である。活性層３で発生し
た光を溝１０の外側で基板に到達させることによ
り光のしみ出し効果に基いて活性層内の実効屈折
率を溝１０の外側部分で低下させ、屈折率導波路
を形成している。溝１０の外側では第１クラツド
層２の厚さが薄いため、活性層３で発生した光は
基板１へしみ出すこととなる。
以上述べた性質から、屈折率導波型半導体レー
ザの方が優れているように考えられるが、このレ
ーザ素子も以下の如き欠点を有している。即ち、
レーザ発光出力が変化した場合や素子温度が変化
した場合あるいはい出力されたレーザ光が光学部
品等で反射されてその一部がわずかでも素子自体
に帰還された場合には第２図Ｃに示したシングル
モードが、他の波長に転移し、これが原因となつ
て雑音が発生することである。これはいわゆるモ
ード競合雑音と呼ばれているものである。この雑
音は数ＭHz（メガヘルツ）から10MHzの比較的低
周波であり、SN比も70dB（デシベル）程度と低
下するのでビデオデイスク等の光源として利用す
る場合に大きな障害となつている。このモード競
合雑音はマルチモードレーザの場合はほとんど発
生しないことがわかつている。しかしながらマル
チモードを有する利得導波型半導体レーザは既に
述べたように、横モードの不安定性等の欠点があ
るので実用面で問題がある。
ザの方が優れているように考えられるが、このレ
ーザ素子も以下の如き欠点を有している。即ち、
レーザ発光出力が変化した場合や素子温度が変化
した場合あるいはい出力されたレーザ光が光学部
品等で反射されてその一部がわずかでも素子自体
に帰還された場合には第２図Ｃに示したシングル
モードが、他の波長に転移し、これが原因となつ
て雑音が発生することである。これはいわゆるモ
ード競合雑音と呼ばれているものである。この雑
音は数ＭHz（メガヘルツ）から10MHzの比較的低
周波であり、SN比も70dB（デシベル）程度と低
下するのでビデオデイスク等の光源として利用す
る場合に大きな障害となつている。このモード競
合雑音はマルチモードレーザの場合はほとんど発
生しないことがわかつている。しかしながらマル
チモードを有する利得導波型半導体レーザは既に
述べたように、横モードの不安定性等の欠点があ
るので実用面で問題がある。
以上述べた如く、横モード特性の安定なレーザ
光源として現在屈折率導波路型のマルチモード半
導体レーザ素子の出現が待ち望まれている。
光源として現在屈折率導波路型のマルチモード半
導体レーザ素子の出現が待ち望まれている。
＜発明の目的＞
本発明は利得導波機構と屈折率導波機構の双方
の構造と性質を併せもつ即ち安定な基本横モード
動作と縦マルチモード発振とを同時に行なうこと
のできる半導体レーザ素子を提供することを目的
とするものである。
の構造と性質を併せもつ即ち安定な基本横モード
動作と縦マルチモード発振とを同時に行なうこと
のできる半導体レーザ素子を提供することを目的
とするものである。
＜構成及び効果の説明＞
本発明の半導体レーザ素子について第３図Ａ，
Ｂ，Ｃを参照しながら説明する。基板１上にスト
ライプ状の溝を平行に２本形成する。次にこの溝
を含む基板１上に基板１と逆導電型の（又は高抵
抗値を有する層から成る）電流阻止層１１を堆積
して基板に対する電流遮断機能を付与した後、電
流阻止層１１表面より上記２本の溝の間の山形部
に対応する部分をエツチングして幅Ｗの凹状溝１
３を加工しこの山形部表面を露呈させる。基板１
の山形部に対応する部分が電流阻止層１１の除去
された電流通路即ち電流注入用内部ストライプ
（ストライブ幅Ｓ）１２となる。電流阻止層１１
に溝１３を加工成形することによりこの上に積層
される第１クラツド層２に凹状溝１３部と溝１３
部以外との間に層厚分布が付与され、第１クラツ
ド層２に重畳される活性層３の実効屈折率がこの
層厚分布に対応して変化した光導波路が形成され
る。活性層３には第２のクラツド層４、キヤツプ
層５が重畳される。基板１及びキヤツプ層５上に
は電極６，６′が形成され、半導体レーザ素子の
基本構造が得られる。電流注入用内部ストライプ
１２の幅Ｓはエツチング加工時にサイドエツチ効
果を利用することにより相当に小さくすることが
できる。いま、溝１３の幅ＷをＳよりも充分広く
設定した場合、溝１３による屈折率導波の効果は
小さくなり、屈折率分布はストライプ１２から注
入されて活性層３に蓄積される少数キヤリアによ
る屈折率変化（キヤリアが多くなると屈折率は小
さくなる）によつて支配される。即ち、第１図に
示した利得導波形レーザとなる。ＷをＳと同程度
かあるいは狭くした場合には屈折率分布はストラ
イプ１２から注入されて活性層３に蓄積される少
数キヤリアによる屈折率変化の影響をほとんど受
けず、溝１３によつて完全な屈折率導波路が形成
される。即ち、第２図に示した屈折率導波形レー
ザとなる。Ｗ＞2Sの範囲でＷを広くしていくと、
次第に第２図Ｂ，Ｃの特性から第１図Ｃ，Ｄの特
性へと変化していく。この場合の接合に平行な方
向の遠視野像と縦モードをそれぞれ第３図Ｂ，Ｃ
に示す。また、ＷをＳより広くしていくに従つ
て、接合に平行な方向のビームウエストも端面か
ら次第に内部の方へ移動していく。Ｗ＞5Sとす
ると、利得導波形の性質である横モードの不安定
性が起こるので、2S＜Ｗ＜5Sが望ましい。また、
高次モードを抑制するにはＷは8μｍ以下で狭く
する方が良い。このようにして、安定な基本横モ
ードと同時に縦マルチモードを発振する半導体レ
ーザが実現される。
Ｂ，Ｃを参照しながら説明する。基板１上にスト
ライプ状の溝を平行に２本形成する。次にこの溝
を含む基板１上に基板１と逆導電型の（又は高抵
抗値を有する層から成る）電流阻止層１１を堆積
して基板に対する電流遮断機能を付与した後、電
流阻止層１１表面より上記２本の溝の間の山形部
に対応する部分をエツチングして幅Ｗの凹状溝１
３を加工しこの山形部表面を露呈させる。基板１
の山形部に対応する部分が電流阻止層１１の除去
された電流通路即ち電流注入用内部ストライプ
（ストライブ幅Ｓ）１２となる。電流阻止層１１
に溝１３を加工成形することによりこの上に積層
される第１クラツド層２に凹状溝１３部と溝１３
部以外との間に層厚分布が付与され、第１クラツ
ド層２に重畳される活性層３の実効屈折率がこの
層厚分布に対応して変化した光導波路が形成され
る。活性層３には第２のクラツド層４、キヤツプ
層５が重畳される。基板１及びキヤツプ層５上に
は電極６，６′が形成され、半導体レーザ素子の
基本構造が得られる。電流注入用内部ストライプ
１２の幅Ｓはエツチング加工時にサイドエツチ効
果を利用することにより相当に小さくすることが
できる。いま、溝１３の幅ＷをＳよりも充分広く
設定した場合、溝１３による屈折率導波の効果は
小さくなり、屈折率分布はストライプ１２から注
入されて活性層３に蓄積される少数キヤリアによ
る屈折率変化（キヤリアが多くなると屈折率は小
さくなる）によつて支配される。即ち、第１図に
示した利得導波形レーザとなる。ＷをＳと同程度
かあるいは狭くした場合には屈折率分布はストラ
イプ１２から注入されて活性層３に蓄積される少
数キヤリアによる屈折率変化の影響をほとんど受
けず、溝１３によつて完全な屈折率導波路が形成
される。即ち、第２図に示した屈折率導波形レー
ザとなる。Ｗ＞2Sの範囲でＷを広くしていくと、
次第に第２図Ｂ，Ｃの特性から第１図Ｃ，Ｄの特
性へと変化していく。この場合の接合に平行な方
向の遠視野像と縦モードをそれぞれ第３図Ｂ，Ｃ
に示す。また、ＷをＳより広くしていくに従つ
て、接合に平行な方向のビームウエストも端面か
ら次第に内部の方へ移動していく。Ｗ＞5Sとす
ると、利得導波形の性質である横モードの不安定
性が起こるので、2S＜Ｗ＜5Sが望ましい。また、
高次モードを抑制するにはＷは8μｍ以下で狭く
する方が良い。このようにして、安定な基本横モ
ードと同時に縦マルチモードを発振する半導体レ
ーザが実現される。
＜実施例＞
GaAs−AlGaAs系の化合物半導体を用いて本
発明の半導体レーザ素子の１実施例を製作する場
合について説明する。
発明の半導体レーザ素子の１実施例を製作する場
合について説明する。
第４図Ａに示すように、Ｐ形GaAs基板１４の
（100）面上にホトリソグラフイ技術とメサエツチ
ングによつて、平行な２本のストライプ溝１５，
１５′を形成する。両方とも溝幅4μｍ、深さ0.8μ
ｍでその間隔（即ち後述する電流注入用通路とな
る内部ストライプ１６は2μｍとした。このGaAs
基板１４上に第４図Ｂに示す如く液相エピタキシ
ヤル成長法により３×1018cm-3のキヤリア濃度の
ｎ形GaAsから成る電流阻止層１７を溝外側の厚
さで0.8μｍの厚さに形成する。次に第４図Ｃに示
すように、幅Ｗ＝8μｍの凹状溝１８をストライ
プ１６の部分が中央になるようにエツチング形成
し、電流阻止層１７を除去してストライプ１６の
表面を露呈させる。その後、再び液相エピタキシ
ヤル成長法により、第３図Ａに示すようなダブル
ヘテロ接合を有する多層結晶構造を形成しレーザ
発振用動作部を構成する。多層結晶構造の各層の
組成及び厚さは第１クラツド層２（Ｐ−Al0.45
Ga0.55As、0.15μｍ）、活性層３（Ｐ−Al0.15Ga0.85
As、0.08μｍ）、第２クラツド層４（ｎ−Al0.45
Ga0.55As、1.0μｍ）及びキヤツプ層５（ｎ−
GaAs、3.0μｍ）とした。キヤツプ層５表面には
ｎ側電極６としてAu−Ge−Niを、基板裏面には
Ｐ側電極６′としてAu−Znをそれぞれ蒸着し、
450℃で合金化することにより電流注入用電極層
を形成する。
（100）面上にホトリソグラフイ技術とメサエツチ
ングによつて、平行な２本のストライプ溝１５，
１５′を形成する。両方とも溝幅4μｍ、深さ0.8μ
ｍでその間隔（即ち後述する電流注入用通路とな
る内部ストライプ１６は2μｍとした。このGaAs
基板１４上に第４図Ｂに示す如く液相エピタキシ
ヤル成長法により３×1018cm-3のキヤリア濃度の
ｎ形GaAsから成る電流阻止層１７を溝外側の厚
さで0.8μｍの厚さに形成する。次に第４図Ｃに示
すように、幅Ｗ＝8μｍの凹状溝１８をストライ
プ１６の部分が中央になるようにエツチング形成
し、電流阻止層１７を除去してストライプ１６の
表面を露呈させる。その後、再び液相エピタキシ
ヤル成長法により、第３図Ａに示すようなダブル
ヘテロ接合を有する多層結晶構造を形成しレーザ
発振用動作部を構成する。多層結晶構造の各層の
組成及び厚さは第１クラツド層２（Ｐ−Al0.45
Ga0.55As、0.15μｍ）、活性層３（Ｐ−Al0.15Ga0.85
As、0.08μｍ）、第２クラツド層４（ｎ−Al0.45
Ga0.55As、1.0μｍ）及びキヤツプ層５（ｎ−
GaAs、3.0μｍ）とした。キヤツプ層５表面には
ｎ側電極６としてAu−Ge−Niを、基板裏面には
Ｐ側電極６′としてAu−Znをそれぞれ蒸着し、
450℃で合金化することにより電流注入用電極層
を形成する。
以上により、電流阻止層を除去して形成した凹
状溝幅Ｗ＝8μｍ、電流注入用内部ストライプ幅
Ｓ＝2μｍを有する半導体レーザが作製される。
状溝幅Ｗ＝8μｍ、電流注入用内部ストライプ幅
Ｓ＝2μｍを有する半導体レーザが作製される。
上記実施例のレーザはしきい値電流60ｍＡ、波
長780μｍで発振し、発光出力20ｍＷまで安定な
基本横モードで作動した。また15ｍＷまで縦マル
チモードであつた。この半導体レーザ素子をビデ
オデイスク用の信号光源として用いたところ、モ
ード競合雑音や戻り光雑音等が発生せず、良好な
画像が得られた。
長780μｍで発振し、発光出力20ｍＷまで安定な
基本横モードで作動した。また15ｍＷまで縦マル
チモードであつた。この半導体レーザ素子をビデ
オデイスク用の信号光源として用いたところ、モ
ード競合雑音や戻り光雑音等が発生せず、良好な
画像が得られた。
尚、本発明の半導体レーザ素子は上述した
GaAs−AlGaAs系に限定されるものではなく、
InP−InGaAsP系やその他のヘテロ接合レーザ素
子に適用することができる
GaAs−AlGaAs系に限定されるものではなく、
InP−InGaAsP系やその他のヘテロ接合レーザ素
子に適用することができる
第１図Ａ，Ｂ，Ｃ，Ｄは従来の酸化膜ストライ
プ構造半導体レーザ素子の構成図及び特性説明図
である。第２図Ａ，Ｂ，Ｃは従来のCSPレーザ素
子の構成図及び特性説明図である。第３図Ａ，
Ｂ，Ｃは本発明の説明に供する半導体レーザ素子
の構成図及び特性説明図である。第４図Ａ，Ｂ，
Ｃは本発明の１実施例を説明する半導体レーザ素
子の内部ストライプ構造の工程図である。 １……基板、２……第２クラツド層、３……活
性層、４……第２クラツド層、５……キヤツプ
層、６，６′……電極、１５……ストライプ溝、
１６……内部ストライプ、１７……電流阻止層。
プ構造半導体レーザ素子の構成図及び特性説明図
である。第２図Ａ，Ｂ，Ｃは従来のCSPレーザ素
子の構成図及び特性説明図である。第３図Ａ，
Ｂ，Ｃは本発明の説明に供する半導体レーザ素子
の構成図及び特性説明図である。第４図Ａ，Ｂ，
Ｃは本発明の１実施例を説明する半導体レーザ素
子の内部ストライプ構造の工程図である。 １……基板、２……第２クラツド層、３……活
性層、４……第２クラツド層、５……キヤツプ
層、６，６′……電極、１５……ストライプ溝、
１６……内部ストライプ、１７……電流阻止層。
Claims (1)
- 【特許請求の範囲】 １ ２本の平行なストライプ溝が形成された基板
と、該基板上に積層された電流阻止層と、前記ス
トライプ溝間の前記基板面より、前記積層された
電流阻止層を除去して前記電流阻止層に形成され
た凹状溝と、該凹状溝を覆い前記電流阻止層上に
形成された第１クラツド層、活性層及び第２クラ
ツド層からなるダブルヘテロ接合層とを有し、前
記電流阻止層が除去された前記基板面を電流注入
用内部ストライプとするとともに、前記第１クラ
ツド層の前記凹状溝部と溝部以外との間で層厚分
布を付与して光導波路を形成し、前記電流注入用
内部ストライプの幅Ｓ、前記電流阻止層に形成す
る凹状溝の幅Ｗを、 2S＜Ｗ＜5S に設定してなることを特徴とする半導体レーザ素
子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58231685A JPS60123082A (ja) | 1983-12-06 | 1983-12-06 | 半導体レ−ザ素子 |
| EP84114366A EP0143460B1 (en) | 1983-11-30 | 1984-11-28 | Semiconductor laser device and production method thereof |
| DE8484114366T DE3484266D1 (de) | 1983-11-30 | 1984-11-28 | Halbleiterlaser-vorrichtung und verfahren zu deren herstellung. |
| US06/675,849 US4937836A (en) | 1983-11-30 | 1984-11-28 | Semiconductor laser device and production method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58231685A JPS60123082A (ja) | 1983-12-06 | 1983-12-06 | 半導体レ−ザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60123082A JPS60123082A (ja) | 1985-07-01 |
| JPH0550158B2 true JPH0550158B2 (ja) | 1993-07-28 |
Family
ID=16927383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58231685A Granted JPS60123082A (ja) | 1983-11-30 | 1983-12-06 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60123082A (ja) |
-
1983
- 1983-12-06 JP JP58231685A patent/JPS60123082A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60123082A (ja) | 1985-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0461514B2 (ja) | ||
| JPH10163563A (ja) | 半導体レーザ | |
| EP0143460B1 (en) | Semiconductor laser device and production method thereof | |
| JPS61290787A (ja) | 半導体レ−ザ装置 | |
| JPH0550158B2 (ja) | ||
| US4777637A (en) | Interferometric semiconductor laser device | |
| JPS5814590A (ja) | 半導体レ−ザ | |
| JPS6237899B2 (ja) | ||
| JPH0278291A (ja) | 半導体レーザ素子 | |
| JP3785429B2 (ja) | 半導体レーザー素子及びその製造方法 | |
| JPS6358389B2 (ja) | ||
| JPH01132191A (ja) | 半導体レーザ素子 | |
| JPS6351556B2 (ja) | ||
| JPS5987888A (ja) | 半導体レ−ザ素子 | |
| JPS5990982A (ja) | 半導体レ−ザ素子 | |
| JPS59172287A (ja) | 半導体レ−ザ素子 | |
| JP3768267B2 (ja) | 半導体レーザー素子及びその製造方法 | |
| JPH07106695A (ja) | 半導体レーザ装置 | |
| JPH0569318B2 (ja) | ||
| JPS594870B2 (ja) | 半導体発光装置 | |
| JPH09260773A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH01140787A (ja) | 半導体レーザ素子 | |
| JPS6236888A (ja) | 半導体レ−ザ素子 | |
| JPH0430760B2 (ja) | ||
| JPS6010795A (ja) | 半導体レ−ザ素子 |