JPH055166B2 - - Google Patents
Info
- Publication number
- JPH055166B2 JPH055166B2 JP60027330A JP2733085A JPH055166B2 JP H055166 B2 JPH055166 B2 JP H055166B2 JP 60027330 A JP60027330 A JP 60027330A JP 2733085 A JP2733085 A JP 2733085A JP H055166 B2 JPH055166 B2 JP H055166B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- positive resist
- wet etching
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、さらに
詳しくは、ポジ型レジストのパターニング後、湿
式エツチングを行うことにより電極および配線パ
ターンを形成する方法に関し、MOS−LSI半導
体装置に利用される。
詳しくは、ポジ型レジストのパターニング後、湿
式エツチングを行うことにより電極および配線パ
ターンを形成する方法に関し、MOS−LSI半導
体装置に利用される。
（従来の技術）
従来の半導体装置は、電極および配線材料とし
てAl，Al−Si合金、多結晶Si等反射率の高い材
料を使用し、ネガ型レジストを使用したホトリソ
グラフイ行程で電極および配線パターンを形成し
ていた。
てAl，Al−Si合金、多結晶Si等反射率の高い材
料を使用し、ネガ型レジストを使用したホトリソ
グラフイ行程で電極および配線パターンを形成し
ていた。
ところが、微細な電極および配線パターンを形
成するためには、下地の反射の影響を受けにくい
ポジ型レジストを使用したホトリソグラフイ行程
を行わなければならない。
成するためには、下地の反射の影響を受けにくい
ポジ型レジストを使用したホトリソグラフイ行程
を行わなければならない。
（発明が解決しようとする問題点）
上記した方法では、ポジ型レジストの成分が光
反応もしくは熱分解して発生するガスの突出跡
が、下地の電極材料とポジ型レジストとの間に無
数の空〓として残る。そのため、湿式エツチング
ではこの空〓にエツチヤントがしみ込むため、電
極および配線パターンａが第３図に示すような形
状となり、微細な直線的な電極、配線加工が行え
ないという問題があつた。図において、ｂは配線
部、ｃは電極部、ｄはコンタクト部である。一
方、湿式エツチングのかわりに乾式エツチング
（例えばプラズマエツチング）を用いれば微細で
直線的な電極、配線加工を行えるが、乾式エツチ
ングは高額であるため製造コストが高くなるとい
う問題があつた。
反応もしくは熱分解して発生するガスの突出跡
が、下地の電極材料とポジ型レジストとの間に無
数の空〓として残る。そのため、湿式エツチング
ではこの空〓にエツチヤントがしみ込むため、電
極および配線パターンａが第３図に示すような形
状となり、微細な直線的な電極、配線加工が行え
ないという問題があつた。図において、ｂは配線
部、ｃは電極部、ｄはコンタクト部である。一
方、湿式エツチングのかわりに乾式エツチング
（例えばプラズマエツチング）を用いれば微細で
直線的な電極、配線加工を行えるが、乾式エツチ
ングは高額であるため製造コストが高くなるとい
う問題があつた。
（問題点を解決するための手段）
本発明にかかる半導体装置の製造方法は、半導
体基板に形成された絶縁膜上に電極および配線パ
ターンとなる薄膜を、ポジ型レジストのパターニ
ング後、湿式エツチングを行うことにより形成す
る方法において、前記ポジ型レジストのパターニ
ング後、湿式エツチングを行う前に、半導体基板
を有機溶剤に浸すか又はその雰囲気中にさらし、
さらに熱乾燥を行うものである。
体基板に形成された絶縁膜上に電極および配線パ
ターンとなる薄膜を、ポジ型レジストのパターニ
ング後、湿式エツチングを行うことにより形成す
る方法において、前記ポジ型レジストのパターニ
ング後、湿式エツチングを行う前に、半導体基板
を有機溶剤に浸すか又はその雰囲気中にさらし、
さらに熱乾燥を行うものである。
（作用）
半導体基板を有機溶剤を浸すか又はその雰囲気
中にさらした後、熱乾燥を施すことで、ポジ型レ
ジストと下地の薄膜との間に生じる空隙が埋めら
れる。
中にさらした後、熱乾燥を施すことで、ポジ型レ
ジストと下地の薄膜との間に生じる空隙が埋めら
れる。
（実施例）
本発明にかかる半導体装置の製造方法を、第１
図ａ〜ｃの製造行程を参照して説明する。
図ａ〜ｃの製造行程を参照して説明する。
(a) 半導体基板１上に形成されたSiO2等の絶縁
膜２上に、薄膜３が形成される。薄膜３の材料
としてはAl，Al−Si合金、多結晶Si等の反射
率の高い材料が用いられる。この薄膜３上に、
ポジ型レジストを塗布し、マスク合せ、露光、
現像等の一連のホトリソグラフイ行程を経てポ
ジ型のレジストパターン４が形成される。この
とき、レジストパターン４と薄膜３との間に
は、レジストパターン４の成分が光反応もしく
は熱分解して発生したガスの突出跡が無数の空
〓５，５…として残つている〔第１図ａ参照〕。
膜２上に、薄膜３が形成される。薄膜３の材料
としてはAl，Al−Si合金、多結晶Si等の反射
率の高い材料が用いられる。この薄膜３上に、
ポジ型レジストを塗布し、マスク合せ、露光、
現像等の一連のホトリソグラフイ行程を経てポ
ジ型のレジストパターン４が形成される。この
とき、レジストパターン４と薄膜３との間に
は、レジストパターン４の成分が光反応もしく
は熱分解して発生したガスの突出跡が無数の空
〓５，５…として残つている〔第１図ａ参照〕。
(b) 次に、このレジストパターン４が形成された
半導体基板１を、有機溶剤に浸すかその雰囲気
中にさらす等の処理を行う。有機溶剤として
は、キシレンや酢酸Ｎ−ブチルが使用可能であ
り、レジストを熱だれさせ得るような（一部溶
解させ得るような）性質のものであればよい。
これによつて、レジストパターン４の周囲を覆
つている熱的に安定な物質を除去もくしは変質
させる。この後熱乾燥を行い、このときの温度
でレジストパターン４を十分に変型させ、空〓
５，５…を埋め込む。〔第１図ｂ参照〕。この熱
乾燥は、薄膜３とレジストパターン４との密着
性を良くするための従来の熱乾燥行程によつて
行われる。
半導体基板１を、有機溶剤に浸すかその雰囲気
中にさらす等の処理を行う。有機溶剤として
は、キシレンや酢酸Ｎ−ブチルが使用可能であ
り、レジストを熱だれさせ得るような（一部溶
解させ得るような）性質のものであればよい。
これによつて、レジストパターン４の周囲を覆
つている熱的に安定な物質を除去もくしは変質
させる。この後熱乾燥を行い、このときの温度
でレジストパターン４を十分に変型させ、空〓
５，５…を埋め込む。〔第１図ｂ参照〕。この熱
乾燥は、薄膜３とレジストパターン４との密着
性を良くするための従来の熱乾燥行程によつて
行われる。
(c) 次に、湿式エツチングによつて薄膜３をエツ
チングし、電極および配線パターン６を形成す
る〔第１図ｃ参照〕。
チングし、電極および配線パターン６を形成す
る〔第１図ｃ参照〕。
このようにして形成された電極および配線パタ
ーン６は、第２図に示すように直線的になる。
ーン６は、第２図に示すように直線的になる。
（発明の効果）
以上説明したように、本発明にかかる半導体装
置の製造方法によれば、乾式エツチングでなけれ
ば不可能とされていた微細な電極、配線加工を、
生産性が良好で低コストの湿式エツチングで行う
ことができ、また歩留りの向上に有効である。
置の製造方法によれば、乾式エツチングでなけれ
ば不可能とされていた微細な電極、配線加工を、
生産性が良好で低コストの湿式エツチングで行う
ことができ、また歩留りの向上に有効である。
第１図ａ〜ｃは本発明にかかる半導体装置の製
造方法を説明する工程図、第２図は第１図ａ〜ｃ
の製造工程によつて形成された電極および配線パ
ターンの平面図、第３図は従来の電極および配線
パターンの平面図である。 １……半導体基板、２……絶縁膜、３……薄
膜、４……レジストパターン、５……空隙、６…
…電極および配線パターン。
造方法を説明する工程図、第２図は第１図ａ〜ｃ
の製造工程によつて形成された電極および配線パ
ターンの平面図、第３図は従来の電極および配線
パターンの平面図である。 １……半導体基板、２……絶縁膜、３……薄
膜、４……レジストパターン、５……空隙、６…
…電極および配線パターン。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板に形成された絶縁膜上に電極およ
び配線パターンとなる薄膜を、ポジ型レジストの
パターニング後、湿式エツチングを行うことによ
り形成する方法において、 前記ポジ型レジストのパターニング後、湿式エ
ツチングを行う前に、半導体基板を有機溶剤に浸
すか又はその雰囲気中にさらし、さらに熱乾燥を
行うことを特徴とする半導体装置の製造方法。 ２ 薄膜が、Al，Al−Si合金、又は多結晶Siで
ある特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027330A JPS61185924A (ja) | 1985-02-13 | 1985-02-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027330A JPS61185924A (ja) | 1985-02-13 | 1985-02-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61185924A JPS61185924A (ja) | 1986-08-19 |
| JPH055166B2 true JPH055166B2 (ja) | 1993-01-21 |
Family
ID=12218057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027330A Granted JPS61185924A (ja) | 1985-02-13 | 1985-02-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185924A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712981A (en) * | 1980-06-30 | 1982-01-22 | Nisshin Oil Mills Ltd:The | Instant gratinlike food |
-
1985
- 1985-02-13 JP JP60027330A patent/JPS61185924A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61185924A (ja) | 1986-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704188A (en) | Wet chemical etching of crxsiynz | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH055166B2 (ja) | ||
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH02270347A (ja) | 半導体装置の製造方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| CN1420391A (zh) | 双层光刻过程 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPS6156618B2 (ja) | ||
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| TW440941B (en) | Manufacturing method of gate electrode | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPH02135732A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH04364726A (ja) | パターン形成方法 | |
| JPH0530054B2 (ja) | ||
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPS6030100B2 (ja) | パタ−ン形成方法 |