JPH0554730B2 - - Google Patents
Info
- Publication number
- JPH0554730B2 JPH0554730B2 JP60150412A JP15041285A JPH0554730B2 JP H0554730 B2 JPH0554730 B2 JP H0554730B2 JP 60150412 A JP60150412 A JP 60150412A JP 15041285 A JP15041285 A JP 15041285A JP H0554730 B2 JPH0554730 B2 JP H0554730B2
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- diodes
- ring modulator
- signal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアツテネータスイツチに関し、特に信
号出力位相の反転ができるアツテネータスイツチ
に関する。
号出力位相の反転ができるアツテネータスイツチ
に関する。
リング変調器を備えるアツテネータスイツチ
が、信号出力位相の反転もできる減衰量可変のア
ツテネータとして、また信号位相反転スイツチと
して使用されている。
が、信号出力位相の反転もできる減衰量可変のア
ツテネータとして、また信号位相反転スイツチと
して使用されている。
第２図は、従来のかかるアツテネータスイツチ
の一例を示す回路図である。
の一例を示す回路図である。
第２図に示す従来例は、ピンダイオードD1，
D2，D3，D4からなるダイオードブリツジと変成
器TI，ＴＯとを有するリング変調器RMと、抵抗
R1とを備えて構成されている。変成器TIの入力
巻線には不平衡の入力信号SIを入力し、変成器
TOの出力巻線から不平衡の出力信号SO′を出力す
る。変成器TIの出力巻線の黒丸印端はピンダイ
オードD1の正側端子とピンダイオードD4の負側
端子との接続点に接続され、出力巻線の他端はピ
ンダイオードD2・D3の接続点に接続されている。
変成器TOの入力巻線の黒丸印端はピンダイオー
ドD1・D2の接続点に、他端はピンダイオード
D3・D4の接続点に接続されている。また、変成
器TIの出力巻線中間タツプに抵抗R1を介して制
御電圧VCが印加され、変成器TOの入力巻線中間
タツプは接地されている。
D2，D3，D4からなるダイオードブリツジと変成
器TI，ＴＯとを有するリング変調器RMと、抵抗
R1とを備えて構成されている。変成器TIの入力
巻線には不平衡の入力信号SIを入力し、変成器
TOの出力巻線から不平衡の出力信号SO′を出力す
る。変成器TIの出力巻線の黒丸印端はピンダイ
オードD1の正側端子とピンダイオードD4の負側
端子との接続点に接続され、出力巻線の他端はピ
ンダイオードD2・D3の接続点に接続されている。
変成器TOの入力巻線の黒丸印端はピンダイオー
ドD1・D2の接続点に、他端はピンダイオード
D3・D4の接続点に接続されている。また、変成
器TIの出力巻線中間タツプに抵抗R1を介して制
御電圧VCが印加され、変成器TOの入力巻線中間
タツプは接地されている。
第２図に示す従来例の動作について説明する。
ピンダイオードの伝送信号に対するインピーダ
ンスは、順バイアスではバイアス電流値により変
化する抵抗の呈するインピーダンス、逆バイアス
ではジヤンクシヨン容量の呈する高インピーダン
スと見做せる。
ンスは、順バイアスではバイアス電流値により変
化する抵抗の呈するインピーダンス、逆バイアス
ではジヤンクシヨン容量の呈する高インピーダン
スと見做せる。
制御電圧VCが（接地電位に対し）正の場合、
ピンダイオードD1・D3は順バイアス・ピンダイ
オードD2・D4は逆バイアスとなり、変成器TIの
出力巻線と変成器TOの入力巻線とがピンダイオ
ードD1・D3の呈する抵抗性インピーダンスを介
して接続され、しかも両巻線の黒丸印端が接続さ
れることになる。この場合ピンダイオードD2・
D4は、容量性高インピーダンスを無視すれば開
放と見做せるから、出力信号S′Oは入力信号SIと
同相であり、その振幅はピンダイオードD1・D3
の呈する抵抗値により変化し、この抵抗値はバイ
アス電流をきめる制御電圧VCにより決定される。
制御電圧VCが負の場合はピンダイオードD2・D4
が順バイアスとなるから、変成器TI・TO間の接
続は前記場合と逆になり出力信号S′Oは入力信号
SIと逆相になる。出力信号S′Oの振幅が制御電圧
VCにより変化するのは前記場合と同じである。
ピンダイオードD1・D3は順バイアス・ピンダイ
オードD2・D4は逆バイアスとなり、変成器TIの
出力巻線と変成器TOの入力巻線とがピンダイオ
ードD1・D3の呈する抵抗性インピーダンスを介
して接続され、しかも両巻線の黒丸印端が接続さ
れることになる。この場合ピンダイオードD2・
D4は、容量性高インピーダンスを無視すれば開
放と見做せるから、出力信号S′Oは入力信号SIと
同相であり、その振幅はピンダイオードD1・D3
の呈する抵抗値により変化し、この抵抗値はバイ
アス電流をきめる制御電圧VCにより決定される。
制御電圧VCが負の場合はピンダイオードD2・D4
が順バイアスとなるから、変成器TI・TO間の接
続は前記場合と逆になり出力信号S′Oは入力信号
SIと逆相になる。出力信号S′Oの振幅が制御電圧
VCにより変化するのは前記場合と同じである。
第２図に示す従来例は、上記したように制御電
圧VCにより制御されるアツテネータスイツチと
して動作する。
圧VCにより制御されるアツテネータスイツチと
して動作する。
従来のアツテネータスイツチにおいて逆バイア
スのピンダイオードが呈する容量性インピーダン
スは伝送路に並列に入ることになり、この容量性
インピーダンスにより伝送位相特性は劣化するの
で、従来のアツテネータスイツチは伝送位相特性
がよくないという欠点がある。
スのピンダイオードが呈する容量性インピーダン
スは伝送路に並列に入ることになり、この容量性
インピーダンスにより伝送位相特性は劣化するの
で、従来のアツテネータスイツチは伝送位相特性
がよくないという欠点がある。
本発明の目的は、伝送位相特性の良好なアツテ
ネータスイツチを提供することにある。
ネータスイツチを提供することにある。
本発明のアツテネータスイツチは、制御信号に
より入力信号の振幅および極性を制御して出力す
るリング変調器を備えるアツテネータスイツチに
おいて、互に逆極性に並列接続し前記リング変調
器に直列接続した二つのダイオードを含み、前記
リング変調器の信号減衰量を制御する第一の制御
電圧と前記二つのダイオードの信号減衰量を制御
する第二の制御電圧とのうちいずれか一方を零に
するとき他方をも零にして構成される。
より入力信号の振幅および極性を制御して出力す
るリング変調器を備えるアツテネータスイツチに
おいて、互に逆極性に並列接続し前記リング変調
器に直列接続した二つのダイオードを含み、前記
リング変調器の信号減衰量を制御する第一の制御
電圧と前記二つのダイオードの信号減衰量を制御
する第二の制御電圧とのうちいずれか一方を零に
するとき他方をも零にして構成される。
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
て詳細に説明する。
第１図は、本発明のアツテネータスイツチの一
実施例を示す回路図である。
実施例を示す回路図である。
第１図に示す実施例は、リング変調器RMと、
互に逆極性に並列接続されたピンダイオード
D5・D6と、抵抗R1・R2と、容量Ｃとを備えて構
成されている。リング変調器RMは、第２図にお
けるそれと同じであり、入力信号SIが入力し抵抗
R1を介して制御電圧VCが印加されるのも第２図
におけると同じである。ピンダイオードD5・D6
の接続点の一方はリング変調器RMの不平衡出力
端に接続され、他方は直流阻止用の容量Ｃに接続
される。この接続点に抵抗R2を介して制御電圧
VCが印加される。容量Ｃから出力信号SOが出力
される。
互に逆極性に並列接続されたピンダイオード
D5・D6と、抵抗R1・R2と、容量Ｃとを備えて構
成されている。リング変調器RMは、第２図にお
けるそれと同じであり、入力信号SIが入力し抵抗
R1を介して制御電圧VCが印加されるのも第２図
におけると同じである。ピンダイオードD5・D6
の接続点の一方はリング変調器RMの不平衡出力
端に接続され、他方は直流阻止用の容量Ｃに接続
される。この接続点に抵抗R2を介して制御電圧
VCが印加される。容量Ｃから出力信号SOが出力
される。
第１図に示す実施例の動作について説明する。
制御電圧VCによりピンダイオードD5・D6の一
方は順バイアス、他方は逆バイアスとなり、順バ
イアスの方は制御電圧VCにより決定される抵抗
性のインピーダンス、逆バイアスの方は容量性の
高インピーダンスと見做せる。両インピーダンス
は伝送路に直列に入るので、逆バイアス側ピンダ
イオードの呈する容量性高インピーダンスを無視
すれば、ピンダイオードD5・D6も制御電圧VCで
制御されるアツテネータとして動作する。ただし
出力位相反転機能はない。
方は順バイアス、他方は逆バイアスとなり、順バ
イアスの方は制御電圧VCにより決定される抵抗
性のインピーダンス、逆バイアスの方は容量性の
高インピーダンスと見做せる。両インピーダンス
は伝送路に直列に入るので、逆バイアス側ピンダ
イオードの呈する容量性高インピーダンスを無視
すれば、ピンダイオードD5・D6も制御電圧VCで
制御されるアツテネータとして動作する。ただし
出力位相反転機能はない。
さて、リング変調器RMは入力信号SIを制御電
圧VCで制御される振幅・極性にして出力し、こ
れをピンダイオードD5・D6は上記のように制御
電圧VCで制御される減衰量でさらに減衰し、出
力信号SOとして出力する。総減衰量はリング変調
器RMによる減衰量とピンダイオードD5・D6に
よるそれとの和になる。
圧VCで制御される振幅・極性にして出力し、こ
れをピンダイオードD5・D6は上記のように制御
電圧VCで制御される減衰量でさらに減衰し、出
力信号SOとして出力する。総減衰量はリング変調
器RMによる減衰量とピンダイオードD5・D6に
よるそれとの和になる。
すでに説明したように、リング変調器RMにお
ける逆バイアスのピンダイオードは伝送路に並列
に入る容量性インピーダンスと見做すことがで
き、一方ピンダイオードD5・D6のうち逆バイア
スの方は伝送路に直列に入る容量性インピーダン
スと見做せるから、この直列の容量性インピーダ
ンスによる伝送位相特性はリング変調器RMの並
列容量性インピーダンスによる伝送位相特性の劣
化を補償することになり、第１図に示す実施例の
伝送位相特性は良好である。
ける逆バイアスのピンダイオードは伝送路に並列
に入る容量性インピーダンスと見做すことがで
き、一方ピンダイオードD5・D6のうち逆バイア
スの方は伝送路に直列に入る容量性インピーダン
スと見做せるから、この直列の容量性インピーダ
ンスによる伝送位相特性はリング変調器RMの並
列容量性インピーダンスによる伝送位相特性の劣
化を補償することになり、第１図に示す実施例の
伝送位相特性は良好である。
次に第１図に示す実施例の最大減衰量について
説明する。
説明する。
リング変調器RMの最大減衰量は、制御電圧VC
を接地電位に等しくするとダイオードブリツジが
バランスするので、理想状態では無限大になる。
しかし、ダイオードブリツジを構成するピンダイ
オードの特性のばらつきや回路配線の対称性のず
れなどにより、たとえばVHF帯では最大減衰量
は40dB程度になる。一方ピンダイオードD5・D6
による減衰量も、両ダイオードが共に零バイアス
になるとき、すなわち制御電圧VCが接地電位に
等しいとき最大となり、最大減衰量はピンダイオ
ードD5・D6が零バイアス時に呈する容量性イン
ピーダンスの値で制限され、VHFでは20dB程度
となる。したがつて第１図に示す実施例は、制御
電圧VCが接地電位に等しくなるとき最大減衰量
をとり、その値は第２図に示す従来例におけるよ
り20dB程度向上する。
を接地電位に等しくするとダイオードブリツジが
バランスするので、理想状態では無限大になる。
しかし、ダイオードブリツジを構成するピンダイ
オードの特性のばらつきや回路配線の対称性のず
れなどにより、たとえばVHF帯では最大減衰量
は40dB程度になる。一方ピンダイオードD5・D6
による減衰量も、両ダイオードが共に零バイアス
になるとき、すなわち制御電圧VCが接地電位に
等しいとき最大となり、最大減衰量はピンダイオ
ードD5・D6が零バイアス時に呈する容量性イン
ピーダンスの値で制限され、VHFでは20dB程度
となる。したがつて第１図に示す実施例は、制御
電圧VCが接地電位に等しくなるとき最大減衰量
をとり、その値は第２図に示す従来例におけるよ
り20dB程度向上する。
以上、ダイオードとしてピンダイオードを用い
る場合について本発明の実施例を説明したが、本
発明はピンダイオードを用いる場合に限定される
ものではなく、PNジヤンクシヨンダイオード・
シヨツトキーダイオードなど他種のダイオードを
用いる場合にも適用できる。
る場合について本発明の実施例を説明したが、本
発明はピンダイオードを用いる場合に限定される
ものではなく、PNジヤンクシヨンダイオード・
シヨツトキーダイオードなど他種のダイオードを
用いる場合にも適用できる。
以上詳細に説明したように本発明のアツテネー
タスイツチは、リング変調器に二つのダイオード
を逆極性に並列接続した回路を付加するという手
段を用いるので、伝送位相特性が良好であるとい
う効果があり、また最大減衰量が向上するという
効果がある。
タスイツチは、リング変調器に二つのダイオード
を逆極性に並列接続した回路を付加するという手
段を用いるので、伝送位相特性が良好であるとい
う効果があり、また最大減衰量が向上するという
効果がある。
第１図は、本発明のアツテネータスイツチの一
実施例を示す回路図、第２図は、従来のアツテネ
ータスイツチの一例を示す回路図である。 D5・D6……ピンダイオード、RM……リング
変調器。
実施例を示す回路図、第２図は、従来のアツテネ
ータスイツチの一例を示す回路図である。 D5・D6……ピンダイオード、RM……リング
変調器。
Claims (1)
- １ 制御信号により入力信号の振幅および極性を
制御して出力するリング変調器を備えるアツテネ
ータスイツチにおいて、互に逆極性に並列接続し
前記リング変調器に直列接続した二つのダイオー
ドを含み、前記リング変調器の信号減衰量を制御
する第一の制御電圧と前記二つのダイオードの信
号減衰量を制御する第二の制御電圧とのうちいず
れか一方を零にするとき他方をも零にすることを
特徴とするアツテネータスイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041285A JPS6210921A (ja) | 1985-07-08 | 1985-07-08 | アツテネ−タスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041285A JPS6210921A (ja) | 1985-07-08 | 1985-07-08 | アツテネ−タスイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6210921A JPS6210921A (ja) | 1987-01-19 |
| JPH0554730B2 true JPH0554730B2 (ja) | 1993-08-13 |
Family
ID=15496378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15041285A Granted JPS6210921A (ja) | 1985-07-08 | 1985-07-08 | アツテネ−タスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6210921A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4465581B2 (ja) | 2002-11-29 | 2010-05-19 | 日立オートモティブシステムズ株式会社 | 重合板、重合管および重合管の張出かしめ方法、工具 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585607B2 (ja) * | 1977-08-15 | 1983-02-01 | 富士通テン株式会社 | 自動選局装置 |
-
1985
- 1985-07-08 JP JP15041285A patent/JPS6210921A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6210921A (ja) | 1987-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| US4829272A (en) | Electromagnetic variable delay line system | |
| US4583232A (en) | Carrier current digital data transceiver | |
| US4287393A (en) | Transmission bridge for a subscriber's circuit | |
| GB2095493A (en) | Three state circuit | |
| JPH0554730B2 (ja) | ||
| US4011410A (en) | Communication system interface circuits | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| JP2594556B2 (ja) | ダイオードスイツチ回路 | |
| US4510452A (en) | Circuit having square-law transfer characteristic | |
| US3624559A (en) | Phase or frequency modulator using pin diodes | |
| US4016559A (en) | Digital-to-analog converter having transient suppressor system | |
| JPH0218591Y2 (ja) | ||
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JPH0648990Y2 (ja) | トリガ信号発生回路 | |
| JPS6220078Y2 (ja) | ||
| JPH0528824Y2 (ja) | ||
| JPH0520926B2 (ja) | ||
| JPH04369112A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH01300606A (ja) | 半波整流回路 | |
| SU1056218A1 (ru) | Устройство дл воспроизведени релейной характеристики с зоной нечувствительности | |
| SU1262686A1 (ru) | Преобразователь частоты | |
| CA1114970A (en) | Pulse rejection and duration correction circuit | |
| SU972524A1 (ru) | Амплитудный селектор | |
| JPS5924176Y2 (ja) | 可変移相装置 |