Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0558169B2 - - Google Patents
[go: Go Back, main page]

JPH0558169B2 - - Google Patents

Info

Publication number
JPH0558169B2
JPH0558169B2 JP59238984A JP23898484A JPH0558169B2 JP H0558169 B2 JPH0558169 B2 JP H0558169B2 JP 59238984 A JP59238984 A JP 59238984A JP 23898484 A JP23898484 A JP 23898484A JP H0558169 B2 JPH0558169 B2 JP H0558169B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
pixel
lead
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59238984A
Other languages
Japanese (ja)
Other versions
JPS61117520A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59238984A priority Critical patent/JPS61117520A/en
Publication of JPS61117520A publication Critical patent/JPS61117520A/en
Publication of JPH0558169B2 publication Critical patent/JPH0558169B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネ
ルを設けることにより、マイクロコンピユータ、
ワードプロセツサまたはテレビ等の表示部の固体
化を図る固体表示装置、イメージセンサまたは液
晶プリンタに応用する非線型特性を有する半導体
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention provides a microcomputer,
The present invention relates to a semiconductor device having non-linear characteristics that is applied to a solid-state display device, an image sensor, or a liquid crystal printer that solidifies the display portion of a word processor or a television.

「従来の技術」 固体表示パネルは各絵素を独立に制御する方式
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、横方向640素子
(フルカラーの場合は640×3=1920素子)または
縦方向は200素子または526素子とするA4判また
はそれ以上の大面積マトリツクス構成の表示装置
が知られている。しかし、かかる大面積の表示装
置においては、それぞれのアクテイブ素子(以下
画素ともいう)は、隣に所定の距離を離間させて
マトリツクス状に配設せしめている隣の画素との
間でクロストーク(電気的に弱く導通してしまう
現象)をしてしまいやすい。そのため一方が
ON、他方がOFF機能を作つても、それぞれの画
素が十分なON、OFFをとり得ず、コントラスト
に不十分さが発生してしまいやすかつた。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. A panel using such active elements is a display with a large area matrix configuration of A4 size or larger, with 640 elements in the horizontal direction (640 x 3 = 1920 elements in the case of full color) or 200 elements or 526 elements in the vertical direction. The device is known. However, in such a large-area display device, each active element (hereinafter also referred to as a pixel) has crosstalk (also referred to as a pixel) with its neighboring pixels, which are arranged in a matrix at a predetermined distance apart. (a phenomenon in which electrical conduction is weak) is likely to occur. Therefore, one side
Even if an ON function and an OFF function were created for each pixel, each pixel could not be turned on or off sufficiently, resulting in insufficient contrast.

「発明が解決しようとする問題点」 かかる大面積デイスプレー装置においては、そ
れぞれの画素間のクロストークを完全に除去する
ため、アモルフアス半導体を含む半導体が隣同志
の画素間に存在しないようにするとともに、絶縁
物で覆つて電気的アイソレイシヨンを行うことが
重要である。しかし各画素とその画素を構成する
半導体とを1:1で対応させた時、その製造工程
におけるフオトマスク数は4種類を必要としてし
まつた。
"Problems to be Solved by the Invention" In such a large-area display device, in order to completely eliminate crosstalk between each pixel, semiconductors including amorphous semiconductors should not exist between adjacent pixels. At the same time, it is important to perform electrical isolation by covering with an insulating material. However, when each pixel and the semiconductor constituting the pixel were made to correspond on a 1:1 basis, four types of photomasks were required in the manufacturing process.

このため、このフオトマスクは1回行うと、そ
の工程において7工程(レジストコート、ベー
ク、パターニング、現像、レジストの一部除去、
被加工物の選択エツチ、レジスト除去)を必要と
してしまい、製造歩留りを下げるのにきわめて大
きな支障となつてしまつていた。このため、マス
ク合わせ数は2種類に1回のみであつて、かつ隣
合う画素同志のクロストークを完全に防止し得る
半導体装置の構造が求められていた。
Therefore, when this photomask is used once, there are 7 steps (resist coating, baking, patterning, development, removing part of the resist,
This necessitates selective etching of the workpiece and removal of the resist, which poses a significant problem in lowering the manufacturing yield. For this reason, there has been a demand for a semiconductor device structure in which the number of mask alignments is only once for every two types, and in which crosstalk between adjacent pixels can be completely prevented.

「問題を解決するための手段」 本発明はかかる問題を解決するため、基板上に
複数のアクテイブ素子型画素をマトリツクス状に
設けた表示装置において、各画素は、第1の電
極、非線型材料、第2の電極の積層からなる非線
型素子と、該素子の前記第1の電極に連結した画
素電極となる第3の電極と、前記第2の電極に接
続されたリードとを有し、 前記リードは、マトリツクスを構成する一方の
配線であり、かつ、前記リードは複数の前記第3
の電極にわたつて設けられ、かつ前記第3の電極
とリードが重なり合う部分に前記非線型素子が設
けられていることを特徴とする表示装置であり、
さらに各画素の第2の電極と該電極下の非線型材
料とは概略同一形状を有して設けられていること
を特徴とする表示装置である。
"Means for Solving the Problem" In order to solve the problem, the present invention provides a display device in which a plurality of active element type pixels are provided in a matrix on a substrate, each pixel has a first electrode, a non-linear material , a non-linear element consisting of a stack of second electrodes, a third electrode connected to the first electrode of the element and serving as a pixel electrode, and a lead connected to the second electrode, The lead is one of the wirings constituting the matrix, and the lead is one of the wirings forming the matrix.
A display device characterized in that the non-linear element is provided across the electrodes and is provided in a portion where the third electrode and the lead overlap,
Furthermore, the display device is characterized in that the second electrode of each pixel and the nonlinear material under the electrode have approximately the same shape.

上記において、マトリツクス配線の一方の配線
であるリードを複数の画素電極にわたつて設けた
構成というのは、このリードが複数の画素電極を
横断するように設けられているということであ
る。
In the above, the structure in which the lead, which is one wiring of the matrix wiring, is provided across a plurality of pixel electrodes means that this lead is provided so as to cross the plurality of pixel electrodes.

この構成は、本発明の実施例を示した図面の第
4図Aに示されている。
This configuration is illustrated in FIG. 4A of the drawings depicting an embodiment of the invention.

本発明を用いた表示装置は具体的には、液晶の
電極(第3の電極)と非線型素子の一方の電極
(第1の電極)とを共通パターンとし、かつその
第1の電極上に半導体をその側部を絶縁化させて
アイソレイシヨンをさせた構成をとつている。さ
らにこの半導体上の第2の電極より延在したリー
ドはこの絶縁膜上(実際は側面)を横切つて、隣
合つた画素の他の第2の電極と導体で連結させた
ものである。その結果、マスク合わせはセルフア
ライン工程を用いるため、2回マスクのみでよ
く、かつ隣合つた画素間には半導体が残存せず、
結果としてクロストートを完全に防ぐことができ
た。加えて半導体はその側周辺(上下は電極)が
絶縁物で覆われ、パツシベイシヨンされている。
またこのパツシベイシヨン膜が画素間のクロスト
ークの防止を同時に行つている。
Specifically, the display device using the present invention has a common pattern for the electrode of the liquid crystal (third electrode) and one electrode (first electrode) of the nonlinear element, and It has a structure in which the sides of the semiconductor are insulated to provide isolation. Further, a lead extending from the second electrode on the semiconductor traverses the insulating film (actually, the side surface) and is connected to another second electrode of an adjacent pixel by a conductor. As a result, since mask alignment uses a self-alignment process, only two masks are required, and no semiconductor remains between adjacent pixels.
As a result, we were able to completely prevent crosstote. In addition, the semiconductor's periphery (electrodes on the top and bottom) is covered with an insulating material and is packaged.
This passivation film also prevents crosstalk between pixels.

またこの発明に用いられる非線型素子は非単結
晶半導体を用い、その材料構成はSi(N)−SixC1-x
(0<X≦1)(I)−Si(N)構造、Si(NIPIN)構造
またはSi(N)−SixC1-x(0<X<1)(I)−SixC1-x
(0<X≦1)(I)−SixC1-x(0<X<1)(I)−Si
(N)構造(但し、NはN型、Iは真性または実質的
に真性、PはP型、(I)はバリア層を示す)または
そのタンデム型積層構造および変形構造を有せし
めたことを主としている。
Furthermore, the nonlinear element used in this invention uses a non-single crystal semiconductor, and its material composition is Si(N)−SixC 1- x
(0<X≦1)(I)-Si(N) structure, Si(NIPIN) structure or Si(N)-SixC 1- x(0<X<1)(I)-SixC 1- x
(0<X≦1)(I)−SixC 1- x(0<X<1)(I)−Si
(N) structure (where N is N-type, I is intrinsic or substantially intrinsic, P is P-type, and (I) is a barrier layer) or its tandem laminated structure and modified structure. I am the lord.

かかる本発明に用いる非線型素子は、一対の電
極(第1第2の電極)とはそれぞれオーム接触性
を有するが、逆向整流特性を構成する複合ダイオ
ードを有する素子よりなるもので、その代表例は
N型半導体−型(以下真性または実質的に真性
という)半導体−N型半導体を積層して設けた
NIN構造、即ちNI接合とIN接合とが電気的に逆
向きに連結され、かつ半導体として一体化した
NIN接合を有する半導体をはじめ、その変形で
あるNN-N、NP-N、NIPIN、NIP-INまたは
NIP+IN構造を有せしめた複合ダイオード(以下
簡単のためこれらをまとめてNIN型ダイオード
という)である。
The nonlinear element used in the present invention has ohmic contact with a pair of electrodes (first and second electrodes), and is composed of an element having a composite diode that has reverse rectification characteristics. is an N-type semiconductor-type (hereinafter referred to as intrinsic or substantially intrinsic) semiconductor-N-type semiconductor layered.
NIN structure, that is, NI junction and IN junction are electrically connected in opposite directions and integrated as a semiconductor.
Semiconductors with NIN junctions, their variants NN - N, NP - N, NIPIN, NIP - IN or
It is a composite diode with an NIP + IN structure (hereinafter, for simplicity, these diodes will be collectively referred to as NIN type diodes).

かかる複合ダイオードのスレツシユホールド電
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン(立ち上がり)電圧(しきい
値)はNI接合(NIP接合)のNI界面またはその
近傍での導電型を決める微量のリン等の不純物、
NI界面とIP界面でのエネルギ端の高低差で決め
ることができる。このため、製造プロセスを制御
することにより、所望の素子のしきい値電圧の値
およびしきい値以下での電流の流れにくいおよび
しきい値以上への電流の流やすさを制御し得る。
The threshold voltage of such a composite diode makes the diode characteristics opposite to each other, and the build-in voltage (threshold) determines the conductivity type at or near the NI interface of the NI junction (NIP junction). Impurities such as trace amounts of phosphorus,
It can be determined by the height difference between the energy edges at the NI interface and the IP interface. Therefore, by controlling the manufacturing process, it is possible to control the value of the threshold voltage of a desired element, and the difficulty with which current flows below the threshold and the ease with which current flows above the threshold.

さらに本発明は、かかる複合ダイオードとマト
リツクスを構成するX配線とその下の非線型素子
とが概略同一形状を有する1つのマスク合わせを
行うのみで完成させ得るため、一方の基板側に設
けられる液晶表示の一方の電極(第3の電極)と
連結した複合ダイオードの一方の電極(第1の電
極)とを共通の矩形電極と、さらにその上方の半
導体上のXまたはY配線(図面ではX配線のみの
ため以下X配線として代表して示す)の形成に必
要な第2のマスクよりなる2枚のみでプロセスさ
せることができる。この本発明の構造の代表例を
第4図にまたその製造工程を第2図に示してあ
る。
Furthermore, the present invention can be completed by simply aligning one mask in which the X wiring constituting the composite diode and the matrix and the nonlinear element thereunder have approximately the same shape. One electrode (third electrode) of the display and one electrode (first electrode) of the connected composite diode are connected to a common rectangular electrode, and an X or Y wiring (X wiring in the drawing) on the semiconductor above the common rectangular electrode. Therefore, the process can be carried out using only two masks, each consisting of a second mask, which is necessary for forming the X wiring (representatively shown below as an X wiring). A typical example of the structure of the present invention is shown in FIG. 4, and its manufacturing process is shown in FIG.

さらに、固体表示素子である例えば液晶に対し
て、交流バイアスを液晶の他方の電極(第4の電
極)、リードをY方向の配線とし、その電気的レ
ベルを制御することによりフルカラー化および階
調制御も可能であるという特徴を有する。
Furthermore, for solid-state display elements such as liquid crystals, AC bias is applied to the other electrode (fourth electrode) of the liquid crystal, leads are wired in the Y direction, and the electrical level is controlled to achieve full color and gradation. It also has the feature of being controllable.

「作用」 かくして、A4版またはそれ以上の大面積のマ
トリツクス化に対してもそれぞれの画素間のスト
ライブ部においてX方向のリードを絶縁物上に密
接して配設させ、かつそれぞれの画素はパツシベ
イシヨンにより隣の素子での電気的リークを除去
させることができた。加えて、X方向の合わせ精
度に対しても、第2の電極とそれに連結したリー
ドとを同じ巾とすることにより、±200μmまたは
それ以下(理論的には±3mm以内を示す)での低
い合わせ精度でプロセスが可能となつた。
``Function'' In this way, even when creating a matrix with a large area of A4 size or larger, the leads in the X direction can be arranged closely on the insulator in the stripe section between each pixel, and each pixel can be Passivation made it possible to eliminate electrical leakage from adjacent elements. In addition, by making the second electrode and the lead connected to it the same width, alignment accuracy in the X direction can be reduced to ±200 μm or less (theoretically within ±3 mm). The process is now possible with precision alignment.

加えて、第1図、第4図に示すごとく、液晶の
他方のY配線および電極を3分割し、それぞれの
電極またはそれぞれのアクテイブ素子に対応して
赤(Rという)、緑(Gという)、青(Bという)
のフイルタを通すことにより、そのレベルに対し
独立に電圧をY軸として加えることができる。そ
のため、R、G、Bに対する階調を行うことがで
きるという特徴を有する。
In addition, as shown in Figures 1 and 4, the other Y wiring and electrodes of the liquid crystal are divided into three parts, and red (referred to as R) and green (referred to as G) are connected to each electrode or active element. , blue (referred to as B)
By passing the voltage through the filter, voltage can be applied independently to that level on the Y axis. Therefore, it has the feature that it is possible to perform gradations for R, G, and B.

以下に実施例に従つて本発明を説明する。 The present invention will be described below with reference to Examples.

実施例 1 第1図は本発明の固体表示装置を用いた回路図
を示す。
Example 1 FIG. 1 shows a circuit diagram using a solid state display device of the present invention.

図面において、絵素は複合ダイオード2の電極
21(第1の電極)より液晶3の一方の電極23
(第3の電極)に連結している。複合ダイオード
はクロツク信号を与えるX配線のアドレス線4,
5に第2の電極22により連結している。他方、
液晶3の第4の電極24はY配線のデータ線6,
7に連結している。Y配線は1つの第3の電極2
3に対応して3分割された第4の電極24(第1
図、第4図Cにおける6−1,6−2,6−3即
ち6または24)は対応した他の透光性絶縁基板
代表的にはガラス基板(第4図C)における2
0′))側にそれぞれ対応して連結させている。そ
してこの第4の電極14はR(赤)、G(緑)、B
(青)のフイルタを有しており、フルカラー化を
施している。
In the drawing, the picture element is located closer to one electrode 23 of the liquid crystal 3 than the electrode 21 (first electrode) of the composite diode 2.
(third electrode). The compound diode is connected to the address line 4 of the X wiring that provides the clock signal.
5 by a second electrode 22. On the other hand,
The fourth electrode 24 of the liquid crystal 3 is connected to the data line 6 of the Y wiring,
It is connected to 7. Y wiring has one third electrode 2
The fourth electrode 24 (the first
6-1, 6-2, 6-3, i.e. 6 or 24) in FIG.
0'))) are connected in correspondence with each other. And this fourth electrode 14 is R (red), G (green), B
It has a (blue) filter and is full color.

このX配線は同一絶縁基板代表的にはガラス基
板(第4図B,C,Dにおける20)上に設けら
れている。その結果、クロストーク33がおきや
すく、この部分の低抗を109Ω以上、好ましくは
1010Ω以上とすることが本発明の目的である。
This X wiring is provided on the same insulating substrate, typically a glass substrate (20 in FIGS. 4B, C, and D). As a result, crosstalk 33 is likely to occur, and the resistance of this part should be set to 10 9 Ω or more, preferably
It is an object of the present invention to set the resistance to 10 10 Ω or more.

かかる絵素をマトリツクス構成せしめ、図面で
は2×2×3(R、G、B)を示した。しかし本
発明はかかる小マトリツクスではなく、スケー
ル・アツプした表示装置例えば(画素640×3
(R、G、B)×200または512)といつた大きなマ
トリツクスのパネルに対し有効である。
These picture elements are arranged in a matrix, which is shown in the drawing as 2×2×3 (R, G, B). However, the present invention does not use such a small matrix, but a scaled-up display device, for example (640 pixels x 3 pixels).
It is effective for large matrix panels such as (R, G, B) x 200 or 512).

かくの如き複合ダイオードを用いた画素の一部
である非線型素子の製造工程およびその特性の例
を第2図、第3図に示している。
Examples of the manufacturing process and characteristics of a nonlinear element that is a part of a pixel using such a composite diode are shown in FIGS. 2 and 3.

この第2図の製造工程は、第4図Aにおける3
0の領域を特に拡大して製造する場合に対応して
いる。
The manufacturing process shown in Fig. 2 is 3 in Fig. 4A.
This corresponds to the case where the 0 area is particularly enlarged and manufactured.

第2図A,B,C,D−1は第4図A−A′の
縦断面図に対応している。第2図D−2,Eは第
4図におけるC−C′の縦断面図に対応し、その素
子構造を示している。
FIGS. 2A, B, C, and D-1 correspond to the longitudinal cross-sectional views of FIG. 4 A-A'. FIGS. 2D-2 and 2E correspond to longitudinal cross-sectional views taken along line C-C' in FIG. 4, and show the device structure.

第2図Aにおいて、透光性絶縁基板として無ア
ルカリガラス20を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜である
ITOまたは酸化スズ膜を0.1〜0.5μmの厚さに形
成した。
In FIG. 2A, non-alkali glass 20 was used as the light-transmitting insulating substrate. A conductive film is applied to this upper surface by sputtering or electron beam evaporation.
An ITO or tin oxide film was formed to a thickness of 0.1 to 0.5 μm.

この後、これらの全面にプラズマ気相反応法を
用いてNIN(N(I)I(I)N、NIPIN、N(I)IPI(I)N
を含む)構造を有する非単結晶半導体よりなる複
合ダイオードを形成した。即ち、N型半導体をシ
ランに13.56MHzの高周波グロー放電を行うこと
によつて、200〜300℃に保持された基板上の被形
成面上にアモルフアス構造を有する非単結晶半導
体を作る。その電気伝導度は、10-7〜10-4(Ωcm)
-1を有し、50〜500Åの厚さとした。さらに次に、
10-6〜10-7torrまで、十分真空引きをした。さら
に、シラン(SimH2n+2例えばm=1のSiH4)を
用い、I型の非単結晶半導体を500Å〜1μの厚さ
に、例えば0.2μの厚さに、N型半導体上に積層し
て形成した。さらに、10-6〜10-7torrまで十分真
空引きをした。再び、B2H6/SiH4=0.1%として
P型半導体を100〜500Å、例えば200Å形成させ
た。同様にI型半導体層(500〜〜2000Å)、さら
にその上にN型半導体をアモルフアス構造として
50〜500Åの厚さに積層してNIPIN接合またはN
(I)IPI(I)N接合((I)はバリア層(厚さ5〜50Å)
であるが以下簡単のため省略する)とした。
After this, NIN (N(I)I(I)N, NIPIN, N(I)IPI(I)N) was formed on these entire surfaces using a plasma gas phase reaction method.
A composite diode made of a non-single-crystal semiconductor with a structure including That is, a non-single-crystal semiconductor having an amorphous structure is formed on a surface of a substrate maintained at 200 to 300° C. by subjecting an N-type semiconductor to silane and subjecting it to high-frequency glow discharge at 13.56 MHz. Its electrical conductivity is 10 -7 to 10 -4 (Ωcm)
-1 and a thickness of 50 to 500 Å. Further next,
Sufficient vacuum was drawn to 10 -6 to 10 -7 torr. Furthermore, using silane (SimH 2n+2 , e.g. SiH 4 with m=1), an I-type non-single crystal semiconductor is laminated on the N-type semiconductor to a thickness of 500 Å to 1 μ, for example, 0.2 μ. It was formed by Furthermore, sufficient vacuum was drawn to 10 -6 to 10 -7 torr. Again, B 2 H 6 /SiH 4 =0.1%, and a P-type semiconductor was formed with a thickness of 100 to 500 Å, for example, 200 Å. Similarly, an I-type semiconductor layer (500 to 2000 Å), and an N-type semiconductor layer on top of it as an amorphous structure.
NIPIN junction or N
(I) IPI (I) N junction ((I) is a barrier layer (thickness 5-50 Å)
However, it is omitted below for brevity).

この後、この上面に、クロム(500〜1500Å)
を電子ビーム蒸着法またはスパツタ法により0.1
〜0.2μmの厚さに積層した。
After this, apply chromium (500 to 1500 Å) on this top surface.
0.1 by electron beam evaporation method or sputtering method.
The layers were laminated to a thickness of ~0.2 μm.

さらに、第2図Bに示す如く、第1のフオトマ
スクにより周辺部26を垂直になるように異方
性プラズマエツチを行つた。次にこれら全面に対
し例えば200℃にて半導体にプラズマ酸化を行い、
固相−気相酸化による酸化珪素の作製を行つた。
次にこれらの全面に窒化珪素または酸化珪素27
を0.1〜0.2μmの厚さにプラズマCVD法によりコ
ーテイング(特に側面26のコーテイング)を行
つた。
Further, as shown in FIG. 2B, anisotropic plasma etching was performed using a first photomask so that the peripheral portion 26 was vertically etched. Next, plasma oxidation is performed on the semiconductor at, for example, 200°C on these entire surfaces.
Silicon oxide was prepared by solid phase-vapor phase oxidation.
Next, silicon nitride or silicon oxide 27 is applied to these entire surfaces.
Coating (particularly the coating on the side surface 26) was performed by plasma CVD method to a thickness of 0.1 to 0.2 μm.

次に第2図Cに示す如く、この絶縁物に対し異
方性プラズマエツチを行い、半導体2、第1の電
極21の側面26を覆つて絶縁物28を残し、他
の第2の電極15上および基板20上を除去し
た。かくして第2図Cを得た。即ち次にこの第2
図Cの上面全面にアルミニユームを0.5〜1μmの
厚さに形成せしめ、第2図D−1,D−2を得
た。この後、第2図Eに示す如く、第1の側面2
6に直角方向に対し第2のマスクによりパター
ニーグを行つた。かくして1つの画素の第2の電
極より延性したリードは、その画素を構成する半
導体に第1の電極の側面に設けられた絶縁物上に
延在して隣の画素の第2の電極と連結させること
ができた。
Next, as shown in FIG. The top and the top of the substrate 20 were removed. Thus, Figure 2C was obtained. That is, next this second
Aluminum was formed on the entire upper surface of Figure C to a thickness of 0.5 to 1 μm to obtain Figures D-1 and D-2. After this, as shown in FIG. 2E, the first side surface 2
Patterning was performed using a second mask in the direction perpendicular to 6. In this way, the lead that is more ductile than the second electrode of one pixel extends over the insulator provided on the side surface of the first electrode in the semiconductor constituting the pixel, and is connected to the second electrode of the adjacent pixel. I was able to do it.

さらにこの後この側面に対しても28と同様の
絶縁物29を形成してもよい。
Furthermore, an insulator 29 similar to 28 may be formed on this side surface after this.

またマスク数を増やすならぱ、第2図Cにおい
て1まいのマスクを用いて側面およびその近傍を
通常のプラズマエツチ法を用いて残す方法を用い
ることも可能である。しかしかかる場合は全マス
ク使用数は3まいとなつてしまう。
If the number of masks is to be increased, it is also possible to use the method shown in FIG. 2C in which one mask is used and the side surfaces and their vicinity are left by a normal plasma etching method. However, in such a case, the total number of masks used will be less than three.

即ち、第2図において、ガラス基板20上の透
光性導電膜よりなる第1の電極21、NIPINま
たはNIN半導体積層体より複合ダイオード2、
クロムの第2の電極15、アルミニユーム16よ
りなる電極リード22よりなつている。この
NIPINまたはNIN構造の記号が第1図において
2として記されている。
That is, in FIG. 2, a first electrode 21 made of a transparent conductive film on a glass substrate 20, a composite diode 2 made of a NIPIN or NIN semiconductor stack,
It consists of a second electrode 15 made of chromium and an electrode lead 22 made of aluminum 16. this
The symbol for the NIPIN or NIN structure is marked as 2 in FIG.

結果として、第3図に示す如き非線型特性3
1,32を第2図に対応して有せしめることがで
き得る 実施例 2 第4図に本発明の構成を示すが、第1図におけ
る破線で囲んだ領域1での平面図A及び縦断面図
B,C,Dが示されている。
As a result, a nonlinear characteristic 3 as shown in Fig. 3 is obtained.
Embodiment 2 In which the configuration of the present invention is shown in FIG. 4, a plan view A and a longitudinal cross-section of the area 1 surrounded by the broken line in FIG. Figures B, C and D are shown.

さらに、第4図B,C,DはAにおけるそれぞ
れA−A′,B−B′,C−C′での縦断面図を記す。
加えて、第4図Cは液晶3および上側電極6,7
および基板20′をも示しているが、他のA,B,
Dは非線型素子を有する側のみを簡単のため示し
た。
Further, FIGS. 4B, C, and D show longitudinal cross-sectional views taken along A-A', B-B', and C-C' in A, respectively.
In addition, FIG. 4C shows the liquid crystal 3 and the upper electrodes 6, 7.
and the substrate 20' are also shown, but other A, B,
D shows only the side having the nonlinear element for simplicity.

この素子の製造方法は実施例1と同様である。
即ち、第1のマスクにより矩形の第1の電極2
1および第3の電極23およびその上に同一形状
の半導体および第2の電極の一部を構成する導体
を構成せしめる。この第1の電極、第2の電極を
構成する透光性導電膜の形状は420×420mμとし
た。さらに、これらに半導体および下側の第1お
よび第2の電極の側面を絶縁するためのパツシベ
イシヨン膜を構成させる。さらに上側電極用のリ
ード用材料を全面に形成する。次に、第2のフオ
トマスクによりリード4,5を構成する電極1
6および第2の電極15を同じ巾(ここでは20μ
m)でCCl4を用いてアルミニユームをプラズマ
エツチングした。半導体2をエツチングして除去
した。
The manufacturing method of this element is the same as in Example 1.
That is, the rectangular first electrode 2 is formed using the first mask.
A semiconductor having the same shape and a conductor constituting a part of the second electrode are formed on the first and third electrodes 23 and thereon. The shape of the transparent conductive film constituting the first electrode and the second electrode was 420×420 mμ. Further, these constitute a passivation film for insulating the side surfaces of the semiconductor and the lower first and second electrodes. Furthermore, lead material for the upper electrode is formed over the entire surface. Next, the electrodes 1 constituting the leads 4 and 5 are exposed using a second photomask.
6 and the second electrode 15 with the same width (here, 20μ).
The aluminum was plasma etched using CCl 4 in step m). Semiconductor 2 was removed by etching.

この時、リード4における第1の画素の電極2
2とこの隣の第2の画素の電極22′さらにその
間のリード25(第4図B)とを同じ巾として横
方向のパターンのズレに対しても同時的に構成さ
せた。そして2つの半導体2,2′間の開溝は半
導体が除去され、リードが半導体側面の絶縁物2
8,28′上及び基板20上に設けられている。
即ち2つの半導体2,2′は絶縁物28,28′に
よりアイソレイトされているため、クロストーク
を伴ないにくい等価抵抗を109Ω以上の実質的に
無限大として除去することができた。
At this time, the first pixel electrode 2 on the lead 4
2, the electrode 22' of the second pixel next to this, and the lead 25 between them (FIG. 4B) are made to have the same width, so that they can be constructed at the same time even against horizontal pattern deviation. Then, the semiconductor is removed from the open groove between the two semiconductors 2 and 2', and the leads are removed from the insulator 2 on the side of the semiconductor.
8, 28' and on the substrate 20.
That is, since the two semiconductors 2, 2' are isolated by the insulators 28, 28', the equivalent resistance, which is less likely to cause crosstalk, can be reduced to a substantially infinite value of 10 9 Ω or more.

さらに第2の電極は矩形の第1、第3の電極の
上方に設けられているため、その位置は当初の位
置を中央部にせんとすると、その上下に±200μ
m(最大)ずれても非線型素子の電極面積が不変
であり、電気特性(電流値)にまつたく影響を与
えずパターン化が可能である。即ち640×512の素
子における例えばガラス基板(30cm×20cm)の上
右端と下左端とがマスクのずれをおこして、従来
の10倍ものズレ例えば一方が+側に200μm他方
が−側に200μmずれた悪い精度でもマスク合わ
せが可能となつた。
Furthermore, since the second electrode is provided above the rectangular first and third electrodes, its position is ±200 μ above and below the original position at the center.
Even if there is a shift of m (maximum), the electrode area of the nonlinear element remains unchanged, and patterning is possible without significantly affecting the electrical characteristics (current value). In other words, in a 640 x 512 element, for example, the top right edge and bottom left edge of a glass substrate (30 cm x 20 cm) may be misaligned, resulting in a mask misalignment that is 10 times that of the conventional mask. Mask alignment is now possible even with poor accuracy.

かくして1回の重ね合わせプロセスを行う第2
のマスクにより、第3の電極15に概略同一形
状に複合ダイオード2を形成させることができ
た。
Thus, the second
By using the mask, it was possible to form the composite diode 2 in approximately the same shape on the third electrode 15.

さらに第4図Bより明らかなごとく、1つの画
素を制御する素子の第1の電極21と、隣の画素
を制御する素子の第1の電極21′との間に在す
るクロストーク的な抵抗33は、15μmもの間隔
を半導体が残存することなく有し、かつそれぞれ
に半導体が絶縁膜26で覆われているため高抵抗
型の1010Ω以上(リード25の巾が20μmの場合)
を有していた。
Furthermore, as is clear from FIG. 4B, crosstalk resistance exists between the first electrode 21 of the element that controls one pixel and the first electrode 21' of the element that controls the adjacent pixel. 33 has a gap of 15 μm without any semiconductor remaining, and each semiconductor is covered with an insulating film 26, so it has a high resistance of 10 10 Ω or more (when the width of the lead 25 is 20 μm).
It had

さらに相対する液晶の他方の第4の電極24,
24′、リード6,7は他の第1のマスクによ
りY方向の配線として形成させた。
Furthermore, the other fourth electrode 24 of the opposing liquid crystal,
24' and leads 6 and 7 were formed as wiring in the Y direction using another first mask.

この後、このY方向の配線のそれぞれに対し、
公知の電着法によりこの電極6−1,7−1に対
し赤のフイルタを、6−2,7−2に対し緑のフ
イルタを、6−3,7−3に対し青のフイルタ
を、形成せしめた。その後、ポリイミド例えば
PIQをコートし、保護膜とするとともに、この
PIQに配向処理を施した。
After this, for each wiring in the Y direction,
By a known electrodeposition method, red filters were applied to the electrodes 6-1 and 7-1, green filters were applied to electrodes 6-2 and 7-2, and blue filters were applied to electrodes 6-3 and 7-3. formed. Then polyimide e.g.
In addition to coating PIQ as a protective film, this
Orientation treatment was applied to PIQ.

このフルカラー化に対し、電着法ではなく、染
色法を用いてもよい。この方法はガラス基板にま
ずR、G、Bのフイルタを形成し、さらにパツシ
ベイシヨン膜を作り、この膜に6−1,6−2,
6−3,7−1…と3分割させて電極を形成させ
た。
For this full coloring, a dyeing method may be used instead of the electrodeposition method. In this method, R, G, and B filters are first formed on a glass substrate, then a passivation film is formed, and 6-1, 6-2,
Electrodes were formed by dividing it into three parts: 6-3, 7-1, and so on.

かくすることにより、1つの下側電極に対応し
て3つの電極を設けることができた。
In this way, three electrodes could be provided corresponding to one lower electrode.

以上のことより、この面に1つのアクテイブ絵
素を形成するのに3種類のマスクを用いるのみで
すみ、特にその場合、重合わせマスクは2枚(1
回)のみでよいという特長を有する。
From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and especially in that case, two overlapping masks (one
It has the advantage of requiring only 10 times).

さらに、対抗する他の絶縁基板20′を約6〜
10μmの巾に離間させ、その〓間を真空引きをし
た後、公知の液晶10を封入した。
Furthermore, another opposing insulating substrate 20' is
After evacuating the space with a width of 10 μm, a known liquid crystal 10 was sealed.

表示パネルとしては、この後反射型では反射板
を、透過型では裏面側に光源を設け、さらに第1
図に示す周辺回路8,9をプリント基板に配設
し、このプリント基板のリードと表示素子の各リ
ードとを対応させて連結した。
For the display panel, a reflective plate is then provided for the reflective type, a light source is provided on the back side for the transmissive type, and a first
The peripheral circuits 8 and 9 shown in the figure were arranged on a printed circuit board, and the leads of the printed circuit board and the leads of the display element were connected in correspondence with each other.

かくして3枚のみのマスクでアクテイブ素子型
のパネルをパターニングさせることが可能となつ
た。
In this way, it has become possible to pattern an active element type panel using only three masks.

「効果」 本発明は以上に示す如く、非線型素子と液晶よ
りなる画素と隣の画素との間をクロストークを除
去するに加え、アクテイブ素子を有する側の基板
作製に必要なフオトマスク数は2枚でよく、加え
て、非線型素子の電極面積(所定の電圧を加える
時の電流値)は矩形電極の中央部より上下に最大
±200μmもずれてもまた左右には数mmずれても
変化することがなく、一定の非線型特性を有し、
マトリツクス全体へのアクテイブ駆動の電気特性
へのバラツキを防ぐことができた。
"Effects" As described above, the present invention eliminates crosstalk between a pixel made of a nonlinear element and a liquid crystal and an adjacent pixel. In addition, the electrode area (current value when applying a predetermined voltage) of a nonlinear element changes even if it is shifted up to ±200 μm vertically from the center of the rectangular electrode, or by several mm left and right. has certain nonlinear characteristics,
It was possible to prevent variations in the electrical characteristics of the active drive throughout the matrix.

交流駆動方式であり、特にそのダイオードのし
きい値を気相反応法を用いた半導体層の積層時に
おけるプロセス条件により制御し得るため、階調
制御がしやすいという特徴と有する。
It is an alternating current drive system, and in particular, the threshold value of the diode can be controlled by the process conditions during stacking of semiconductor layers using a gas phase reaction method, making it easy to control gradation.

本発明において、非線型素子NIN接合または
NIPIN接合とした。
In the present invention, a nonlinear element NIN junction or
NIPIN joint was used.

さらにこれをタンデムを設けるNIPIN,
NIPINIPIN接合としてしきい値を高くしてもよ
い。
Furthermore, NIPIN, which sets up a tandem,
The threshold value may be increased as a NIPINIPIN junction.

しかし他方、PIN接合を複数ケ並列に設けるダ
イオード・リング、または直列に設けるBACK
−TO−BACK方式、その他ツエナ特性またはア
バランシエ特性を用いた第3図の原点対称特性を
有する他の非線型半導体装置に対しても本発明は
有効である。
However, on the other hand, diode rings with multiple PIN junctions in parallel, or BACK with multiple PIN junctions in series,
The present invention is also effective for other nonlinear semiconductor devices having the origin symmetric characteristic shown in FIG. 3 using the -TO-BACK method and other Zener characteristics or avalanche characteristics.

本発明において、非線型素子が非感光性である
場合は、第1の電極を透光性導電膜のみとしそれ
に密接して半導体を設けることが可能である。ま
た感光性であり、かつ素子の暗状態を利用せんす
る時は、矩形状の透光性導電膜と半導体との間に
は遮光用導体例えばクロムを半導体と同一形状に
設けることが必要であることはいうまでもない。
もちろん非線型素子が感光性を有し、かつその感
光特性を利用する場合もその応用に従つて本発明
を適用すればよい。
In the present invention, when the non-linear element is non-photosensitive, it is possible to provide the first electrode with only a light-transmitting conductive film and provide a semiconductor closely thereto. In addition, when the device is photosensitive and uses the dark state of the device, it is necessary to provide a light-shielding conductor, such as chromium, in the same shape as the semiconductor between the rectangular transparent conductive film and the semiconductor. Needless to say.
Of course, even if the nonlinear element has photosensitivity and its photosensitivity is utilized, the present invention may be applied according to the application.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の構成を利用した液晶表示パ
ネルの回路図を示す。第2図は、本実施例におい
て用いた複合ダイオードの製造工程を示す一方の
縦断面図である。第3図は、本実施例において用
いた複合ダイオードの非線型素子の動作特性を示
す。第4図は、本実施例である表示パネルの平面
図および縦断面図を示す。
FIG. 1 shows a circuit diagram of a liquid crystal display panel using the configuration of the present invention. FIG. 2 is a vertical cross-sectional view showing the manufacturing process of the composite diode used in this example. FIG. 3 shows the operating characteristics of the composite diode nonlinear element used in this example. FIG. 4 shows a plan view and a longitudinal sectional view of the display panel according to this embodiment.

Claims (1)

【特許請求の範囲】 1 基板上に複数のアクテイブ素子型画素をマト
リツクス状に設けた表示装置において、各画素
は、第1の電極、非線型材料、第2の電極の積層
からなる非線型素子と、該素子の前記第1の電極
に連結した画素電極となる第3の電極と、前記第
2の電極に接続されたリードとを有し、 前記リードは、マトリツクスを構成する一方の
配線であり、かつ、前記リードは複数の前記第3
の電極にわたつて設けられ、かつ前記第3の電極
とリードが重なり合う部分に前記非線型素子が設
けられていることを特徴とする表示装置。 2 特許請求の範囲第1項において、各画素の第
2の電極と該電極下の非線型材料とは概略同一形
状を有して設けられていることを特徴とする表示
装置。
[Scope of Claims] 1. In a display device in which a plurality of active element type pixels are provided in a matrix on a substrate, each pixel is a nonlinear element consisting of a stack of a first electrode, a nonlinear material, and a second electrode. a third electrode connected to the first electrode of the element and serving as a pixel electrode; and a lead connected to the second electrode, the lead being one of the wirings constituting the matrix. , and the lead is connected to a plurality of the third leads.
A display device characterized in that the non-linear element is provided across the electrodes and is provided in a portion where the third electrode and the lead overlap. 2. A display device according to claim 1, wherein the second electrode of each pixel and the nonlinear material under the electrode have approximately the same shape.
JP59238984A 1984-11-12 1984-11-12 Semiconductor device Granted JPS61117520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59238984A JPS61117520A (en) 1984-11-12 1984-11-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59238984A JPS61117520A (en) 1984-11-12 1984-11-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS61117520A JPS61117520A (en) 1986-06-04
JPH0558169B2 true JPH0558169B2 (en) 1993-08-25

Family

ID=17038197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59238984A Granted JPS61117520A (en) 1984-11-12 1984-11-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS61117520A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130081A (en) * 1981-02-06 1982-08-12 Matsushita Electric Industrial Co Ltd Liquid crystal picture display device

Also Published As

Publication number Publication date
JPS61117520A (en) 1986-06-04

Similar Documents

Publication Publication Date Title
JP5379824B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
USRE39798E1 (en) Active matrix LCD device with image signal lines having a multilayered structure
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
KR100321925B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device
KR20040053636A (en) thin film transistor array panel and liquid crystal display including the panel
KR101090245B1 (en) Thin film transistor array panel
KR100973806B1 (en) Method of manufacturing thin film transistor array panel
JP2001021916A (en) Matrix array substrate
KR100848108B1 (en) liquid crystal display, thin film transistor array plate and method for fabricating the plate
KR100646787B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR20010050708A (en) Thin film transistor for liquid crystal display
JPH0558169B2 (en)
KR20010037330A (en) Methods for manufacturing thin film transistor panels for liquid crystal display
JP3294509B2 (en) Liquid crystal display
JPH0558170B2 (en)
JPS61117521A (en) Production of semiconductor device
KR100973809B1 (en) Thin film transistor array panel and manufacturing method thereof
JPH0462569B2 (en)
JPS6190190A (en) Semiconductor device
JPS61169883A (en) Liquid crystal display unit
KR100935673B1 (en) Thin film transistor array panel and manufacturing method thereof
KR100333984B1 (en) Liquid crystal display and manufacturing method thereof
JPS61151615A (en) Semiconductor device
KR100656904B1 (en) Thin film transistor substrate for liquid crystal display
JPH04229827A (en) Liquid crystal display device