JPH0560270B2

JPH0560270B2 -

Info

Publication number: JPH0560270B2
Application number: JP59233450A
Authority: JP
Inventors: Tatsuji Masuda
Original assignee: Individual
Current assignee: Individual
Priority date: 1984-11-06
Filing date: 1984-11-06
Publication date: 1993-09-01
Also published as: JPS61142777A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、半導体におけるキヤリアの負有効
質量に基づく負抵抗を有する半導体装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor device having a negative resistance based on the negative effective mass of a carrier in a semiconductor.

（従来の技術）増幅、発振、演算等の能動的機能の高速化に対
しては、主に以下に示すような方法が行われてい
る。これらの機能を実現するために使用される能
動的半導体装置であるバイポーラトランジスタ及
び電界効果トランジスタに対しては、キヤリアの
走行時間の短縮や障壁容量の減少を目的とした装
置の小型化や高電子移動度半導体材料による製作
等の方法が行われている。また一方、これらが装
置を使用した回路に対しても種々の高速化の方法
が行われている。(Prior Art) The following methods are mainly used to speed up active functions such as amplification, oscillation, and calculation. Bipolar transistors and field effect transistors, which are active semiconductor devices used to realize these functions, are required to be miniaturized and equipped with high electron Methods such as fabrication using high mobility semiconductor materials are being used. On the other hand, various speed-up methods are being used for circuits using these devices.

（発明か解決しようとしている問題点）これらの機能の高速化をさらに望むには、以上
に示したような方法には限界があるものと思われ
る。その主な原因として、これらの装置において
キヤリアの注入及びＰ・Ｎ接合による障壁容量の
存在という装置自体の有する機能に基づく問題が
あげられる。これらの問題は装置の小型化や高電
子移動度半導体材料による製作等の方法によつて
根本的には解決できない問題である。また、回路
による高速化の方法には、その複雑化を招くとい
う問題がある。(Problem to be Solved by the Invention) It seems that there are limits to the methods described above in order to further increase the speed of these functions. The main causes of this are problems based on the functions of these devices themselves, such as carrier injection and the presence of barrier capacitance due to P/N junctions. These problems cannot be fundamentally solved by methods such as miniaturization of the device or fabrication using semiconductor materials with high electron mobility. Furthermore, the method of increasing speed using circuits has the problem of increasing complexity.

（問題点を解決するための手段）縮退温度程度の半導体におけるキヤリアに対す
るエネルギー障壁を有する接合の逆方向可逆的絶
縁破壊状態においては、キヤリアは接合の遷移領
域内で加速され遷移領域外へ出た後、その近傍の
散乱をあまり多く受けない領域で印加加速電界に
対して垂直な方向の有効質量の平均値が負となる
波数空間高エネルギー分布状態を形成する。この
状態に基づく負抵抗の絶対値がそれに並列に存在
する正抵抗の値と等しいかあるいはそれ以下の値
をとるとき、抵抗の両端間において双安定または
発振状態が生じる。この二つの状態においては、
他の同様の状態への遷移はキヤリアの緩和時間程
度の間に起きる。したがつて、この二つの状態
は、接合を挾む二つの遷移領域近傍の小さな領域
のうち少くとも一方の領域に２個の出力用の電極
を設けることにより、外部に高速の動作を有する
能動的機能として直接出力することができる。(Means for solving the problem) In a reverse reversible dielectric breakdown state of a junction with an energy barrier against carriers in a semiconductor at about the degeneracy temperature, carriers are accelerated within the transition region of the junction and moved out of the transition region. After that, a high energy distribution state in the wavenumber space is formed in which the average value of the effective mass in the direction perpendicular to the applied accelerating electric field is negative in a region in the vicinity that does not receive much scattering. When the absolute value of the negative resistance under this condition is equal to or less than the value of the positive resistance existing in parallel with it, a bistable or oscillating condition occurs across the resistance. In these two states,
Transitions to other similar states occur during carrier relaxation times. Therefore, these two states can be controlled by providing an external active electrode with high-speed operation by providing two output electrodes in at least one of the small regions near the two transition regions sandwiching the junction. It can be output directly as a function.

第１図は、この発明の特徴を最もよく表わした
半導体素子（以下、単に素子という）を示し、接
合３は半導体Ｐ・Ｎ平面接合で、したがつて接合
面に平行な方向の負抵抗が最も効果的に生じる。
この負抵抗に基づく能動的機能は、この素子にお
いては、Ｐ型半導体領域１に設けられた２個の電
極１１および１２によつて外部に出力される。ま
た、電極１１および１２はＮ型半導体領域２にこ
れらの電極に対向して設けられた電極１３と共に
接合に逆方向電圧を印加するようになつている。
更に電極１１，１２および１３は互いに対称な位
置関係に配置されている。これらの電極を設けた
二つの領域はそれぞれ接合の遷移領域の近傍の小
さな領域とされており、これらの領域は互いに逆
にすることも可能である。このように素子を構成
することによつて接続される外部回路を簡単化
し、素子が本来有する動作の高速性を生かすこと
ができる。また、これらの電極１１および１２は
負抵抗を効率よく利用できるように長方形状を
し、電極１１および１２は互いに平行に設けられ
ている。 FIG. 1 shows a semiconductor device (hereinafter simply referred to as the device) that best represents the features of this invention. Junction 3 is a semiconductor P/N plane junction, and therefore the negative resistance in the direction parallel to the junction surface is occurs most effectively.
This active function based on negative resistance is outputted to the outside by two electrodes 11 and 12 provided in the P-type semiconductor region 1 in this device. Further, the electrodes 11 and 12 are adapted to apply a reverse voltage to the junction together with an electrode 13 provided in the N-type semiconductor region 2 so as to face these electrodes.
Further, the electrodes 11, 12 and 13 are arranged in a symmetrical positional relationship with respect to each other. The two regions with these electrodes are each a small region near the transition region of the junction, and these regions can also be reversed. By configuring the element in this way, the external circuit to be connected can be simplified and the inherent high-speed operation of the element can be utilized. Further, these electrodes 11 and 12 have a rectangular shape so that negative resistance can be used efficiently, and the electrodes 11 and 12 are provided in parallel to each other.

（作用）第２図は、この素子を使用した基本的な回路図
である。図において端子２１および２２に接続さ
れている抵抗R₁およびR₂は、素子の対称性に従
つて等しい抵抗値にあり、したがつて端子２１，
２２間では出力は平衡出力として得られる。な
お、素子に直列に端子２３に接続されている抵抗
R₃は電流Ｉを制御するための抵抗である。また、
Ｅは電源である。(Operation) FIG. 2 is a basic circuit diagram using this element. Resistors R ₁ and R ₂ connected to terminals 21 and 22 in the figure are of equal resistance value according to the symmetry of the element, so that terminals 21,
Between 22 and 22, the output is obtained as a balanced output. Note that a resistor connected to terminal 23 in series with the element
R ₃ is a resistor for controlling the current I. Also,
E is a power source.

この回路における素子の有する負抵抗を−R_N
とし、並列に存在する正抵抗をR_pとすると、こ
の二つの抵抗の大小関係に従つた装置の動作状態
は以下に示すようになる。接合の雪崩現象に基づ
く逆方向可逆的絶縁破壊状態における電流Ｉが増
加するに従つて負抵抗（−R_N）の絶対値R_Nは減
少し、正抵抗R_Pと同じ値（R_N＝R_P）となつたと
き、双安定状態となり、端子２１，２２間に一定
の電圧が生じる。この電圧は、電流Ｉの増加に従
つて増加し、キヤリアの波数空間エネルギー分布
状態における有効質量の平均値が負の値を保つ間
はこの状態は維持される。なお、この端子２１，
２２間に生じた電圧は、接合を挾む領域のいずれ
か一方の領域に出力制御用の電極を設けることに
より外部からその極性を制御することができる。
また、この状態においては、入力信号に対して増
幅作用がある。したがつて、この状態において
は、装置は双安定装置あるいは増幅装置として使
用が可能である。更に、電流Ｉが増加するとR_N
がR_Pより小さくなる状態（R_N＞R_P）に達し、端
子２１，２２間で発振可能な状態となる。この状
態においては、端子２１，２２間に所定の値のリ
アクタンスおよびキヤパシタンスを直列に接続す
ることにより発振装置として使用が可能である。 The negative resistance of the element in this circuit is −R _N
Assuming that the positive resistance existing in parallel is _Rp , the operating state of the device according to the magnitude relationship of these two resistances is as shown below. As the current I increases in the reverse reversible breakdown state based on the junction avalanche phenomenon, the absolute value R _N of the negative resistance (-R _N ) decreases and becomes the same value as the positive resistance R _P (R _N = R _P ), a bistable state occurs and a constant voltage is generated between terminals 21 and 22. This voltage increases as the current I increases, and this state is maintained as long as the average value of the effective mass in the wave number space energy distribution state of the carrier maintains a negative value. Note that this terminal 21,
The polarity of the voltage generated between the electrodes 22 can be controlled from the outside by providing an output control electrode in one of the regions sandwiching the junction.
Furthermore, in this state, there is an amplification effect on the input signal. Therefore, in this state, the device can be used as a bistable device or an amplifier device. Furthermore, as the current I increases, R _N
A state is reached in which R N is smaller than R _P (R _N >R _P ), and a state in which oscillation is possible between terminals 21 and 22 is reached. In this state, by connecting reactance and capacitance of predetermined values in series between the terminals 21 and 22, it can be used as an oscillation device.

（実施例）この発明の実施例を図面に従つて説明する。(Example) Embodiments of the invention will be described with reference to the drawings.

第１実施例第３図は、この発明の一実施例で発振装置とし
て使用可能な構造を有する素子の断面図である。
図において、この素子はシリコンプレーナ型構造
をし、接合３は半導体Ｐ・Ｎ接合で接合面は結晶
の（111）面に平行になつている。またＰ型半導
体領域１には出力および逆方向電圧印加兼用の２
個の電極３１および３２が、Ｎ型半導体領域２に
は逆方向電圧印加用の電極３３が設けられてい
る。これらの電極３１および３２，３３は対称な
位置関係に配置されている。またこれらの電極は
負抵抗を効率よく利用できるように長方形状を
し、更に互いに平行に設けられている。また、Ｐ
型半導体領域１およびＮ型半導体領域２は接合３
の遷移領域の近傍の領域である小さな領域とされ
ている。First Embodiment FIG. 3 is a sectional view of an element having a structure that can be used as an oscillation device according to an embodiment of the present invention.
In the figure, this element has a silicon planar structure, and the junction 3 is a semiconductor P/N junction, and the junction surface is parallel to the (111) plane of the crystal. In addition, the P-type semiconductor region 1 has two
The N-type semiconductor region 2 is provided with two electrodes 31 and 32, and an electrode 33 for applying a reverse voltage. These electrodes 31, 32, 33 are arranged in a symmetrical positional relationship. Further, these electrodes have a rectangular shape and are provided parallel to each other so that negative resistance can be used efficiently. Also, P
type semiconductor region 1 and N type semiconductor region 2 are connected to junction 3
It is considered to be a small region near the transition region of .

この装置の発振装置としての機能は、電極３
１，３２間に直列にリアクタンスおよびキヤパシ
タンスを接続することにより得られる。 The function of this device as an oscillator is that the electrode 3
This is obtained by connecting reactance and capacitance in series between 1 and 32.

第２実施例第４図は、この発明の第２実施例で双安定装置
あるいは増幅器として使用可能な構造を有する素
子の断面図である。図に示すように、この素子に
おいては、Ｐ型半導体領域１に設けられた出力用
の電極４１および４２間に出力制御用の電極４４
および４５が設けられており、その他の構造は第
１実施例の場合と同様になつている。Second Embodiment FIG. 4 is a sectional view of a second embodiment of the present invention, a device having a structure that can be used as a bistable device or an amplifier. As shown in the figure, in this device, an output control electrode 44 is provided between output electrodes 41 and 42 provided in the P-type semiconductor region 1.
and 45 are provided, and the other structure is the same as that of the first embodiment.

なお、制御信号に対する出力信号は、負抵抗の
原理に従い逆位相の関係にあり、互いに電極４４
が正、４５が負のとき、電極４１は負、４２は正
となる。 Note that the output signals for the control signal are in an opposite phase relationship according to the principle of negative resistance, and
When is positive and 45 is negative, electrode 41 is negative and electrode 42 is positive.

この実施例における装置の性能として、パルス
立上り時間0.83〜1.00ns、パルス波高値４〜9V、
消費電力150〜900mvが得られた。 The performance of the device in this example includes a pulse rise time of 0.83 to 1.00 ns, a pulse peak value of 4 to 9 V,
A power consumption of 150 to 900mv was obtained.

（発明の効果）以上に示したように、この発明による装置は、
得られる負抵抗が接合の雪崩現象に基づく逆方向
可逆的絶縁破壊状態におけるキヤリアの負有効質
量に基づいているため、従来のバイポーラトラン
ジスタや電界効果トランジスタより更に高速の増
幅、発振、演算等の能動的機能が期待される。ま
た、その構造および使用回路も簡単なものとな
る。(Effects of the invention) As shown above, the device according to the present invention has
Since the obtained negative resistance is based on the negative effective mass of the carrier in a reverse reversible dielectric breakdown state based on the avalanche phenomenon of the junction, it is possible to perform higher-speed amplification, oscillation, calculation, etc. than conventional bipolar transistors and field effect transistors. It is expected to have a functional function. Further, its structure and circuit used are simple.

[Brief explanation of the drawing]

第１図…この発明による素子の構成原理図。第
２図…この発明による素子を使用した基本的回路
図。第３図…この発明の第１実施例の断面図。第
４図…この発明の第２実施例の断面図。１……Ｐ型半導体、２……Ｎ型半導体、３……
Ｐ・Ｎ接合、１１，１２，１３，３１，３２，３
３，４１，４２，４３，４４，４５……電極、２
１，２２，２３……端子、Ｅ……電源、Ｉ……電
流、R₁，R₂，R₃……抵抗。 FIG. 1: A diagram showing the principle of construction of an element according to the present invention. FIG. 2: A basic circuit diagram using the element according to the present invention. FIG. 3: A sectional view of the first embodiment of the invention. FIG. 4: A sectional view of a second embodiment of the invention. 1...P-type semiconductor, 2...N-type semiconductor, 3...
P/N junction, 11, 12, 13, 31, 32, 3
3, 41, 42, 43, 44, 45...electrode, 2
1, 22, 23...terminal, E...power supply, I...current, _R1 , _R2 , _R3 ...resistance.

Claims

[Claims] 1. A semiconductor junction that has an energy barrier to carriers and whose reversible dielectric breakdown state is based on the carrier avalanche phenomenon, and that two regions sandwiching this junction are located near the transition region of this junction. As an area,
Two electrodes are provided in one of these two regions for both output and reverse voltage application of this junction, and the other region is provided for reverse voltage application corresponding to these two electrodes. a semiconductor element provided with one or two electrodes; two resistance means each having one end connected to each of the two output electrodes; and a common other element of each of the two resistance means. A power supply is connected between one end and the one electrode, and applies a reverse avalanche breakdown voltage to the junction, and is applied to an applied accelerating electric field in a reverse reversible dielectric breakdown state based on a carrier avalanche phenomenon of the junction. A semiconductor device characterized by having a negative resistance in a direction perpendicular to the output electrode between the two output electrodes. 2. The semiconductor device according to claim 1, wherein the junction is a semiconductor P/N junction. 3. The semiconductor device according to claim 1 or 2, wherein the bonding surface is a flat surface. 4. Two input electrodes for output control are provided in at least one region of the two regions sandwiching the junction, and when the junction is in a reverse reversible dielectric breakdown state, an input between the two electrodes is provided. The semiconductor according to any one of claims 1 to 3, wherein a bistable output based on the negative resistance controlled by a control signal is obtained between the two output electrodes. Device.