JPH0560655B2 - - Google Patents
Info
- Publication number
- JPH0560655B2 JPH0560655B2 JP60226541A JP22654185A JPH0560655B2 JP H0560655 B2 JPH0560655 B2 JP H0560655B2 JP 60226541 A JP60226541 A JP 60226541A JP 22654185 A JP22654185 A JP 22654185A JP H0560655 B2 JPH0560655 B2 JP H0560655B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- mold member
- bonding
- foamed resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は半導体チツプを基板に取付ける方法に
関するものである。
関するものである。
＜従来技術＞
半導体チツプの基板取付にあつて、半導体チツ
プをボンデイング方式で基板と接続する場合、当
該ボンデイング工程を終えて後、該半導体チツプ
のモールド（封止）工程を実施することになる
が、この様に、アセンブルにおいて２工程を必要
とすることは時間がかかり、コスト的に不利であ
る。
プをボンデイング方式で基板と接続する場合、当
該ボンデイング工程を終えて後、該半導体チツプ
のモールド（封止）工程を実施することになる
が、この様に、アセンブルにおいて２工程を必要
とすることは時間がかかり、コスト的に不利であ
る。
＜発明の目的＞
本発明は、上記の事情に鑑み、ボンデイング工
程とモールド（モールデイング）工程とを同時に
行える様に改良された半導体チツプの基板取付方
法を提供することを目的とする。
程とモールド（モールデイング）工程とを同時に
行える様に改良された半導体チツプの基板取付方
法を提供することを目的とする。
＜実施例＞
以下、本発明の構成を図面を参照しつつ述べ
る。
る。
本発明の半導体チツプの基板取付方法は、下記
の４工程から成つている。
の４工程から成つている。
(A) 第１図に示す通り、LSI１を、該LSIチツプ
１のパツド２ａ，２ｂが形成された面を下にし
て、ボンデイング部材である異方性導電接着フ
イルム３を介して、基板（PWB）４上に載置
する。この際、該LSIパツド２ａ，２ｂが、
夫々、前記基板４上にパターン形成された導体
（銅）箔５ａ，５ｂに接続するべく位置合わせ
を行う。なお、この位置合わせは、COSダイ
レクトボンダーの様なプリズム方式若しくはカ
メラを２台用いた方式で実行される。
１のパツド２ａ，２ｂが形成された面を下にし
て、ボンデイング部材である異方性導電接着フ
イルム３を介して、基板（PWB）４上に載置
する。この際、該LSIパツド２ａ，２ｂが、
夫々、前記基板４上にパターン形成された導体
（銅）箔５ａ，５ｂに接続するべく位置合わせ
を行う。なお、この位置合わせは、COSダイ
レクトボンダーの様なプリズム方式若しくはカ
メラを２台用いた方式で実行される。
(B) 上記工程の結果、第２図に示される通り、前
記LSIチツプ１と前記基板４の仮止めがなされ
る。なお、第２図の各符号は既出のものと等価
である。（以上、第１工程） (C) 続いて、前記基板４上に載置されたLSIチツ
プ１上に、予め定量しておいた発泡樹脂５を滴
下する。第３図の通り、各符号は既出と同じ。
この発泡樹脂５はモールドのために使用される
ものである。
記LSIチツプ１と前記基板４の仮止めがなされ
る。なお、第２図の各符号は既出のものと等価
である。（以上、第１工程） (C) 続いて、前記基板４上に載置されたLSIチツ
プ１上に、予め定量しておいた発泡樹脂５を滴
下する。第３図の通り、各符号は既出と同じ。
この発泡樹脂５はモールドのために使用される
ものである。
この時点では、前記発泡樹脂５は、粘性のた
め、前記LSIチツプ上に留まつている。（以上、
第２工程） (D) 次に、前記発泡樹脂５が滴下されたLSIチツ
プ１上にボンダヘツド６を移動させ、該ボンダ
ーヘツド６を前記LSIチツプ１の上方から前記
基板４に向けて降下させる。
め、前記LSIチツプ上に留まつている。（以上、
第２工程） (D) 次に、前記発泡樹脂５が滴下されたLSIチツ
プ１上にボンダヘツド６を移動させ、該ボンダ
ーヘツド６を前記LSIチツプ１の上方から前記
基板４に向けて降下させる。
すると、第２工程では前記LSIチツプ１上に
留まつていた発泡樹脂５が、該ボンダーヘツド
６に押圧され、流動していく。
留まつていた発泡樹脂５が、該ボンダーヘツド
６に押圧され、流動していく。
このボンダーヘツド６は、前記LSIチツプ１
の高さと前記導電接着フイルム３の厚みに該発
泡樹脂５のモールド時の膜の厚さを加えた高さ
と、前記LSIチツプ１の長さに該発泡樹脂５の
モールド時の膜の厚さを加えた幅を備えてい
る。
の高さと前記導電接着フイルム３の厚みに該発
泡樹脂５のモールド時の膜の厚さを加えた高さ
と、前記LSIチツプ１の長さに該発泡樹脂５の
モールド時の膜の厚さを加えた幅を備えてい
る。
従つて、第４図にある通り、前記ボンダーヘ
ツド６が完全に被さつた状態になると、前記発
泡樹脂５は、前記LSIチツプ１と、前記LSIチ
ツプと前記基板４間に介在する前記導電接着フ
イルム３の周辺を包囲する。第４図の各符号は
既出のものと同じ。（以上、第３工程） (E) その後、前記ボンダーヘツド６に熱を加え
る。
ツド６が完全に被さつた状態になると、前記発
泡樹脂５は、前記LSIチツプ１と、前記LSIチ
ツプと前記基板４間に介在する前記導電接着フ
イルム３の周辺を包囲する。第４図の各符号は
既出のものと同じ。（以上、第３工程） (E) その後、前記ボンダーヘツド６に熱を加え
る。
この加熱の結果、前記導電接着フイルム３は
接着性を持ち、又、前記発泡樹脂５は体積を増
す。
接着性を持ち、又、前記発泡樹脂５は体積を増
す。
前記ボンダーヘツド６が上から押圧し、前記
基板４は固定台等で固定されているから、前記
LSIチツプ１は上方から押され、さらに前記導
電接着フイルム３は変形する。その結果、前記
LSIチツプ１と前記基板４が強固に接続され
る。（以上、第４工程） (F) 発泡樹脂５が硬化した後、前記ボンダーヘツ
ド６を取り外して、ボンデイング及びモールド
工程を終了する。第５図参照。なお、各番号は
既出のものと同じ。
基板４は固定台等で固定されているから、前記
LSIチツプ１は上方から押され、さらに前記導
電接着フイルム３は変形する。その結果、前記
LSIチツプ１と前記基板４が強固に接続され
る。（以上、第４工程） (F) 発泡樹脂５が硬化した後、前記ボンダーヘツ
ド６を取り外して、ボンデイング及びモールド
工程を終了する。第５図参照。なお、各番号は
既出のものと同じ。
本実施例では、発泡樹脂５が加熱されて膨張
し、LSIチツプ１を基板４側に強く押すから、両
者の接続強度は大きい。
し、LSIチツプ１を基板４側に強く押すから、両
者の接続強度は大きい。
＜効果＞
以上の様に本発明は、基板上に搭置された半導
体チツプ上に所定量の発泡樹脂よりなるモールド
部材を滴下し、モールド部材が滴下された半導体
チツプにボンダーヘツドを被せ、該モールド部材
を半導体チツプ及び該半導体チツプと基板間に介
在するボンデイング部材の周辺に流動させ、ボン
ダーヘツドによつて加熱を行うことでモールド部
材が膨張し半導体チツプを基板に強く押すので両
者の接続強度は大きく、ボンデイング部材による
接着とモールド部材の硬化を行う半導体チツプの
基板取付方法であり、半導体チツプが基板に密着
して硬化される状態にてボンデイング工程とモー
ルド工程とを同時に行うという効果が生ずるの
で、半導体を迅速に商品化、製品化でき、コスト
的に有利となる。
体チツプ上に所定量の発泡樹脂よりなるモールド
部材を滴下し、モールド部材が滴下された半導体
チツプにボンダーヘツドを被せ、該モールド部材
を半導体チツプ及び該半導体チツプと基板間に介
在するボンデイング部材の周辺に流動させ、ボン
ダーヘツドによつて加熱を行うことでモールド部
材が膨張し半導体チツプを基板に強く押すので両
者の接続強度は大きく、ボンデイング部材による
接着とモールド部材の硬化を行う半導体チツプの
基板取付方法であり、半導体チツプが基板に密着
して硬化される状態にてボンデイング工程とモー
ルド工程とを同時に行うという効果が生ずるの
で、半導体を迅速に商品化、製品化でき、コスト
的に有利となる。
第１図乃至第５図は、本発明に係る半導体チツ
プの基板取付方法の工程図である。 １……LSIチツプ、３……異方性導電接着フイ
ルム、４……基板、５……発泡樹脂、６……ボン
ダーヘツド。
プの基板取付方法の工程図である。 １……LSIチツプ、３……異方性導電接着フイ
ルム、４……基板、５……発泡樹脂、６……ボン
ダーヘツド。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプを基板に取付ける方法であつ
て、 半導体チツプをボンデイング部材を介して基板
上に搭置する工程、 前記基板上に搭置された半導体チツプ上に所定
量の発泡樹脂よりなるモールド部材を滴下する工
程、 前記モールド部材が滴下された半導体チツプに
ボンダーヘツドを被せ、該モールド部材を前記半
導体チツプ及び該半導体チツプと前記基板間に介
在するボンデイング部材の周辺に流動させる工
程、 前記ボンダーヘツドによつて加熱を行うことで
前記モールド部材が膨張し前記半導体チツプを前
記基板に圧接しつつ、前記ボンデイング部材によ
る接着と前記モールド部材の硬化を行う工程と からなることを特徴とする半導体チツプの基板取
付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226541A JPS6285436A (ja) | 1985-10-09 | 1985-10-09 | 半導体チツプの基板取付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226541A JPS6285436A (ja) | 1985-10-09 | 1985-10-09 | 半導体チツプの基板取付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6285436A JPS6285436A (ja) | 1987-04-18 |
| JPH0560655B2 true JPH0560655B2 (ja) | 1993-09-02 |
Family
ID=16846762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226541A Granted JPS6285436A (ja) | 1985-10-09 | 1985-10-09 | 半導体チツプの基板取付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285436A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101983419B (zh) * | 2008-04-04 | 2012-08-08 | 索尼化学&信息部件株式会社 | 半导体装置及其制造方法 |
| JP5253127B2 (ja) * | 2008-12-15 | 2013-07-31 | トッパン・フォームズ株式会社 | 半導体チップの実装方法 |
-
1985
- 1985-10-09 JP JP60226541A patent/JPS6285436A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6285436A (ja) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017776A (en) | Method of attaching a leadframe to singulated semiconductor dice | |
| JPH1117105A (ja) | エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法 | |
| GB2164794A (en) | Method for encapsulating semiconductor components mounted on a carrier tape | |
| JP2001237274A5 (ja) | ||
| JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
| JPH0560655B2 (ja) | ||
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| US6124152A (en) | Method for fabricating cob type semiconductor package | |
| JPH06139824A (ja) | 異方導電フィルム | |
| JPH09223714A (ja) | 結合構造体の形成方法 | |
| JPS61113243A (ja) | 混成集積回路の実装方法 | |
| JP3233022B2 (ja) | 電子部品接合方法 | |
| JPH01272125A (ja) | 半導体装置の製造方法 | |
| JPS629728Y2 (ja) | ||
| JP3992367B2 (ja) | 半導体の実装方法および実装構造 | |
| JPH02246248A (ja) | 集積回路パッケージの製造方法及び装置 | |
| JP3639125B2 (ja) | 半導体装置の製造方法 | |
| JP3731112B2 (ja) | 半導体装置の製造方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPS6049634A (ja) | 半導体装置の製造方法 | |
| JPH11224883A (ja) | 樹脂封止半導体装置の製造方法および樹脂封止半導体装置 | |
| KR19980048271A (ko) | 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법 | |
| JPH01166530A (ja) | 樹脂封止型半導体装置 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JPH0724288B2 (ja) | 半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |