Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH056386B2 - - Google Patents
[go: Go Back, main page]

JPH056386B2 - - Google Patents

Info

Publication number
JPH056386B2
JPH056386B2 JP58143651A JP14365183A JPH056386B2 JP H056386 B2 JPH056386 B2 JP H056386B2 JP 58143651 A JP58143651 A JP 58143651A JP 14365183 A JP14365183 A JP 14365183A JP H056386 B2 JPH056386 B2 JP H056386B2
Authority
JP
Japan
Prior art keywords
electrode
thyristor
phototransistor
transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58143651A
Other languages
Japanese (ja)
Other versions
JPS6035871A (en
Inventor
Kazufumi Yamaguchi
Takahiko Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58143651A priority Critical patent/JPS6035871A/en
Publication of JPS6035871A publication Critical patent/JPS6035871A/en
Publication of JPH056386B2 publication Critical patent/JPH056386B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報を光学的に高精度で読み取る光学
的読取装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an optical reading device that optically reads information with high precision.

(従来例の構成とその問題点) 従来の光学的読取装置としては、まず、シリコ
ンビジコン、MOSターゲツトビジコン等が挙げ
ることができる。これらは順次読み出しのための
アクセス機能を電子ビームの偏向によつて行つて
いるため、容易かつ高解像度で行える長所がある
が、全固体化でないため、小型化、低消費電力化
等に難点がある。
(Constitution of Conventional Example and its Problems) Examples of conventional optical reading devices include a silicon vidicon, a MOS target vidicon, and the like. Since the access function for sequential readout is performed by deflecting the electron beam, these have the advantage of being easy to read and can achieve high resolution. However, since they are not all solid-state, they have drawbacks such as miniaturization and low power consumption. be.

一方、全固体化光学的読取装置としてはCCD
イメージセンサ、MOSイメージセンサが挙げら
れる。光検知のためのフオトダイオードアレイと
順次読み取りのための走査回路からなる。CCD
イメージセンサの走査回路はCCDであり、MOS
イメージセンサの走査回路はMOSシフトレジス
タである。これらはいずれもMOS集積回路技術
をベースとしたもので、動作はSi−SiO2の界面
で起こる。受光素子であるため、透明な材料でパ
ツケージする必要があり、また、受光面積の大き
な素子ではパツケージのサイズも大きくなる。表
面状態に敏感なMOSデバイスを前記のように制
限された材料で低コストで完全な封止をすること
は難しい。特に、密着形読取方式における長尺の
大形読取素子の封止は難しい。
On the other hand, as an all-solid-state optical reader, CCD
Examples include image sensors and MOS image sensors. It consists of a photodiode array for light detection and a scanning circuit for sequential reading. CCD
The scanning circuit of the image sensor is CCD and MOS
The scanning circuit of the image sensor is a MOS shift register. All of these are based on MOS integrated circuit technology, and operation occurs at the Si-SiO 2 interface. Since it is a light-receiving element, it must be packaged with a transparent material, and an element with a large light-receiving area also requires a large package size. It is difficult to completely encapsulate MOS devices that are sensitive to surface conditions at low cost using the limited materials mentioned above. In particular, it is difficult to seal a long and large reading element in a contact type reading system.

(発明の目的) 本発明は、上述した従来のCCDイメージセン
サ、MOSイメージセンサが、MOS−ICプロセス
で作るため、表面状態に敏感な材料で作る必要が
あること、静電気に弱いこと、高性能なフオトト
ランジスタが作りにくいこと等の欠点を除去し、
バイポーラICプロセスで作ることによつて簡単
な回路でセンサ部と走査部を同一チツプ上に形成
でき、かつ高信頼性、高速、高精度で読み取るこ
とのできる光学的読取装置(イメージセンサ)を
提供することを目的とする。
(Objective of the Invention) The present invention is characterized by the fact that the above-mentioned conventional CCD image sensor and MOS image sensor are manufactured using a MOS-IC process, so they need to be made of materials that are sensitive to surface conditions, are susceptible to static electricity, and have high performance. Eliminating drawbacks such as the difficulty of making phototransistors,
Providing an optical reading device (image sensor) that can form a sensor part and a scanning part on the same chip with a simple circuit by using a bipolar IC process, and can read with high reliability, high speed, and high accuracy. The purpose is to

(発明の構成) 本発明の光学的読取装置は、光検知用フオトト
ランジスタ(フオトダイオードアレイ)からなる
画素と、各段がサイリスタとサイリスタの導通状
態を検知して次段のサイリスタのゲート電極に導
通状態を伝達する結合トランジスタからなるシフ
トレジスタ、各段のサイリスタに付けられてサイ
リスタの導通状態によつてオン、オフする駆動用
トランジスタ、サイリスタアレイ全体を遮光する
ための遮光膜等からなることを特徴とする。以上
のような構成のため、本イメージセンサはバイポ
ーラ集積回路技術で製作できる。サイリスタは1
個で信号の保持機能があり、各段1個でシフトレ
ジスタを構成することができるため、走査部の素
子数を極めて少なくできる。
(Structure of the Invention) The optical reading device of the present invention includes a pixel consisting of a phototransistor (photodiode array) for photodetection, and each stage detects the conduction state of the thyristor and reads the gate electrode of the thyristor of the next stage. It consists of a shift register consisting of a coupling transistor that transmits the conduction state, a driving transistor attached to each stage of thyristors that turns on and off depending on the conduction state of the thyristor, and a light-shielding film that shields the entire thyristor array from light. Features. Because of the above configuration, this image sensor can be manufactured using bipolar integrated circuit technology. Thyristor is 1
Each stage has a signal holding function, and each stage can constitute a shift register, so the number of elements in the scanning section can be extremely reduced.

(実施例の説明) 以下本発明の一実施例について、図面を参照し
ながら説明する。
(Description of Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例におけるイメージセ
ンサの回路図である。第1図において、11,1
,13,14はフオトトランジスタであり、Siチ
ツプ上に一定の間隔で所望の数だけ設ける。21
2,23,24はサイリスタであり、各段間の結
合トランジスタ31,32,33,34と共にシフト
レジスタの機能を果す。41,42,43,44はサ
イリスタの導通状態を検知して、夫々のコレクタ
に接続したフオトトランジスタを読取状態にする
ための結合トランジスタである。5はスタート信
号の入力を初段のサイリスタのゲートに伝達する
入力結合トランジスタである。6は最後段に接続
したサイリスタであり、トランジスタ7と共にイ
メージセンサチツプ間の継続接続を容易にする機
能を果す。81,82,83,84,85はサイリスタ
のアノードに接続した負荷抵抗である。抵抗91
2,93,94,95は抵抗101,102,103
104,105と共に、サイリスタのトリガ感度を
調節する機能を果す。同一段のサイリスタのカソ
ード、段間結合トランジスタのエミツタ、フオト
トランジスタとの結合トランジスタのエミツタは
共通に接続し、奇数段の共通接続点、偶数段の共
通接続点は夫々シフト用のクロツクφおよびに
接続する。各フオトトランジスタのコレクタは共
通に接続して出力端子11とする。12は出力負
荷抵抗である。以上のように構成された本実施例
のイメージセンサについて、以下その動作を説明
する。
FIG. 1 is a circuit diagram of an image sensor in one embodiment of the present invention. In Figure 1, 1 1 , 1
2 , 1 3 and 1 4 are phototransistors, which are provided in a desired number at regular intervals on the Si chip. 2 1 ,
2 2 , 2 3 , and 2 4 are thyristors, and together with the coupling transistors 3 1 , 3 2 , 3 3 , and 3 4 between the stages, they function as a shift register. 4 1 , 4 2 , 4 3 , and 4 4 are coupling transistors for detecting the conduction state of the thyristors and setting the phototransistors connected to their respective collectors to the reading state. 5 is an input coupling transistor that transmits the input of the start signal to the gate of the first stage thyristor. A thyristor 6 is connected at the last stage and, together with the transistor 7, functions to facilitate continuous connection between the image sensor chips. 8 1 , 8 2 , 8 3 , 8 4 , and 8 5 are load resistors connected to the anodes of the thyristors. Resistance 9 1 ,
9 2 , 9 3 , 9 4 , 9 5 are resistors 10 1 , 10 2 , 10 3 ,
Together with 10 4 and 10 5 , it functions to adjust the trigger sensitivity of the thyristor. The cathodes of the thyristors in the same stage, the emitters of the interstage coupling transistors, and the emitters of the coupling transistors with the phototransistor are connected in common, and the common connection points of the odd-numbered stages and the common connection points of the even-numbered stages are connected to the shift clock φ and Connecting. The collectors of each phototransistor are commonly connected to form an output terminal 11. 12 is an output load resistance. The operation of the image sensor of this embodiment configured as described above will be described below.

本サイリスタはNゲート形であり、アノードに
比べて負の電圧をゲート電極に加えることによつ
てトリガされる。まず、SI端子にHレベルのパル
スが入力されるとトランジスタ5のコレクタ電流
が流れ、サイリスタ21のゲート電極はLレベル
(アクテイブ)になり、この状態でサイリスタの
カソードがLレベルになるとこのサイリスタは導
通状態になり、その後ゲート電圧がHレベル(非
アクテイブ)になつても導通状態は保持される。
この状態ではベース−エミツタの共通接続により
フオトトランジスタとの結合用トランジスタ41
も導通状態になり、フオトトランジスタ11に電
流を流して、その光電変換信号を出力端子11に
出力する。同様に次段との結合トランジスタ31
も導通状態で第2段のサイリスタはLレベルにな
るが、第2段のサイリスタ22のカソード(に
接続)はHレベルであるため、サイリスタ22
非導通状態を保つ。次のクロツク状態(φ=H,
φ=L)では、サイリスタ22のゲートはLレベ
ルであるので、サイリスタ22のカソード電圧が
Lレベルに転移(=L)したとき、第2段のサ
イリスタが導通状態になる。これによつて、前記
のようにフオトトランジスタ12の光電変換信号
が読み取られる。また、このクロツク状態では先
の第1段サイリスタの状態は導通から非導通へ転
移する。このようにして、サイリスタの導通状態
が順次、左から右へシフトする。これに伴なつて
フオトトランジスタの光電変換信号が第1図にお
いて左のフオトトランジスタから順に右へ出力ラ
インへ出力される。第1図の回路では信号はVcc
(例えば5V)を零点とし、そのポラリテイは負で
ある。Vccを零点とした信号が使いにくい場合に
は、イメージセンサの電源を負電圧源とすればよ
い。ポラリテイは負であるが0電圧を零点とした
信号が得られる。
The thyristor is of N-gate type and is triggered by applying a negative voltage to the gate electrode compared to the anode. First, when an H level pulse is input to the SI terminal, the collector current of transistor 5 flows, and the gate electrode of thyristor 21 goes to L level (active).In this state, when the cathode of the thyristor goes to L level, this thyristor becomes conductive, and the conductive state is maintained even after the gate voltage becomes H level (inactive).
In this state, the transistor 4 1 is connected to the phototransistor by a common base-emitter connection.
also becomes conductive, allowing current to flow through the phototransistor 1 1 and outputting the photoelectric conversion signal to the output terminal 11 . Similarly, the coupling transistor 3 1 with the next stage
The second stage thyristor is in a conductive state and the second stage thyristor is at the L level, but since the cathode (connected to) of the second stage thyristor 22 is at the H level, the thyristor 22 maintains the non-conducting state. Next clock state (φ=H,
When φ=L), the gate of thyristor 2 2 is at L level, so when the cathode voltage of thyristor 2 2 transitions to L level (=L), the second stage thyristor becomes conductive. As a result, the photoelectric conversion signal of the phototransistor 1 2 is read as described above. Also, in this clock state, the state of the first stage thyristor changes from conductive to non-conductive. In this way, the conduction states of the thyristors are sequentially shifted from left to right. Along with this, the photoelectric conversion signals of the phototransistors are sequentially output from the left phototransistor to the right output line in FIG. In the circuit shown in Figure 1, the signal is V cc
(for example, 5V) is the zero point, and its polarity is negative. If it is difficult to use a signal whose zero point is Vcc , the image sensor power source may be a negative voltage source. Although the polarity is negative, a signal whose zero point is 0 voltage can be obtained.

第2図は本イメージセンサの種々の駆動パルス
および読み取り出力信号のタイミング図である。
スタートパルスの周期がフオトトランジスタの電
荷蓄積モードにおける積分時間である。
FIG. 2 is a timing diagram of various drive pulses and read output signals of the image sensor.
The period of the start pulse is the integration time of the phototransistor in charge accumulation mode.

本イメージセンサは標準的なバイポーラICプ
ロセス(エピタキシヤルプレーナ法)で容易に製
作することができる。サイリスタ1個でシフトレ
ジスタの一段を構成することができ、更に段間の
結合トランジスタをサイリスタと同一の分離領域
に形成できる。従つて、読み取りのための走査回
路を極めて小さい面積上に形成可能となり、フオ
トトランジスタの受光面積を解像度で決まる限界
まで大きくすることができる。また、すべてのフ
オトトランジスタのコレクタは共通に接続するた
め、同一の分離領域に形成でき、バイポーラIC
の素子分離に伴なう欠点を最小限に抑えることが
できる。
This image sensor can be easily manufactured using a standard bipolar IC process (epitaxial planar method). A single thyristor can constitute one stage of a shift register, and furthermore, a coupling transistor between stages can be formed in the same isolation region as the thyristor. Therefore, the scanning circuit for reading can be formed on an extremely small area, and the light receiving area of the phototransistor can be increased to the limit determined by the resolution. In addition, since the collectors of all phototransistors are connected in common, they can be formed in the same isolation region, making bipolar IC
The disadvantages associated with element isolation can be minimized.

第3図は本発明の第2の実施例におけるイメー
ジセンサの回路図である。第3図において、13
,132,133,134はフオトトランジスタで
あり、Siチツプ上に一定の間隔で所望の数だけ設
ける。141,142,143,144はサイリスタ
であり、各段間の結合トランジスタ151,15
,153,154と共にシフトレジスタの機能を
果す。各サイリスタの各アノードに負荷抵抗16
,162,163,164およびスイツチ用PNPト
ランジスタ171,172,173,174を接続す
る。このスイツチ用トランジスタはそのコレクタ
をフオトトランジスタに接続し、サイリスタの導
通または非導通状態によつてフオトトランジスタ
を読取状態または積分状態にする作用を果す。1
8はスタート信号の入力を初段のサイリスタ14
のゲートに伝達する入力結合トランジスタであ
る。19は最終段に接続したサイリスタであり、
トランジスタ20と共にイメージセンサチツプ間
の継続接続を容易にする機能を果す。抵抗211
212,213,214,215は抵抗221,222
223,224,225と共に、サイリスタのトリ
ガ感度を調節する機能を果す。同一段のサイリス
タのカソード、段間結合トランジスタのエミツタ
は共通に接続し、奇数段の共通接続点、偶数段の
共通接続点は夫々、シフト用のクロツクφおよび
φに接続する。各フオトトランジスタのエミツタ
は共通に接続して出力端子23とする。24は出
力負荷抵抗である。
FIG. 3 is a circuit diagram of an image sensor according to a second embodiment of the present invention. In Figure 3, 13
1 , 132 , 133 , and 134 are phototransistors, which are provided in a desired number at regular intervals on the Si chip. 14 1 , 14 2 , 14 3 , 14 4 are thyristors, and coupling transistors 15 1 , 15 between each stage
It functions as a shift register together with 2 , 15 3 and 15 4 . 16 load resistors on each anode of each thyristor
1 , 16 2 , 16 3 , 16 4 and switch PNP transistors 17 1 , 17 2 , 17 3 , 17 4 are connected. This switching transistor has its collector connected to the phototransistor and serves to place the phototransistor in a reading or integrating state depending on the conduction or non-conduction state of the thyristor. 1
8 inputs the start signal to the first stage thyristor 14
1 is an input coupling transistor that transmits to the gate of 1 . 19 is a thyristor connected to the final stage,
Together with transistor 20, it functions to facilitate continuous connection between image sensor chips. Resistor 21 1 ,
21 2 , 21 3 , 21 4 , 21 5 are resistors 22 1 , 22 2 ,
Together with 22 3 , 22 4 , and 22 5 , it functions to adjust the trigger sensitivity of the thyristor. The cathodes of the thyristors in the same stage and the emitters of the interstage coupling transistors are connected in common, and the common connection points of the odd-numbered stages and the common connection points of the even-numbered stages are connected to shift clocks φ and φ, respectively. The emitters of each phototransistor are commonly connected to form an output terminal 23. 24 is an output load resistance.

本実施例の動作は第1の実施例の動作と基本的
には同一であるため、詳しい動作説明は省略す
る。サイリスタの導通または非導通の状態を新た
に設けたPNPトランジスタで検知し、導通状態
の場合にフオトトランジスタを読取状態に、非導
通状態には積分状態にする作用をする。このよう
に、PNPトランジスタによるバツフアスイツチ
を設けることによつて大振幅の出力信号が得られ
る。また、グランドレベルを基準とした信号が得
られることも本実施例の特徴である。
Since the operation of this embodiment is basically the same as that of the first embodiment, a detailed explanation of the operation will be omitted. A newly installed PNP transistor detects whether the thyristor is conductive or non-conductive, and when the thyristor is conductive, the phototransistor is placed in the reading state, and when it is non-conductive, the phototransistor is placed in the integrating state. In this way, by providing a buffer switch using a PNP transistor, a large amplitude output signal can be obtained. Another feature of this embodiment is that a signal based on the ground level can be obtained.

第4図はイメージセンサチツプ上の素子配置の
概略図である。25はフオトトランジスタアレ
イ、26はサイリスタ、結合トランジスタを単位
とするアレイ、27はチツプ間接続用パツドであ
る。また、28は光遮蔽用の膜であり、サイリス
タへの光照射で誤動作するのを防止するためのも
のである。
FIG. 4 is a schematic diagram of the arrangement of elements on the image sensor chip. 25 is a phototransistor array, 26 is an array having thyristors and coupling transistors as units, and 27 is a pad for connecting between chips. Moreover, 28 is a film for light shielding, and is for preventing malfunction due to light irradiation to the thyristor.

前記の実施例では光検知用のセンサとして、フ
オトトランジスタを用いたが、光を受けて電流を
発生させる素子であれば、何でもこの目的のため
に使用できる。例えばフオトダイオード、光導通
膜等も用いることができる。
In the above embodiment, a phototransistor was used as a sensor for detecting light, but any element that receives light and generates a current can be used for this purpose. For example, a photodiode, a light conductive film, etc. can also be used.

(発明の効果) 以上の説明から明らかなように、本発明は光検
知用のフオトトランジスタアレイ(またはフオト
ダイオード)でなるセンサアレイと、これを順次
アクセスするためのサイリスタアレイと、該サイ
リスタアレイにシフト機能を付与する結合用トラ
ンジスタアレイと、各サイリスタアレイの導通状
態を前記光検知用のフオトトランジスタアレイ
(またはフオトダイオード)に伝達する結合用ト
ランジスタアレイ等からなる。
(Effects of the Invention) As is clear from the above description, the present invention provides a sensor array consisting of a phototransistor array (or photodiode) for photodetection, a thyristor array for sequentially accessing the sensor array, and a thyristor array for sequentially accessing the sensor array. It consists of a coupling transistor array that provides a shift function, a coupling transistor array that transmits the conduction state of each thyristor array to the phototransistor array (or photodiode) for photodetection, and the like.

本発明はサイリスタアレイを用いることにより
走査部に必要な素子数を大幅に低減でき、バイポ
ーラプロセスであるにもかかわらず高密度、多ビ
ツトのイメージセンサの製作が可能になる。
By using a thyristor array, the present invention can significantly reduce the number of elements required for the scanning section, making it possible to manufacture a high-density, multi-bit image sensor despite the use of a bipolar process.

また、バイポーラICプロセスであるため、表
面領域を用いるMOS又はCCDイメージセンサよ
り信頼性が高く高精能フオトトランジスタを容易
に形成できるという特徴がある。
In addition, since it is a bipolar IC process, it is more reliable than a MOS or CCD image sensor that uses a surface region, and can easily form a high-precision phototransistor.

また、一般にはバイポーラICは、MOS−ICに
比べて消費電力が大であるが、イメージセンサに
必要な走査機能では、全サイリスタ中で導通状態
にあるのは読取中の1ビツトのみで、このサイリ
スタのみ電力消費し、オフ状態にあるその他のサ
イリスタは電力消費しないので、消費電力も極め
て小さいという特徴を持つ。
In addition, bipolar ICs generally consume more power than MOS-ICs, but in the scanning function required for image sensors, only one bit of all thyristors is in a conductive state during reading. Since only the thyristor consumes power and the other thyristors that are in the OFF state do not consume power, it is characterized by extremely low power consumption.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるイメージセ
ンサの回路図、第2図は種々の駆動パルスおよび
読み取り出力信号のタイミング図、第3図は本発
明の第2の実施例におけるイメージセンサの回路
図、第4図はイメージセンサチツプ上の素子配置
の概略図である。 11,12,13,14,131,132,133,1
4…フオトトランジスタ、21,22,23,24
141,142,143,144…サイリスタ、31
2,33,34,41,42,43,44,151,1
2,153,154…結合トランジスタ、5,1
8…入力結合トランジスタ、6,19…最終段の
サイリスタ、7,20…最終段の結合トランジス
タ、81,82,83,84,85,161,162,1
3,164…負荷抵抗、91,92,93,94,9
,101,102,103,104,105,211
212,213,214,215,221,222,2
3,224,225…ゲート抵抗、11,23…
映像信号出力端子、12,24…出力負荷抵抗、
171,172,173,174…スイツチ用PNPト
ランジスタ、25…フオトトランジスタアレイ、
26…サイリスタと結合トランジスタのアレイ、
27…チツプ間接続用のパツド、28…光遮蔽
膜。
FIG. 1 is a circuit diagram of an image sensor according to an embodiment of the present invention, FIG. 2 is a timing diagram of various drive pulses and read output signals, and FIG. 3 is a circuit diagram of an image sensor according to a second embodiment of the present invention. FIG. 4 is a schematic diagram of the arrangement of elements on an image sensor chip. 1 1 , 1 2 , 1 3 , 1 4 , 13 1 , 13 2 , 13 3 , 1
3 4 ... Phototransistor, 2 1 , 2 2 , 2 3 , 2 4 ,
14 1 , 14 2 , 14 3 , 14 4 ...thyristor, 3 1 ,
3 2 , 3 3 , 3 4 , 4 1 , 4 2 , 4 3 , 4 4 , 15 1 , 1
5 2 , 15 3 , 15 4 ...coupling transistor, 5, 1
8... Input coupling transistor, 6, 19... Final stage thyristor, 7, 20... Final stage coupling transistor, 8 1 , 8 2 , 8 3 , 8 4 , 8 5 , 16 1 , 16 2 , 1
6 3 , 16 4 ...Load resistance, 9 1 , 9 2 , 9 3 , 9 4 , 9
5 , 10 1 , 10 2 , 10 3 , 10 4 , 10 5 , 21 1 ,
21 2 , 21 3 , 21 4 , 21 5 , 22 1 , 22 2 , 2
2 3 , 22 4 , 22 5 ...gate resistance, 11, 23...
Video signal output terminal, 12, 24...output load resistance,
17 1 , 17 2 , 17 3 , 17 4 ... PNP transistor for switch, 25 ... Photo transistor array,
26...Array of thyristor and coupled transistor,
27... Pad for connection between chips, 28... Light shielding film.

Claims (1)

【特許請求の範囲】 1 光検知用フオトトランジスタまたはフオトダ
イオードアレイからなる画素と、各段がサイリス
タとサイリスタの導通状態を検知して次段のサイ
リスタのゲート電極に導通状態を伝達する結合ト
ランジスタからなるシフトレジスタ、各段のサイ
リスタに付けられてサイリスタの導通状態によつ
てオン、オフする駆動用トランジスタ、サイリス
タ全体を遮光するための遮光膜等からなり、シフ
トレジスタの発生する走査信号に従つて順次、駆
動用トランジスタを導通させ、駆動用トランジス
タがフオトトランジスタまたはフオトダイオード
の一方の電極へ充電電流を流すことによつて、フ
オトトランジスタの他方の共通に接続したライン
から画像信号を出力させることを特徴とする光学
的読取装置。 2 各サイリスタのP形ゲート電極およびカソー
ド電極に夫々、ベース電極およびエミツタ電極を
接続し、そのコレクタ電極を次段サイリスタのN
形ゲート電極に接続した結合用NPNトランジス
タ、該結合用NPNトランジスタのベース電極お
よびエミツタ電極に夫々、ベース電極およびエミ
ツタ電極を接続し、コレクタ電極をフオトトラン
ジスタのエミツタまたはフオトダイオードのカソ
ードに接続した駆動用NPNトランジスタからな
ることを特徴とする特許請求の範囲第1項記載の
光学的読取装置。 3 各サイリスタのP形ゲート電極およびカソー
ド電極に夫々、ベース電極およびエミツタ電極を
接続し、コレクタ電極を次段サイリスタのN形ゲ
ート電極に接続した結合用NPNトランジスタ、
サイリスタのアノード電極と正側電源の間に負荷
抵抗を接続し、正側電極にエミツタ電極、アノー
ド電極にベース電極を接続し、コレクタ電極をフ
オトトランジスタのコレクタ電極またはフオトダ
イオードのアノード電極に接続した駆動用PNP
トランジスタからなることを特徴とする特許請求
の範囲第1項記載の光学的読取装置。
[Claims] 1. A pixel consisting of a phototransistor or a photodiode array for photodetection, and a coupling transistor in which each stage detects the conduction state between thyristors and transmits the conduction state to the gate electrode of the thyristor in the next stage. It consists of a shift register, a driving transistor attached to each stage of thyristor that turns on and off depending on the conduction state of the thyristor, and a light-shielding film to shield the entire thyristor from light, according to the scanning signal generated by the shift register. By sequentially turning on the driving transistors and causing the driving transistors to flow a charging current to one electrode of the phototransistor or photodiode, an image signal is output from the line commonly connected to the other side of the phototransistors. Features an optical reading device. 2 Connect the base electrode and emitter electrode to the P-type gate electrode and cathode electrode of each thyristor, respectively, and connect the collector electrode to the N-type gate electrode and cathode electrode of the next stage thyristor.
A coupling NPN transistor connected to a shaped gate electrode, a base electrode and an emitter electrode connected to the base electrode and an emitter electrode of the coupling NPN transistor, respectively, and a collector electrode connected to the emitter of a phototransistor or the cathode of a photodiode. The optical reading device according to claim 1, characterized in that the optical reading device is made of an NPN transistor. 3 A coupling NPN transistor whose base electrode and emitter electrode are connected to the P-type gate electrode and cathode electrode of each thyristor, respectively, and whose collector electrode is connected to the N-type gate electrode of the next stage thyristor;
A load resistor was connected between the anode electrode of the thyristor and the positive power supply, the emitter electrode was connected to the positive electrode, the base electrode was connected to the anode electrode, and the collector electrode was connected to the collector electrode of the phototransistor or the anode electrode of the photodiode. Drive PNP
The optical reading device according to claim 1, characterized in that it is made of a transistor.
JP58143651A 1983-08-08 1983-08-08 Optical reader Granted JPS6035871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143651A JPS6035871A (en) 1983-08-08 1983-08-08 Optical reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143651A JPS6035871A (en) 1983-08-08 1983-08-08 Optical reader

Publications (2)

Publication Number Publication Date
JPS6035871A JPS6035871A (en) 1985-02-23
JPH056386B2 true JPH056386B2 (en) 1993-01-26

Family

ID=15343741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143651A Granted JPS6035871A (en) 1983-08-08 1983-08-08 Optical reader

Country Status (1)

Country Link
JP (1) JPS6035871A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198256A (en) * 1986-02-26 1987-09-01 Matsushita Electric Ind Co Ltd Image sensor
JPH01276974A (en) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd Image sensor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49119522A (en) * 1973-03-15 1974-11-15
JPS54127621A (en) * 1978-03-27 1979-10-03 Matsushita Electronics Corp Solid state pickup device
JPS6050348B2 (en) * 1980-06-09 1985-11-08 三菱電機株式会社 Exterior plating method for semiconductor devices

Also Published As

Publication number Publication date
JPS6035871A (en) 1985-02-23

Similar Documents

Publication Publication Date Title
US5151587A (en) Image sensor having an array of operative and dummy bipolar transistors and pairs of pixel selecting switches connected thereto
EP0275217B1 (en) Photoelectric converting apparatus
JPH0435106B2 (en)
US5146074A (en) Solid state imaging device
US4737832A (en) Optical signal processor
US6303919B1 (en) Linear image sensor
JPH056386B2 (en)
JPH0147051B2 (en)
JPH1022489A (en) Solid-state image pickup device
JPH05232907A (en) Reset circuit and device having the circuit
JP2519208B2 (en) Color solid-state imaging device
JPS5845828B2 (en) Hand-made construction work
JPS633456A (en) Solid-state image sensing device
JPS61157179A (en) Imaging device
JPS5880865A (en) Original read-out device
JP2501207B2 (en) Photoelectric conversion device
JPS6121891Y2 (en)
JPS6170877A (en) Solid-state image pickup element
JPS6091758A (en) Image sensor
JPS62198256A (en) Image sensor
JPS60250788A (en) Image sensor
JPH0562868B2 (en)
JPS63263774A (en) photo transistor
JPS61228668A (en) Solid-state image pick-up device
JPH01205463A (en) Semiconductor photo detecting device