JPH0564859B2 - - Google Patents
Info
- Publication number
- JPH0564859B2 JPH0564859B2 JP60074301A JP7430185A JPH0564859B2 JP H0564859 B2 JPH0564859 B2 JP H0564859B2 JP 60074301 A JP60074301 A JP 60074301A JP 7430185 A JP7430185 A JP 7430185A JP H0564859 B2 JPH0564859 B2 JP H0564859B2
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- resist
- lead frame
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はIC、LSI等の半導体チツプを固定する
のに用いるリードフレームの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a lead frame used for fixing semiconductor chips such as ICs and LSIs.
〔背景技術〕
従来より半導体チツプを樹脂モールドで一体化
して複数ピンを突設した半導体装置の組立てには
金属製のリードフレームが用いられている。この
リードフレームは薄い金属板をプレスで打ち抜い
たり、エツチングなどによつて形成されており、
その形状は第3図に示すように、半導体チツプ1
を取り付ける矩形のタブ2をその4隅において支
持するタブリード3と、タブ2の周縁に内端を臨
ませる複数のフインガ4と、これらフインガ4及
びタブリード3の外端を支持する枠部5と、枠部
5の両側縁に沿つて定間隔に設けられたスプロケ
ツト孔6とからなつている。[Background Art] Metal lead frames have conventionally been used to assemble semiconductor devices in which semiconductor chips are integrated with resin molding and have a plurality of protruding pins. This lead frame is formed by punching out a thin metal plate with a press or etching it.
Its shape is as shown in FIG.
A tab lead 3 that supports a rectangular tab 2 to which it is attached at its four corners, a plurality of fingers 4 whose inner ends face the periphery of the tab 2, and a frame 5 that supports these fingers 4 and the outer ends of the tab lead 3. It consists of sprocket holes 6 provided at regular intervals along both side edges of the frame portion 5.
このようなリードフレーム7を用いて半導体装
置を組立てるには、まずタブ2上に半導体チツプ
1を取り付けた後、半導体チツプ1の各電極とこ
れに対応するフインガ4の内端をワイヤあるいは
ワイヤを用いず直接に接続し、その後矩形枠部5
の内側領域を合成樹脂でモールドし、半導体チツ
プ1を被覆し、次いで枠部5を切除し、フラツト
リードあるいはインライン型の半導体装置を得る
のである。 To assemble a semiconductor device using such a lead frame 7, first attach the semiconductor chip 1 onto the tab 2, and then connect each electrode of the semiconductor chip 1 and the corresponding inner end of the finger 4 with a wire or a wire. Connect directly without using, and then connect the rectangular frame 5
The inner region of the semiconductor chip 1 is molded with synthetic resin to cover the semiconductor chip 1, and then the frame portion 5 is cut out to obtain a flat lead or in-line type semiconductor device.
ところで、リードフレームには極めて細いタブ
リードやフインガが形成されるが、最近では多数
ピンの半導体装置が望まれることにより、タブリ
ード、フインガ等の径はますます細いものとなら
ざるを得ず、単なる薄板打抜きプレス加工では精
度の高いリードフレームを成形することが難しく
なつてきている。 By the way, extremely thin tab leads and fingers are formed on lead frames, but as semiconductor devices with multiple pins are desired these days, the diameters of tab leads, fingers, etc. have to become thinner and thinner, and they are no longer just thin plates. It is becoming difficult to form highly accurate lead frames using punching press processing.
そこで、エツチング加工を用いて微細なフイン
ガ等をもつリードフレームの成形が行われるよう
になつたが、エツチングはその製造工程が複雑で
コスト高となる欠点がある。 Therefore, etching has been used to form lead frames having minute fingers, etc., but etching has the disadvantage that the manufacturing process is complicated and costs are high.
また、リードフレームのタブリード部は、半導
体チツプをモールドにより被覆した後、枠部より
切り離されるのであるが、従来においてはこの切
断作業を容易にするために、第4図に示すように
リードフレーム7のタブリード3に、後プレス加
工等によりハーフノツチ3aを形成している。し
かし乍ら、タブリード3の厚さは一般的に35μ程
度の極めて薄いものであつて、ここに17μ程度の
ハーフノツチ3aをプレス加工にて精度よく形成
するのは非常に困難である。ハーフノツチ3aの
精度が良好でない場合には、半導体チツプ1のモ
ールド成形前にタブリード3が折れたり、またモ
ールド成形後とタブリード3の切断作業能率が低
下する等の問題が生じる。 Further, the tab lead portion of the lead frame is separated from the frame portion after the semiconductor chip is covered with a mold. Conventionally, in order to facilitate this cutting operation, the tab lead portion of the lead frame is separated from the frame portion as shown in FIG. A half notch 3a is formed in the tab lead 3 by post-pressing or the like. However, the thickness of the tab lead 3 is generally extremely thin, about 35 .mu.m, and it is very difficult to accurately form the half notch 3a of about 17 .mu.m therein by press working. If the accuracy of the half notch 3a is not good, problems such as the tab lead 3 breaking before the semiconductor chip 1 is molded, and the efficiency of cutting the tab lead 3 after molding being reduced occur.
本発明は上記の点に鑑みてなされたもので、製
造が容易で微細なフインガ等を十分に成形できる
とともに、タブリードには切断用のハーフノツチ
を精度よく形成できる半導体装置のリードフレー
ム製造方法の提供を目的としている。
The present invention has been made in view of the above points, and provides a method for manufacturing a lead frame for a semiconductor device that is easy to manufacture, can sufficiently form fine fingers, etc., and can form half notches for cutting with high accuracy in tab leads. It is an object.
上記目的を達成するため、本発明は電鋳により
リードフレームを成形するとともに、タブリード
は非レジスト部を分断するレジスト層を覆うよう
に電鋳成形することによつて形成し、タブリード
切断用のハーフノツチを電鋳時に同時に形成する
ようにしたことを特徴としている。
In order to achieve the above object, the present invention forms a lead frame by electroforming, forms tab leads by electroforming to cover a resist layer that divides the non-resist part, and has a half notch for cutting the tab leads. It is characterized by being formed simultaneously during electroforming.
第1図は本発明の実施例によるリードフレーム
の製造工程を示しており、第3図におけるタブリ
ード3のA−A線断面を拡大した状態で示してい
る。
FIG. 1 shows the manufacturing process of a lead frame according to an embodiment of the present invention, and shows an enlarged cross section of the tab lead 3 taken along line A--A in FIG.
まずa図に示すようにアルミニウムやステンレ
スの如き導電性材料、あるいはポリエステルフイ
ルム、ポリイミドテープ等の表面に蒸着や無電解
メツキ等で導電性を付与せしめた基板8上に電気
絶縁性の合成樹脂からなるレジスト層9が印刷に
よつて所望のパターンに形成される。この場合の
非レジスト部10はリードフレーム7の形状に相
当し、a図では非レジスト部10はタブリード3
の形成部分である。このレジスト層はドライフイ
ルムを用いることも可能である。 First, as shown in Fig. a, an electrically insulating synthetic resin is coated on a substrate 8 whose surface is made of a conductive material such as aluminum or stainless steel, or a polyester film, polyimide tape, etc., and which has been made conductive by vapor deposition or electroless plating. A resist layer 9 is formed into a desired pattern by printing. In this case, the non-resist part 10 corresponds to the shape of the lead frame 7, and in Figure a, the non-resist part 10 is the tab lead 3.
It is the forming part of. It is also possible to use a dry film for this resist layer.
タブリード3形成部分の非レジスト部10には
その基端部付近に幅の小さなレジスト部11が前
記レジスト層9の印刷時に同時に形成されてお
り、タブリード3形成部分に相当する細長い非レ
ジスト部10を分断している。 In the non-resist portion 10 of the tab lead 3 forming portion, a narrow resist portion 11 is formed near the base end at the same time as the resist layer 9 is printed, and the elongated non-resist portion 10 corresponding to the tab lead 3 forming portion is formed. It's divided.
次にこの基板8上をカセイソーダ等により剥離
処理を施した後、電鋳成形により銅、ニツケル、
金、すず等の導電性金属を積層する。これにより
非レジスト部10上には一定厚の導電金属層12
が形成されるとともに、前記幅の小さなレジスト
部11上にも電鋳進行に伴つて導電金属層が成長
し、b図のように周囲の導電性金属と連結してレ
ジスト部11を覆い一体化した導電性金属層12
となる。 Next, after peeling the substrate 8 using caustic soda or the like, copper, nickel, etc. are formed by electroforming.
Layering conductive metals such as gold and tin. As a result, a conductive metal layer 12 of a constant thickness is formed on the non-resist portion 10.
is formed, and as the electroforming progresses, a conductive metal layer also grows on the small width resist part 11, connects with the surrounding conductive metal, and covers the resist part 11 and becomes integrated as shown in Figure b. conductive metal layer 12
becomes.
このようにして得た積層体からレジスト層9及
びレジスト部11を除去すると、c図に示す如き
基板8と導電性金属層12とのみからなる金属板
が得られ、次いで基板8と導電性金属層12とを
剥離すれば、d図に示す如きタブリード3を有す
る一枚のリードフレーム7が得られる。このリー
ドフレーム7のタブリード3の基部にはタブリー
ド3を横断するように一定幅のハーフノツチ3a
が形成される。 When the resist layer 9 and the resist portion 11 are removed from the laminate thus obtained, a metal plate consisting only of the substrate 8 and the conductive metal layer 12 as shown in FIG. By peeling off the layer 12, a single lead frame 7 having tab leads 3 as shown in Figure d is obtained. At the base of the tab lead 3 of this lead frame 7, there is a half notch 3a having a constant width across the tab lead 3.
is formed.
尚、本実施例では、第2図に示すようにタブリ
ード3を分断するレジスト部11を一定幅の連続
する帯状に形成したが、例えば破線状のようなも
のでも良くその形状は必要に応じて変形させるこ
とができ、またレジスト部11としては必ずしも
連続体でなくともよく、少なくともその上方の電
鋳にて積層される金属層12に、切断を容易にす
るハーフノツチ3aを形成させるものであればよ
い。 In this embodiment, as shown in FIG. 2, the resist portion 11 that divides the tab lead 3 is formed into a continuous band shape with a constant width, but the shape may be changed as required. It can be deformed, and the resist portion 11 does not necessarily have to be a continuous body, as long as it forms a half notch 3a that facilitates cutting, at least in the metal layer 12 that is laminated by electroforming above the resist portion 11. good.
〔発明の効果〕
本発明は以上の通りであり、電鋳成形を用いた
ため、微細な寸法、形状を有する多数ピン半導体
装置用のリードフレームを容易にしかも低コスト
で製造することができ、更に、タブリードを切断
するためのハーフノツチも同時に且つ精度よく形
成することができ、半導体装置の組立作業能率を
向上させることができる。[Effects of the Invention] The present invention is as described above, and since electroforming is used, lead frames for multi-pin semiconductor devices having minute dimensions and shapes can be manufactured easily and at low cost. A half notch for cutting the tab lead can also be formed simultaneously and with high precision, and the efficiency of semiconductor device assembly work can be improved.
第1図a〜dは本発明実施例におけるリードフ
レームの製造工程を説明する図、第2図は実施例
におけるレジストパターンの一部を示す平面図、
第3図は一般的なリードフレームの平面図、第4
図はリードフレームのタブリードにおけるハーフ
ノツチを示す部分斜視図である。
1……半導体チツプ、2……タブ、3……タブ
リード、4……フインガ、5……枠部、7……リ
ードフレーム、8……導電性金属基板、9……レ
ジスト層、10……非レジスト部、11……レジ
スト部、12……導電性金属層。
1A to 1D are diagrams illustrating the manufacturing process of a lead frame in an embodiment of the present invention, FIG. 2 is a plan view showing a part of a resist pattern in the embodiment,
Figure 3 is a plan view of a typical lead frame, Figure 4
The figure is a partial perspective view showing a half notch in a tab lead of a lead frame. DESCRIPTION OF SYMBOLS 1... Semiconductor chip, 2... Tab, 3... Tab lead, 4... Finger, 5... Frame, 7... Lead frame, 8... Conductive metal substrate, 9... Resist layer, 10... Non-resist part, 11... Resist part, 12... Conductive metal layer.
Claims (1)
スト部に電鋳により所望形状の導電性金属層を形
成させ、この導電性金属層を導電性基板から剥離
して、半導体チツプを載せるタブ、タブを支持す
るタブリード、電極と接続するフインガを備えた
リードフレームを得るようにしたリードフレーム
の製造方法であつて、前記レジスト層の形成の際
に、前記タブリードを形成させるための非レジス
ト部に該非レジスト部を分断するレジスト部を設
け、このレジスト部を覆うように導電性金属層を
電鋳成形させることにより、タブリードにハーフ
ノツチを形成したことを特徴とする半導体装置の
リードフレーム製造方法。1. A tab on which a resist layer is formed on a conductive substrate, a conductive metal layer of a desired shape is formed on the non-resist portion by electroforming, and this conductive metal layer is peeled off from the conductive substrate to place a semiconductor chip; A method for manufacturing a lead frame in which a lead frame is provided with a tab lead that supports a tab and a finger that connects to an electrode, wherein, when forming the resist layer, a non-resist portion for forming the tab lead is formed. A method for manufacturing a lead frame for a semiconductor device, characterized in that a half notch is formed in a tab lead by providing a resist portion that divides the non-resist portion and electroforming a conductive metal layer so as to cover the resist portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074301A JPS61234062A (en) | 1985-04-10 | 1985-04-10 | Manufacture of lead frame of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074301A JPS61234062A (en) | 1985-04-10 | 1985-04-10 | Manufacture of lead frame of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234062A JPS61234062A (en) | 1986-10-18 |
| JPH0564859B2 true JPH0564859B2 (en) | 1993-09-16 |
Family
ID=13543169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074301A Granted JPS61234062A (en) | 1985-04-10 | 1985-04-10 | Manufacture of lead frame of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234062A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2521417B2 (en) * | 1994-08-22 | 1996-08-07 | 九州日立マクセル株式会社 | Electroforming method |
-
1985
- 1985-04-10 JP JP60074301A patent/JPS61234062A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61234062A (en) | 1986-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4049903A (en) | Circuit film strip and manufacturing method | |
| US5859471A (en) | Semiconductor device having tab tape lead frame with reinforced outer leads | |
| US3968563A (en) | Precision registration system for leads | |
| US4343083A (en) | Method of manufacturing flexible printed circuit sheets | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| EP0999587B1 (en) | Production of semiconductor device | |
| JP2003264359A (en) | Manufacturing method of three-dimensional circuit substrate | |
| JPH0564859B2 (en) | ||
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP2668375B2 (en) | Circuit component electrode manufacturing method | |
| JPH0529102A (en) | Electronic parts | |
| JPH08139220A (en) | Leadless chip carrier and manufacturing method thereof | |
| JPH0564853B2 (en) | ||
| KR970006526B1 (en) | Manufacture of laminated board | |
| JPH0332268B2 (en) | ||
| JPS5921174B2 (en) | How to manufacture carrier tape | |
| JP3028286B2 (en) | SMD pallet integrated type FPC and manufacturing method thereof | |
| JPS61234060A (en) | Manufacture of lead frame of semiconductor device | |
| JPS61234061A (en) | Manufacture of lead frame of semiconductor device | |
| JPH0529395A (en) | TAB tape manufacturing method | |
| JP2509882B2 (en) | Method for manufacturing semiconductor device | |
| JPS62188345A (en) | Manufacture of hybrid integrated circuit | |
| JPS61265852A (en) | Carrier tape | |
| JP2505827B2 (en) | Film carrier manufacturing method | |
| JPH0671058B2 (en) | Manufacturing method of lead frame having minute spot-like plated portion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |