Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0569294B2 - - Google Patents
[go: Go Back, main page]

JPH0569294B2 - - Google Patents

Info

Publication number
JPH0569294B2
JPH0569294B2 JP61166652A JP16665286A JPH0569294B2 JP H0569294 B2 JPH0569294 B2 JP H0569294B2 JP 61166652 A JP61166652 A JP 61166652A JP 16665286 A JP16665286 A JP 16665286A JP H0569294 B2 JPH0569294 B2 JP H0569294B2
Authority
JP
Japan
Prior art keywords
film
deposited
conductive film
hole
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61166652A
Other languages
Japanese (ja)
Other versions
JPS6324638A (en
Inventor
Tooru Mogami
Hidekazu Okabayashi
Eiji Nagasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP16665286A priority Critical patent/JPS6324638A/en
Publication of JPS6324638A publication Critical patent/JPS6324638A/en
Publication of JPH0569294B2 publication Critical patent/JPH0569294B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コンタクトホールなどの微細ホール
を導体膜で埋め込む方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method of filling minute holes such as contact holes with a conductive film.

(従来の技術) 半導体装置において配線を行う場合には、表面
を保護する絶縁膜にコンタクトホールを開けて、
その上に導体膜を堆積することによりなされる。
最近のLSI等におけるコンタクトホールの形成
は、露光技術やドライエツチング技術の進歩によ
り、膜厚約1μmの絶縁膜に約1μm角程度のもの
が可能となつている。このような微細なコンタク
トホール上への導体膜堆積において重要なこと
は、1つは微細なコンタクトホール内に導体膜を
密に埋めること、もう1つは微細はコンタクトホ
ールに導体膜が堆積された後、表面が平坦になる
ことである。
(Prior art) When wiring a semiconductor device, contact holes are made in an insulating film that protects the surface.
This is done by depositing a conductive film thereon.
Recent advancements in exposure technology and dry etching technology have made it possible to form contact holes in LSIs, etc., of about 1 μm square in an insulating film with a thickness of about 1 μm. In depositing a conductor film onto such a fine contact hole, two important things are: one is to densely bury the conductor film in the fine contact hole, and the other is to ensure that the conductor film is not deposited in the fine contact hole. After that, the surface should be flat.

(発明が解決しようとしている問題点) しかし、LSIでのコンタクトホールは側面が急
峻で段差が大きいため、従来の平行平板型のスパ
ツタ法あるいは蒸着法で導体膜を堆積させると第
2図に示すように、コンタクトホールの段差の肩
部分に多くの導体膜自信のシヤードー効果のため
段差被覆性が悪くなり、配線が切れたり薄くなつ
たりし易く、LSIの製造歩留まりや信頼性が著し
く低下していた。こうした欠点を防ぐため、微細
なコンタクトホールの側面をテーパー形状として
傾斜を持たせ導体膜が均一に信頼するような形状
が用いられるようになつてきているが、微細なコ
ンタクトホールの側面に傾斜を持たせることは
LSIの高集積化を阻害することになり、好ましい
改善法ではない。その為、急峻で高アスペクト比
の溝あるいはコンタクトホールに対して段差被覆
性の良い状態で導体膜を堆積する方法が提案され
ており、そのうちの1つとしてプラネタリー型の
基板ホルダーを用いるスパツタ法がある。プラネ
タリー型のスパツタ法が平行平板型のスパツタ法
に比べて、段差被覆性の良い事は実験的に検証さ
れている。しかし最近、プラネタリー型のスパツ
タ法による微細で深い溝の段差被覆性についての
シユミレーシヨンと実験との比較がエー・アー
ル・ノイロイサー(A.R.Neureuther)氏らによ
りアイトリプルイートランザクシヨンオブエレク
トロンデバイス(IEEETrans.ED.27,1449
(1980))に報告されている。その報告によれば幅
2μm、アスペクト比(深さ/幅)0.5の溝に対し
てプラネタリー型のスパツタ法で膜を堆積する
と、シヤドー効果のために段差被覆性が極めて悪
化することが述べられている。更に最近、化学的
蒸着(CVD)法によつて形成されるアルミニウ
ムでは上述のスパツタリング法に比較してコンタ
クトホール内の側壁への膜の堆積が改善されるこ
とが伊藤(T.Ito)氏らによりシンポジウムオン
ブイエルエスアイテクノロジ予稿集(1982Symp.
onVLSI Technology(Sept.1〜3,1982,Oiso,
Japan)Digest of Technical Papers.p.20.)に
記載されている。しかし、形成されたAl膜は抵
抗率が高く、かつバラツキが大きい欠点のあるこ
とが報告されており、集積回路配線として用いる
には問題点が多い。
(Problem to be solved by the invention) However, since contact holes in LSIs have steep sides and large steps, it is recommended to deposit a conductor film using the conventional parallel plate sputtering method or vapor deposition method, as shown in Figure 2. As shown in the figure, the shearing effect of the many conductive films on the shoulders of the contact hole steps deteriorates the step coverage, making it easy for the wiring to break or become thin, which significantly reduces the manufacturing yield and reliability of LSIs. Ta. In order to prevent these drawbacks, the side surfaces of minute contact holes are tapered and sloped to ensure that the conductor film is uniform. What to have
This is not a preferable improvement method because it hinders the high integration of LSI. Therefore, methods have been proposed for depositing a conductive film with good step coverage on steep, high aspect ratio grooves or contact holes. One of these methods is the sputtering method using a planetary type substrate holder. There is. It has been experimentally verified that the planetary sputtering method provides better step coverage than the parallel plate sputtering method. However, recently, ARNeuther et al. conducted a simulation and experimental comparison of the step coverage of fine, deep grooves using the planetary sputtering method using the iTripleE Transaction of Electron Device (IEEETrans.ED). .27, 1449
(1980)). According to the report, width
It has been stated that when a film is deposited by a planetary sputtering method on a groove with a diameter of 2 μm and an aspect ratio (depth/width) of 0.5, the step coverage is extremely deteriorated due to the shadow effect. Furthermore, T. Ito et al. recently found that aluminum formed by chemical vapor deposition (CVD) improves film deposition on the sidewalls of contact holes compared to the sputtering method described above. Proceedings of the Symposium on BLSI Technology (1982Symp.
onVLSI Technology (Sept.1~3, 1982, Oiso,
Japan) Digest of Technical Papers.p.20.). However, it has been reported that the formed Al film has the drawbacks of high resistivity and large variations, and there are many problems in using it as integrated circuit wiring.

さらに最近では、バイアススパツタ法を用いて
コンタクトホール部へ導体膜を堆積することによ
り、コンタクトホール内を導体膜により密に埋め
ることができ、かつ堆積導体膜の表面を平坦にで
きることが知られている。しかしながら、バイア
ススパツタ法を用いた場合、コンタクトホールの
埋め込みにはコンタクトホールのアスペクト比
(深さ/直径)に対して限界があり、コンタクト
ホールのアスペクト比が1以上の場合には埋め込
み後にコンタクトホール内の導体膜中に空隙が残
り、埋め込み不完全となることも知られている。
Furthermore, it has recently become known that by depositing a conductive film in the contact hole using a bias sputtering method, it is possible to fill the inside of the contact hole densely with the conductive film and to flatten the surface of the deposited conductive film. ing. However, when using the bias sputtering method, there is a limit to the aspect ratio (depth/diameter) of the contact hole when filling the contact hole. It is also known that voids remain in the conductor film within the hole, resulting in incomplete filling.

本発明の目的は以上述べたごとき、従来の微細
ホールのうめこみ方法の問題点に関して、特に微
細なホール部の堆積導体膜中に空隙を残さずかつ
堆積導体膜表面を平坦に形成する方法を提供する
ことにある。
The object of the present invention is to solve the problems of the conventional method of filling fine holes as described above, and to provide a method for forming a flat surface of the deposited conductor film without leaving any voids in the deposited conductor film, especially in the part of the fine hole. It is about providing.

(問題点を解決するための手段) 本発明の方法は、表面に堆積された絶縁膜に微
細なホールが形成された基板に対して、イオン化
蒸着法を用いて、前記微細ホール底部での堆積導
体膜が均一の膜厚で前記微細ホール深さの一部を
導体膜で埋め込む第1の工程と、バイアススパツ
タ法を用いて、前記微細ホールのまだ埋め込まれ
ていない部分を、導体膜により埋め込む第2の工
程とを含んで構成される。
(Means for Solving the Problems) The method of the present invention uses an ionization vapor deposition method on a substrate in which a fine hole is formed in an insulating film deposited on the surface, and deposits the film at the bottom of the fine hole. A first step of filling a part of the depth of the fine hole with a conductive film with a uniform thickness, and using a bias sputtering method, a portion of the fine hole that is not yet filled is filled with the conductive film. and a second step of embedding.

(作用) 本発明においては、アスペクト比が1以上の微
細ホールにおいて、イオン化蒸着法を用いて予め
ホール内に導体膜を堆積すると同時に、ホール部
の段差肩部への堆積膜にイオン化蒸着法特有の傾
斜面を形成する。これにより、ホールの見かけ上
のアスペクト比は減少する。アスペクト比の減少
したホール上に、さらにバイアススパツタ法を用
いて導体膜を堆積することにより、バイアススパ
ツタ法のみでは不完全な埋め込みしか実施できな
かつた高アスペクト比の微細ホールを導体膜で完
全に埋め込むことができ、かつ表面の平坦化も同
時に実現できる。
(Function) In the present invention, in a fine hole with an aspect ratio of 1 or more, a conductive film is deposited in advance in the hole using an ionization vapor deposition method, and at the same time, a conductor film is deposited on the shoulder of the step in the hole portion using a specific method specific to the ionization vapor deposition method. form an inclined surface. This reduces the apparent aspect ratio of the hole. By further depositing a conductor film on the hole with a reduced aspect ratio using the bias sputtering method, it is possible to fill the fine holes with a high aspect ratio, which could only be incompletely filled using the bias sputtering method, with the conductor film. It can be completely embedded and the surface can be flattened at the same time.

(実施例) 以下、本発明の実施例を図面を参照して説明す
る。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図a〜cは本発明の一実施例を工程を追つ
て順次示した模式的断面図である。
FIGS. 1a to 1c are schematic cross-sectional views showing one embodiment of the present invention step by step.

第1図aは平坦な表面を持つシリコン基板1上
に厚さ約1μmのシリコン酸化膜2をCVD法で堆
積した後、通常のフオトレジスト工程とドライエ
ツチング工程により直径1μmのコンタクトホー
ル3を形成した状態を示す。
In Figure 1a, a silicon oxide film 2 with a thickness of approximately 1 μm is deposited by CVD on a silicon substrate 1 with a flat surface, and then a contact hole 3 with a diameter of 1 μm is formed using a normal photoresist process and dry etching process. Indicates the state in which

次いで第1図bに示すようにアーク放電用イオ
ン化電流20A、基板バイアス電圧−3kVなる条件
下において、アルミニウムソースを用いてアーク
放電型イオン化蒸着法によりアルミニウム膜4を
基板1表面全体に、厚さ約0.5μm堆積する。当該
条件下で堆積するアルミニウム膜は、コンタクト
ホール底部には均一な膜厚で堆積し、かつコンタ
クトホール段差肩部には傾斜角40°〜60°の傾斜面
を形成するように堆積する。
Next, as shown in FIG. 1b, an aluminum film 4 is deposited over the entire surface of the substrate 1 by arc discharge ionization deposition using an aluminum source under conditions of an arc discharge ionization current of 20 A and a substrate bias voltage of -3 kV. Deposits approximately 0.5 μm. The aluminum film deposited under these conditions is deposited to a uniform thickness at the bottom of the contact hole, and is deposited to form an inclined surface with an inclination angle of 40° to 60° at the shoulder of the contact hole step.

次いで第1図cに示すように、アルミニウムタ
ーゲツト電力1.0kW、基板バイアス電圧−600V、
アルゴン圧3mTorrなる条件下においてバイア
ススパツタ法によりアルミニウム膜4をさらに約
0.5μm堆積する。当該条件下では、コンタクトホ
ール底部に堆積するアルミニウム膜の膜厚はシリ
コン酸化膜2の上に堆積するアルミニウム膜の膜
厚の2倍となり、コンタクトホールを有するシリ
コン酸化膜上のアルミニウム膜はほぼ平坦にな
る。
Next, as shown in Figure 1c, the aluminum target power was 1.0kW, the substrate bias voltage was -600V,
The aluminum film 4 is further coated by bias sputtering under an argon pressure of 3 mTorr.
Deposit 0.5μm. Under these conditions, the thickness of the aluminum film deposited at the bottom of the contact hole is twice the thickness of the aluminum film deposited on the silicon oxide film 2, and the aluminum film on the silicon oxide film with the contact hole is almost flat. become.

前記実施例においては、アルミニウム膜を被着
したが何もこれに限る必要はなく、モリブデン等
の他の金属、不純物をドープした多結晶シリコン
やシリサイド等の合金を用いることができる。
In the embodiment described above, an aluminum film is deposited, but there is no need to be limited to this; other metals such as molybdenum, and alloys such as polycrystalline silicon doped with impurities, silicide, etc. can be used.

また前記実施例では基板とそのすぐ上の配線
(第一層配線)を接続するコンタクト電極を形成
したが、これに限らず第一層とその上の第二層配
線あるいは更にその上の配線とを接続する微細な
スールーホールに導体膜を良好にうめこむ場合な
どに適用できる。
Further, in the above embodiment, a contact electrode was formed to connect the substrate and the wiring immediately above it (first layer wiring), but the contact electrode is not limited to this. This method can be applied to cases where a conductive film is well embedded in a fine through-hole that connects.

(発明の効果) 以上説明したように、本発明はアスペクト比が
1以上の微細なホールに導体膜をうめこむ場合
に、アーク放電型イオン化蒸着法とバイアススパ
ツタ法とを組み合わせて用いることにより、バイ
アススパツタ法のみでは不可能であつたアスペク
ト比1以上の微細なホールの埋め込みを実現でき
る。
(Effects of the Invention) As explained above, the present invention uses a combination of an arc discharge ionization vapor deposition method and a bias sputtering method when filling a conductor film into a fine hole with an aspect ratio of 1 or more. It is possible to fill minute holes with an aspect ratio of 1 or more, which was impossible with only the bias sputtering method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a〜cは本発明の一実施例を工程を追つ
て順次示した模式的断面図、第2図は、従来のス
パツタ法あるいは蒸着法により導体膜を急峻な側
面を有するコンタクトホールの形成された基板上
に堆積した場合のコンタクトホール部の模式的断
面図である。 図中の番号は以下のものを示す。1……シリコ
ン基板、2……シリコン酸化膜、3……コンタク
トホール、4……アルミニウム膜。
Figures 1a to 1c are schematic sectional views showing one embodiment of the present invention step by step, and Figure 2 is a contact hole with a steep side surface formed by forming a conductive film using a conventional sputtering method or vapor deposition method. FIG. 3 is a schematic cross-sectional view of a contact hole portion when deposited on a formed substrate. The numbers in the figure indicate the following. 1...Silicon substrate, 2...Silicon oxide film, 3...Contact hole, 4...Aluminum film.

Claims (1)

【特許請求の範囲】[Claims] 1 表面に堆積された絶縁膜に微細ホールが形成
された基板に対して、イオン化蒸着法を用いて、
前記微細ホール底部での堆積導体膜が均一の膜厚
で前記微細ホール深さの一部を導体膜で埋め込む
第1の工程と、バイアススパツタ法を用いて、前
記微細ホールのまだ埋め込まれていない部分を導
体膜により埋め込む第2の工程とを含むことを特
徴とする微細ホールうめこみ方法。
1 Using an ionization vapor deposition method, a substrate with fine holes formed in an insulating film deposited on the surface
A first step in which the conductive film deposited at the bottom of the fine hole is filled with a conductive film with a uniform film thickness and a part of the depth of the fine hole is filled with the conductive film, and a bias sputtering method is used to bury the conductive film in a part of the depth of the fine hole. and a second step of burying the missing portion with a conductive film.
JP16665286A 1986-07-17 1986-07-17 Microscopic hole filling method Granted JPS6324638A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16665286A JPS6324638A (en) 1986-07-17 1986-07-17 Microscopic hole filling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16665286A JPS6324638A (en) 1986-07-17 1986-07-17 Microscopic hole filling method

Publications (2)

Publication Number Publication Date
JPS6324638A JPS6324638A (en) 1988-02-02
JPH0569294B2 true JPH0569294B2 (en) 1993-09-30

Family

ID=15835234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16665286A Granted JPS6324638A (en) 1986-07-17 1986-07-17 Microscopic hole filling method

Country Status (1)

Country Link
JP (1) JPS6324638A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233840A (en) * 1984-05-04 1985-11-20 Nec Corp Coating method for stepwise difference

Also Published As

Publication number Publication date
JPS6324638A (en) 1988-02-02

Similar Documents

Publication Publication Date Title
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
JPH05114587A (en) Metallization of integrated circuit without contact surrounding condition and manufacture thereof
JPH0680737B2 (en) Method for manufacturing semiconductor device
US4764483A (en) Method for burying a step in a semiconductor substrate
JP2001053026A (en) Method for manufacturing semiconductor device
JPS62204523A (en) Forming method for contact electrode
JPH05234935A (en) Semiconductor device and its manufacture
JP3248234B2 (en) Method of forming embedded plug
JPH0569294B2 (en)
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100197669B1 (en) Metal wiring formation method of semiconductor device
JP2821157B2 (en) Wiring formation method
JPH10125785A (en) Method for forming wiring of semiconductor integrated circuit
JP3087692B2 (en) Method for manufacturing semiconductor device
JP3119198B2 (en) Method for manufacturing semiconductor device
JPH01107557A (en) Forming method for wiring
KR100257154B1 (en) Metal wiring formation method of semiconductor device
JPH0653326A (en) Method for manufacturing semiconductor device
KR100215830B1 (en) Wiring Formation Method
JP2546482B2 (en) Semiconductor device and manufacturing method thereof
JPH084088B2 (en) Thin film formation method
KR100236095B1 (en) Interconnecting method of semiconductor device
KR100339026B1 (en) Metal wiring formation method of semiconductor device
JPS6351659A (en) Formation of interconnection
JPS6346751A (en) Method of forming low resistance junction layer in insulating layer between two metallized surfaces

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term