Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0575214B2 - - Google Patents
[go: Go Back, main page]

JPH0575214B2 - - Google Patents

Info

Publication number
JPH0575214B2
JPH0575214B2 JP61030005A JP3000586A JPH0575214B2 JP H0575214 B2 JPH0575214 B2 JP H0575214B2 JP 61030005 A JP61030005 A JP 61030005A JP 3000586 A JP3000586 A JP 3000586A JP H0575214 B2 JPH0575214 B2 JP H0575214B2
Authority
JP
Japan
Prior art keywords
transmission data
outputs
circuit
signal
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61030005A
Other languages
English (en)
Other versions
JPS62188452A (ja
Inventor
Sumihiro Kyora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61030005A priority Critical patent/JPS62188452A/ja
Publication of JPS62188452A publication Critical patent/JPS62188452A/ja
Publication of JPH0575214B2 publication Critical patent/JPH0575214B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信制御用集積回路に関し、特にシリ
アルデータ通信制御用大規模集積回路を含む通信
制御用集積回路に関する。
〔従来の技術〕
コンピユータ通信システムや画像通信システム
に代表されるデータ通信システムの急速な進展に
伴なつて、ネツトワークシステムに欠くことので
きない通信制御回路の集積化が進み、最近では、
大規模集積回路(以降LSIと称す)を含めて各種
の通信制御用集積回路の開発・実用化がなされて
いる。
第4図は第1の従来例の通信制御用LSIのブロ
ツク図である。
第4図に示すような通信制御用LSI21は、シ
リアルデータ通信制御用LSIと呼ばれ、通常、送
信部と受信部とを独立してもち全二重動作が可能
であるが、ここでは説明を簡単にするために省略
してある。
この第1の従来例の通信制御用LSI21は、少
くとも入力バツフア回路22と直列バツフア回路
23とを含み、送信側である例えばプロセツサか
らの送信データ24を、先ず、入力バツフア回路
22に書込む。入力バツフア回路22に書込まれ
た送信データ24は、並列の送信データである
が、変換用送信データ25として直列バツフア回
路23へ転送される。そこで、あらかじめ通信規
約(プロトコル)で定められた形式の直列の送信
データに変換し、回線用送信データ26として送
出する。
第4図は、第1の従来例の通信制御用LSIは基
本的には並列の送信データを直列の送信データに
変換して送出するだけの機能しか有していなかつ
た。
従つて、このままで、通信制御用LSIの送信部
異常や回線上の雑音及び事故等による送信データ
のエラーを監視するには、送信側が、送信終了
後、受信側からの応答信号を待ち、送信データが
正常に到達したかどうかを確認する必要があつ
た。
第5図は第2の従来例の通信制御用LSIのブロ
ツク図である。
この第2の例は、第1の例と同様にシリアルデ
ータ通信制御用LSIであるが、回線用送信データ
39を接続線42を介して受信部35に回線状態
監視用入力信号40として入力し、これを比較用
送信データ41として受信部35から入出力バツ
フア回路32へ転送し、入出力バツフア回路32
は送信側から受けた送信データ36を変換用送信
データ37として入力バツフア回路39に転送す
ると共に前記の比較用送信データ41を送信側へ
フイードバツクし、入力バツフア回路33は変換
用送信データ37を入力として変換用送信データ
38を出力とし、直列バツフア回路34は並列の
変換用送信データ38を直列の回線用送信データ
39に変換して送出するという構成をしている。
この場合、送信データ36をあらかじめ送信側
のシステム内メモリに保持しておく。
従つて、比較用送信データ41を入出力バツフ
ア回路32を介して送信側へフイードバツクすれ
ば、送信側のプロセツサによつて、システム内メ
モリに保持した送信データ36と適宜比較するこ
とにより送信データのエラーを監視することがで
きる。
〔発明が解決しようとする問題点〕
上述したこれら従来例の通信制御用LSIは、基
本的には並列の送信データを直列の送信データに
変換し送出するだけの機能しか有していないの
で、そのままで送信データのエラーを監視するた
めには、第1の従来例の通信制御用LSIで示した
ように、送信側が、送信終了後、受信側からの応
答信号を待ち、送信データが正常に到達したかど
うかを確認する必要があつた。
しかし、これでは送信途中で、例えば回線が異
常になるなどして送信データが正確に届かない場
合でも、そのまま無駄な送信を継続することにな
り、時によつては著るしくデータの転送効率が低
下してしまうという欠点があつた。また、送信側
が、受信側の応答信号を認識するためのソフトウ
エアを準備しなければならず、ソフトウエアがも
つと複雑になりシステム全体の効率をも低下させ
るという欠点もあつた。
また、第2の従来例の通信制御用LSIで示した
ように、受信部を介して比較用送信データを送信
側のシステムにフイードバツクし、送信側のプロ
セツサによつて、送信側のシステム内メモリに保
持した送信データと適宜比較するようにして、送
信データのエラーの判定が即座にできたとして
も、ソフトウエアが複雑になつてシステム全体の
効率が低下し、しかも通信制御用LSIの受信部を
本来の目的以外に回線監視用として使うため効果
的な使用ができないという欠点があつた。
本発明の目的は、送信側のシステムのソフトウ
エアの負担を軽減して送信データの転送効率及び
システム全体の効率の低下を防止しつつ送信デー
タのエラーの判定が即座にできてしかも目的に合
つた効果的使用が可能な通信制御用集積回路を提
供することにある。
〔問題点を解決するための手段〕
本発明の通信制御用集積回路は、送信データを
入力し保持用送信データと前記送信データのパラ
レル・シリアル変換された変換用送信データとを
出力する入力バツフア回路と、比較用送信データ
と回線状態監視用入力信号とを入力して比較し前
記比較用送信データと前記回線状態監視用入力信
号とが不一致の場合に不一致表示信号および不一
致検出内部信号を出力する状態比較回路と、前記
不一致検出内部信号を入力したときに再送信制御
信号を出力する再送信制御回路と、前記保持用送
信データを入力してこれを保持し前記比較用送信
データを出力しかつ前記再送信制御信号に基づき
前記送信データのパラレル・シリアル変換された
再変換用送信データを出力する送信データ保持回
路と、前記変換用送信データと前記再変換用送信
データとを入力して回線用送信データを出力する
直列バツフア回路とを含んで構成される。
〔実施例〕
次に、本発明の一実施例について図面を参照し
て説明する。
第1図は本発明の通信制御用LSIの一実施例の
ブロツク図である。
この実施例は、送信データ7を入力し保持用送
信データ10とパラレル・シリアル変換された変
換用送信データ8とを出力とする入力バツフア回
路2と、比較用送信データ13と回線状態監視用
入力信号16とを入力してこれを比較し、比較用
送信データ13と回線状態監視用入力信号16と
が不一致の場合に不一致表示信号15と不一致検
出内部信号14とを出力する状態比較回路6と、
不一致検出内部信号14を入力したときに再送信
制御信号12を出力する再送信制御回路5と、保
持用送信データ10を入力して保持し比較用転送
ドデータ13を出力しかつ再送信制御信号12に
基づきパラレル・シリアル変換された再変換用送
信データ11を出力する送信データ保持回路4
と、変換用送信データ8と再変換用送信データ1
1とを入力して回線用送信データ9を出力とする
直列バツフア回路3とを含んで構成される。
第2図は本発明の通信制御用LSIの第1の使用
例のブロツク図である。
この第1の使用例では、本実施例の通信制御用
1LSIから送出される回線用送信データ9を接続
線17を介して状態比較回路6に回線状態監視用
入力信号16として入力し、状態比較回路6で比
較用送信データ13と回線状態監視用入力信号1
6とを比較している。そして、両者が不一致であ
れば、不一致表示信号15と不一致検出内部信号
14とを出力し、不一致があつたことを知らせる
と共に不一致検出内部信号14を受けた再送信制
御回路5が再送信制御信号12を送信データ保持
回路4に送つて、そこから再変換用送信データ1
1を直列バツフア回路3に出力させ、それを回線
用送信データ9として再び送出する。
このように、第1の使用例では、通信制御用
LSI1の中に、従来例では送信側のシステム内で
負担しなければならなかつた送信データの保持機
能及び比較機能並びに不一致の場合の再送信状能
を含んでいる。
従つて、この第1の使用例に示すように、本発
明の一実施例の通信制御用LSIを使えば、送信側
のシステムに余分な負担をかけたり、通信制御用
LSIの非効率的な使い方をしたりということもな
く、送信データのエラーの監視をすることができ
る。
第3図は本発明の通信制御用LSIの第2の使用
例のブロツク図である。
第2の使用例は、回線インタフエース回路18
a及び18bが介在している場合で、直列バツフ
ア回路3の出力と回線インタフエース回路18a
を介して接続された通信回線19から、接続線2
0によつて回線インタフエース回路18bを介し
て回線状態監視用入力信号16を状態比較回路6
の入力へフイードバツクしている。
この例は、回線インタフエース回路18a及び
18bが介在してはいるが、基本的には、第1の
例と同様である。
〔発明の効果〕
以上説明したように本発明は、通信制御用集積
回路に送信データの保持機能及び回線上の送信デ
ータとの比較機能並びに不一致の場合の再送信機
能を含めることにより、送信側のシステムのソフ
トウエア及び通信制御用集積回路の動作等に対す
る負担を軽減して、送信データの転送効率及びシ
ステム全体の効率の低下を防止しつつ送信データ
のエラーの判定が即座にできてしかも通信制御用
集積回路を目的に合うように効果的に使用するこ
とができるという効果がある。
【図面の簡単な説明】
第1図は本発明の通信制御用LSIの一実施例の
ブロツク図、第2図は本発明の通信制御用LSIの
第1の使用例のブロツク図、第3図は本発明の通
信制御用LSIの第2の使用例のブロツク図、第4
図は従来の通信制御用LSIの第1の例のブロツク
図、第5図は従来の通信制御用LSIの第2の例の
ブロツク図である。 1……通信制御用LSI、2……入力バツフア回
路、3……直列バツフア回路、4……送信データ
保持回路、5……再送信制御回路、6……状態比
較回路、7……送信データ、8……変換用送信デ
ータ、9……回線用送信データ、10……保持用
送信データ、11……再変換用送信データ、12
……再通信制御信号、13……比較用送信デー
タ、14……不一致検出内部信号、15……不一
致表示信号、16……回線状態監視用入力信号、
17……接続線、18a,18b……回線インタ
フエース回路、19……通信回線、20……接続
線、21……通信制御用LSI、22……入力バツ
フア回路、23……直列バツフア回路、24……
送信データ、25……変換用送信データ、26…
…回線用送信データ、31……通信制御用LSI、
32……入出力バツフア回路、33……入力バツ
フア回路、34……直列バツフア回路、35……
受信部、36……送信データ、37……変換用送
信データ、38……変換用送信データ、39……
回線用送信データ、40……回線状態監視用入力
信号、41……比較用送信データ、42……接続
線。

Claims (1)

    【特許請求の範囲】
  1. 1 送信データを入力し保持用送信データと前記
    送信データのパラレル・シリアル変換された変換
    用送信データとを出力する入力バツフア回路と、
    比較用送信データと回線状態監視用入力信号とを
    入力して比較し前記比較用送信データと前記回線
    状態監視用入力信号とが不一致の場合に不一致表
    示信号および不一致検出内部信号を出力する状態
    比較回路と、前記不一致検出内部信号を入力した
    ときに再送信制御信号を出力する再送信制御回路
    と、前記保持用送信データを入力してこれを保持
    し前記比較用送信データを出力しかつ前記再送信
    制御信号に基づき前記送信データのパラレル・シ
    リアル変換された再変換用送信データを出力する
    送信データ保持回路と、前記変換用送信データと
    前記再変換用送信データとを入力して回線用送信
    データを出力する直列バツフア回路とを含むこと
    を特徴とする通信制御用集積回路。
JP61030005A 1986-02-13 1986-02-13 通信制御用集積回路 Granted JPS62188452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61030005A JPS62188452A (ja) 1986-02-13 1986-02-13 通信制御用集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61030005A JPS62188452A (ja) 1986-02-13 1986-02-13 通信制御用集積回路

Publications (2)

Publication Number Publication Date
JPS62188452A JPS62188452A (ja) 1987-08-18
JPH0575214B2 true JPH0575214B2 (ja) 1993-10-20

Family

ID=12291773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61030005A Granted JPS62188452A (ja) 1986-02-13 1986-02-13 通信制御用集積回路

Country Status (1)

Country Link
JP (1) JPS62188452A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135447A (en) * 1979-04-11 1980-10-22 Toshiba Corp Error detection system for transmission data
JPS609240A (ja) * 1983-06-28 1985-01-18 Hitachi Ltd 通信制御装置
JPS60100844A (ja) * 1983-11-07 1985-06-04 Hitachi Ltd パラレル通信制御装置

Also Published As

Publication number Publication date
JPS62188452A (ja) 1987-08-18

Similar Documents

Publication Publication Date Title
US6539444B1 (en) Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system
JPH0691513B2 (ja) データ伝送誤り検出方式
JPH0337221B2 (ja)
JPH0575214B2 (ja)
WO2022124083A1 (ja) 通信装置、通信方法、およびプログラム
JPS61227451A (ja) シリアルデ−タ通信制御用集積回路
JP3245552B2 (ja) 転送制御システム
JPS6126706B2 (ja)
JPH055418B2 (ja)
JPS62109441A (ja) デ−タ伝送方式
JPS6041844A (ja) 伝送路取得制御方式
JPH0426917Y2 (ja)
JP3263932B2 (ja) データ伝送装置
JPS6158357A (ja) デ−タ通信方式
JPS6257337A (ja) デ−タ伝送装置
JPS6212549B2 (ja)
JPH0417050A (ja) ワンチップマイクロコンピュータ
JPH064456A (ja) データ転送制御装置
JPS6174052A (ja) デ−タ処理装置
JPS61260351A (ja) マルチプロセサ装置
JPH04362835A (ja) データ転送方法
JPH0683655A (ja) データ転送エラー検出装置
JPS63217401A (ja) デ−タ変換装置
JPS62293453A (ja) 多重バス方式デ−タ処理装置
JPH05265892A (ja) プロセッサ間通信監視システム