Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0584470B2 - - Google Patents
[go: Go Back, main page]

JPH0584470B2 - - Google Patents

Info

Publication number
JPH0584470B2
JPH0584470B2 JP60196458A JP19645885A JPH0584470B2 JP H0584470 B2 JPH0584470 B2 JP H0584470B2 JP 60196458 A JP60196458 A JP 60196458A JP 19645885 A JP19645885 A JP 19645885A JP H0584470 B2 JPH0584470 B2 JP H0584470B2
Authority
JP
Japan
Prior art keywords
circuit
terminal
short
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60196458A
Other languages
Japanese (ja)
Other versions
JPS6256873A (en
Inventor
Akihiko Nakamura
Yoshinari Furukawa
Mitsuaki Aida
Mitsuharu Hisatomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chubu Electric Power Co Inc
Energy Support Corp
Original Assignee
Chubu Electric Power Co Inc
Energy Support Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chubu Electric Power Co Inc, Energy Support Corp filed Critical Chubu Electric Power Co Inc
Priority to JP19645885A priority Critical patent/JPS6256873A/en
Publication of JPS6256873A publication Critical patent/JPS6256873A/en
Publication of JPH0584470B2 publication Critical patent/JPH0584470B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Locating Faults (AREA)

Description

【発明の詳細な説明】 発明の目的 (産業上の利用分野) この発明は配電線に取着される短絡検出表示装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) This invention relates to a short circuit detection and display device attached to a power distribution line.

(従来技術) 従来から配電線に地絡故障が生じたときには事
故区間の早期発見と、故障区間の分離及び健全区
間の早期送電の観点から、まず変電所遮断器を開
き、次に変電所遮断器を再閉路するとともに、電
源側の区分開閉器から順次投入して健全区間に再
送電を行い、地絡故障区間に至つたときに変電所
遮断器が再遮断される。そして、変電所の遮断器
が再々閉路されたときには前記地絡故障区間を区
分する区分開閉器を解放状態にロツクして地絡故
障区間のみが分離され、健全区間のみ再送電が行
われることにより、地絡故障区間を探索してい
る。そして、地絡故障区間が探索できると、その
故障区間において各電柱に設けられた関連配電機
器の絶縁抵抗測定を反復実行することにより地絡
点の検出を行つている。前記のように従来は地絡
故障区間が分かつた後にその地絡故障区間に存在
する電柱等に配設される関連配電機器を各電柱毎
に順次抵抗測定を行つていたため、これに多くの
時間を要するという作業上の問題点があり、地絡
点の検出に時間がかかる問題があつた。
(Prior art) Conventionally, when a ground fault occurs in a distribution line, the substation circuit breaker is opened first, and then the substation is shut off, from the viewpoint of early detection of the faulty section, isolation of the faulty section, and early transmission of power to the healthy section. At the same time, power is retransmitted to the healthy section by sequentially turning on the section switches on the power supply side, and when the section reaches the ground fault section, the substation circuit breaker is shut off again. When the circuit breaker of the substation is closed again, the section switch that separates the ground fault fault section is locked in the open state, only the ground fault fault section is isolated, and power is retransmitted only to the healthy section. , searching for ground fault sections. Once a ground fault fault section has been found, the ground fault point is detected by repeatedly measuring the insulation resistance of related power distribution equipment installed on each utility pole in the fault section. As mentioned above, in the past, after the ground fault fault section was identified, the resistance of the related power distribution equipment installed on the utility poles existing in the ground fault fault section was sequentially measured for each utility pole. There was a problem with the work that it took a long time, and there was a problem that it took a long time to detect the ground fault point.

前記問題点を解消するために例えば特願昭59−
281323のような短絡・地絡方向検出表示装置が提
案されている。
In order to solve the above problems, for example, a patent application filed in 1983-
A short circuit/ground fault direction detection display device such as No. 281323 has been proposed.

この短絡・地絡方向検出表示装置においてはさ
らに短絡検出もできるように二組の配電線に設け
た電流変成器には短絡検出回路が接続され、配電
線に流れる短絡電流を電流変成器を介して短絡電
流検知信号を出力するようになつている。又、前
記短絡電流により変電支所の遮断器がトリツプし
た場合には前記電流変成器に基づいて配電線の電
圧状態を検知し、無電圧検知信号を出力する無電
圧検出回路が設けられている。
In this short circuit/ground fault direction detection display device, a short circuit detection circuit is connected to the current transformers installed in the two sets of distribution lines so that short circuits can be detected. It is designed to output a short circuit current detection signal. Further, a no-voltage detection circuit is provided which detects the voltage state of the distribution line based on the current transformer and outputs a no-voltage detection signal when the circuit breaker at the substation branch is tripped due to the short circuit current.

そして、前記短絡電流検知信号と、前記無電圧
検知信号とが共に入力されたときにこの短絡・地
絡方向検出表示装置は短絡表示を行うようになつ
ている。
When both the short circuit current detection signal and the no-voltage detection signal are input, the short circuit/ground fault direction detection display device displays a short circuit.

さらに、前記各回路の駆動電流を供給するため
に残りの一相の配電線には同様の電流変成器が設
けられ、同電流変成器から出力される充電電流に
より充電される電源回路が設けられている。
Furthermore, a similar current transformer is provided on the remaining one-phase distribution line to supply driving current for each of the circuits, and a power supply circuit is provided that is charged by the charging current output from the current transformer. ing.

前記のように電源回路のために1つの電流変成
器を使用し、その電流変成器に対して他の相と異
なり短絡検出回路を接続しないのは短絡電流がそ
の一相の配電線に流れた場合に電源回路からの悪
影響を避けるためである。
As mentioned above, one current transformer is used for the power supply circuit, and unlike the other phases, a short circuit detection circuit is not connected to that current transformer because short circuit current flows into the distribution line of that one phase. This is to avoid adverse effects from the power supply circuit in case of

(発明が解決しようとする問題点) そのため前記のような短絡検出表示装置におい
ては二相分の配電線の短絡検出しかできない問題
があつた。
(Problems to be Solved by the Invention) Therefore, the short circuit detection and display device as described above has a problem in that it can only detect short circuits in two-phase distribution lines.

発明の構成 (問題点を解決するための手段) この発明は前記問題点を解消するためになされ
たものであつて、この発明の短絡検出表示装置は
配電線に流れる短絡電流を配電線に設けた電流検
出器を介して検知し、短絡電流検知信号を出力す
る短絡検出回路と、変電所の遮断器がトリツプし
た場合に前記電流検出器を介して配電線の無電圧
状態を検知し、無電圧検知信号を出力する無電圧
検出回路と、前記短絡検出回路からの短絡電流検
知信号と、無電圧検出回路からの無電圧検知信号
とを共に入力したとき動作信号を出力する短絡検
出用ゲート回路と、前記短絡検出用ゲート回路が
出力する動作信号に基づいて短絡表示動作する短
絡表示器と、同じく配電線に設けた電流検出器か
ら出力される充電電流により充電されるととも
に、前記各回路に駆動電流を供給する電源回路と
を備えた短絡検出表示装置において、前記短絡検
出回路を、配電線に短絡電流が流れたとき電流検
出器が出力するアナログ信号をデイジタル信号に
変換出力するフオトカプラを備え、前記アナログ
信号に基づいてデイジタル化された短絡電流検知
信号を出力するように構成し、同短絡検出回路を
各相配電線に設けられた各電流検出器に対しそれ
ぞれ接続するとともに、前記電源回路を短絡検出
回路が接続された電流検出器に対して接続したこ
とをその要旨とするものである。
Structure of the Invention (Means for Solving the Problems) The present invention has been made to solve the above-mentioned problems, and the short circuit detection display device of the present invention is designed to prevent short circuit current flowing through the power distribution lines by providing a short circuit current flowing through the power distribution lines. A short-circuit detection circuit detects the current through the current detector and outputs a short-circuit current detection signal, and detects the no-voltage state of the distribution line through the current detector when the substation circuit breaker trips. a no-voltage detection circuit that outputs a voltage detection signal; and a short-circuit detection gate circuit that outputs an operation signal when both the short-circuit current detection signal from the short-circuit detection circuit and the no-voltage detection signal from the no-voltage detection circuit are input. , a short-circuit indicator that operates to display a short-circuit based on the operation signal output by the short-circuit detection gate circuit, and a charging current output from a current detector also installed on the distribution line, and each circuit is A short circuit detection display device comprising a power supply circuit that supplies a drive current, the short circuit detection circuit comprising a photocoupler that converts and outputs an analog signal output by a current detector into a digital signal when a short circuit current flows in a distribution line. , is configured to output a digitized short circuit current detection signal based on the analog signal, and connects the short circuit detection circuit to each current detector provided in each phase distribution line, and connects the power supply circuit to the current detector. The gist is that the short circuit detection circuit is connected to the connected current detector.

(作用) 前記構成により、三相いずれかの配電線に変電
所の遮断器がトリツプ可能な短絡電流が流れる
と、電流検出器が出力するアナログ信号をフオト
カプラがデイジタル信号に変換出力することによ
り短絡検出回路はデイジタル化された短絡電流検
知信号を出力する。そして、変電所の遮断器がト
リツプした場合に前記電流検出器を介して無電圧
検出回路は配電線の無電圧状態を検知し、無電圧
検知信号を出力する。
(Function) With the above configuration, when a short-circuit current that can trip a substation circuit breaker flows in any of the three-phase distribution lines, the photocoupler converts the analog signal output from the current detector into a digital signal and outputs the short circuit. The detection circuit outputs a digitized short circuit current detection signal. When the circuit breaker of the substation trips, the no-voltage detection circuit detects the no-voltage state of the distribution line via the current detector and outputs a no-voltage detection signal.

短絡検出用ゲート回路は前記短絡検出回路から
の短絡電流検知信号と、無電圧検出回路からの無
電圧検知信号とを共に入力したとき動作信号を出
力し、短絡表示器は前記短絡検出用ゲート回路が
出力する動作信号に基づいて短絡表示動作する。
The short-circuit detection gate circuit outputs an operation signal when both the short-circuit current detection signal from the short-circuit detection circuit and the no-voltage detection signal from the no-voltage detection circuit are input, and the short-circuit indicator outputs an operation signal from the short-circuit detection gate circuit. The short circuit display operates based on the operation signal output by.

また、前記各回路に対しては電源回路から駆動
電流が供給されるとともに、短絡検出回路にはフ
オトカプラが備えられているため、電源回路は短
絡検出回路が接続された電流変成器に対して接続
可能とされる。
In addition, drive current is supplied to each of the above circuits from the power supply circuit, and the short circuit detection circuit is equipped with a photocoupler, so the power supply circuit is connected to the current transformer to which the short circuit detection circuit is connected. It is considered possible.

(実施例) 以下、この発明を短絡地絡方向検出表示装置に
具体化した一実施例を第1図〜第6図に従つて説
明する。
(Example) Hereinafter, an example in which the present invention is embodied in a short circuit/ground fault direction detection/display device will be described with reference to FIGS. 1 to 6.

(検知器) 第1図において、まず短絡地絡方向検出表示装
置1の検出器について説明すると、検出器は各相
の配電線Lに対して取着配置される電流検出器と
しての第一、第二及び第三の電流変成器CT1,
CT2,CT3と、配電線Lに流れる零相電流を検
出する零相電流検出器としての零相電流変成器
(以下ZCTという)2と、零相電圧検出器(以下
ZPDという)3とが設けられている。
(Detector) In FIG. 1, first, the detector of the short circuit/ground fault direction detection/display device 1 will be explained. second and third current transformer CT1,
CT2, CT3, a zero-sequence current transformer (hereinafter referred to as ZCT) 2 as a zero-sequence current detector that detects the zero-sequence current flowing in the distribution line L, and a zero-sequence voltage detector (hereinafter referred to as
(referred to as ZPD) 3 is provided.

前記第一、第二、第三の電流変成器CT1,CT
2,CT3は配電線に短絡電流が流れたときその
二次側から変成電流を出力するようになつてい
る。
Said first, second and third current transformers CT1, CT
2. CT3 is designed to output a transformed current from its secondary side when a short-circuit current flows through the distribution line.

なお、P9,P1れいはZCT2の出力端子、
P11,P12はZPD3の出力端子である。
In addition, P9 and P1 are the output terminals of ZCT2,
P11 and P12 are output terminals of ZPD3.

(制御回路) 制御回路は大別して短絡検出部、無電圧検出
部、短絡判別部、短絡表示器の駆動部、位相比較
判別回路、地絡方向表示器の駆動部、電源部、時
限部とから構成されている。
(Control circuit) The control circuit is roughly divided into a short circuit detection section, a no-voltage detection section, a short circuit discrimination section, a short circuit indicator drive section, a phase comparison discrimination circuit, a ground fault direction indicator drive section, a power supply section, and a time limit section. It is configured.

以下、各部を図面に従つて詳細に説明する。 Each part will be described in detail below with reference to the drawings.

短絡検出部 短絡検出部は第一、第二及び第三の短絡検出回
路Xa,Xb,Xcとから構成されている。
Short Circuit Detection Section The short circuit detection section is composed of first, second, and third short circuit detection circuits Xa, Xb, and Xc.

まず、第一の短絡検出回路Xaについて説明す
る。
First, the first short circuit detection circuit Xa will be explained.

前記第一の電流変成器CT1に接続される両端
子間にはチヨークコイル5a,5bを介して整流
回路としての全波整流器6が接続されている。
又、両端子間にはサージ吸収回路としてのサージ
アブソーバ7が接続されている。
A full-wave rectifier 6 as a rectifier circuit is connected between both terminals connected to the first current transformer CT1 via chiyoke coils 5a and 5b.
Further, a surge absorber 7 as a surge absorption circuit is connected between both terminals.

全波整流器6のプラス、マイナス両端子間には
平滑コンデンサC1と抵抗R1との並列回路が接
続されている。同じく全波整流器6のプラス、マ
イナス両端子間には抵抗R2、切替スイツチS、
互いに抵抗値が異なる抵抗R3及び抵抗R4の並
列回路及びフオトカプラPCの発光ダイオード
LEDとからなる直列回路が接続されている。前
記切替スイツチSを抵抗R3又は抵抗R4側に切
替接続することにより、この短絡地絡方向検出表
示装置1を異なる定常の負荷電流が流れる配電線
Lに対し取着することができるようになつてい
る。
A parallel circuit including a smoothing capacitor C1 and a resistor R1 is connected between the positive and negative terminals of the full-wave rectifier 6. Similarly, between the positive and negative terminals of the full-wave rectifier 6, there is a resistor R2, a selector switch S,
Parallel circuit of resistor R3 and resistor R4 with different resistance values and light emitting diode of photocoupler PC
A series circuit consisting of an LED is connected. By selectively connecting the changeover switch S to the resistor R3 or resistor R4 side, the short circuit ground fault direction detection display device 1 can be attached to the distribution line L through which different steady load currents flow. There is.

後記する電源回路Zの出力端子P13(プラス
端子)と前記全波整流器6のマイナス端子間には
スイツチングトランジスタTr1のエミツタ・コ
レクタと、同コレクタを介して接続した抵抗R5
との直列回路が接続されている。前記スイツチン
グトランジスタTr1のコレクタにはダイオード
D1が接続されている。前記全波整流器6のマイ
ナス端子とスイツチングトランジスタTr1のベ
ース端子間には抵抗R6、前記フオトカプラPC
におけるフオトトランジスタPTrのエミツタ・コ
レクタが接続され、同抵抗R6のプラス端子と前
記出力端子P13との間には抵抗R7が接続され
ている。
Between the output terminal P13 (plus terminal) of the power supply circuit Z (to be described later) and the minus terminal of the full-wave rectifier 6, there is connected the emitter-collector of the switching transistor Tr1 and a resistor R5 via the collector.
A series circuit with is connected. A diode D1 is connected to the collector of the switching transistor Tr1. A resistor R6 and a photocoupler PC are connected between the negative terminal of the full-wave rectifier 6 and the base terminal of the switching transistor Tr1.
The emitter and collector of the phototransistor PTr are connected to each other, and a resistor R7 is connected between the positive terminal of the resistor R6 and the output terminal P13.

従つて、短絡電流が配電線Lに流れると、その
短絡電流に基づいて第一の電流変成器CT1が変
成電流を出力し、全波整流器6はその変成電流を
全波整流する。そして、前記フオトカプラPCは
その全波整流されたアナログ信号を入力し、発光
ダイオードLED及びフオトトランジスタPTrに
よりデイジタル出力するようになつている。さら
に、ベース端子に印加されるデイジタル信号のレ
ベルが所定値の場合にはスイツチングトランジス
タTr1がオン動作し、短絡電流検知信号を出力
するようになつている。
Therefore, when a short-circuit current flows through the distribution line L, the first current transformer CT1 outputs a transformed current based on the short-circuit current, and the full-wave rectifier 6 performs full-wave rectification of the transformed current. The photocoupler PC receives the full-wave rectified analog signal and outputs it digitally using a light emitting diode LED and a phototransistor PTr. Furthermore, when the level of the digital signal applied to the base terminal is a predetermined value, the switching transistor Tr1 is turned on and outputs a short circuit current detection signal.

前記抵抗R1〜R7、フオトカプラPC、スイ
ツチングトランジスタTr1、ダイオードD1と
により第2図における電流判別スイツチング回路
50が構成されている。
A current discrimination switching circuit 50 in FIG. 2 is constituted by the resistors R1 to R7, photocoupler PC, switching transistor Tr1, and diode D1.

そして、サージ吸収回路7、整流回路6及び前
記電流判別スイツチング回路50とにより第一の
短絡検出回路Xaが構成されている。
The surge absorption circuit 7, the rectifier circuit 6, and the current discrimination switching circuit 50 constitute a first short circuit detection circuit Xa.

第二の短絡検出回路Xb及び第三の短絡検出回
路Xcは第一の短絡検出部と同様に構成されるた
め、同一の構成に対して同一符号を付し、その説
明を省略する。なお、第三の短絡検出回路Xcに
おいて抵抗R1と全波整流器6のマイナス端子と
の間には抵抗R14が接続されている。
Since the second short-circuit detection circuit Xb and the third short-circuit detection circuit Xc are configured similarly to the first short-circuit detection section, the same configurations are given the same reference numerals and the explanation thereof will be omitted. Note that a resistor R14 is connected between the resistor R1 and the negative terminal of the full-wave rectifier 6 in the third short circuit detection circuit Xc.

無電圧検出部 次に無電圧検出部について説明する。 No-voltage detection part Next, the no-voltage detection section will be explained.

前記第三の短絡検出回路Xcにおいて抵抗R1
のマイナス端子と全波整流器6のマイナス端子間
にはダイオードアレイDaが接続され、同ダイオ
ードアレイDaを構成する途中のダイオードのプ
ラス端子側及び全波整流器6のマイナス端子間に
は抵抗R15,R16の直列回路と、ノイズ防止
用のコンデンサC2との並列回路が接続されてい
る。
In the third short circuit detection circuit Xc, a resistor R1
A diode array Da is connected between the negative terminal of the full-wave rectifier 6 and the negative terminal of the full-wave rectifier 6, and resistors R15 and R16 are connected between the positive terminal side of the diodes that constitute the diode array Da and the negative terminal of the full-wave rectifier 6. A series circuit of C2 and a parallel circuit of a capacitor C2 for noise prevention are connected.

又、後記する電源回路の出力端子P13と全波
整流器6のマイナス端子間には抵抗R17、トラ
ンジスタTr2のコレクタ・エミツタが接続され、
前記抵抗R16のプラス端子は同トランジスタ
Tr2のベース端子に接続されている。さらに抵
抗R16の両端子間にはコンデンサC3が接続さ
れている。
Further, a resistor R17 and a collector/emitter of a transistor Tr2 are connected between an output terminal P13 of a power supply circuit to be described later and a negative terminal of a full-wave rectifier 6.
The positive terminal of the resistor R16 is connected to the same transistor.
Connected to the base terminal of Tr2. Further, a capacitor C3 is connected between both terminals of the resistor R16.

同トランジスタTr2のコレクタにはインバー
タIn1の入力端子が接続され、同インバータIn1
の出力端子にはノツト回路13が接続されてい
る。
The input terminal of the inverter In1 is connected to the collector of the transistor Tr2, and the input terminal of the inverter In1 is connected to the collector of the transistor Tr2.
A knot circuit 13 is connected to the output terminal of.

そして、配電線Lが定常状態のときにはダイオ
ードアレイ間の電圧が前記抵抗R15,R16に
分圧され、トランジスタTr2は抵抗R16の電
圧がベース端子に印加されることにより導通し、
ダイオードアレイ間の信号を電圧増幅してインバ
ータIn1の入力端子に印加するようになつてい
る。
When the distribution line L is in a steady state, the voltage between the diode arrays is divided between the resistors R15 and R16, and the transistor Tr2 becomes conductive by applying the voltage of the resistor R16 to its base terminal.
The signal between the diode arrays is voltage amplified and applied to the input terminal of the inverter In1.

従つて、前記トランジスタTr2のコレクタ・
エミツタ間の電圧が0になるため、インバータIn
1の入力端子に論理値0に対応する信号が印加さ
れ、その出力端子からは論理値1に対応する信号
が出力される。すると、ノツト回路13はその論
理値1に対応する信号に基づいて論理値0に対応
する信号を出力する。
Therefore, the collector of the transistor Tr2
Since the voltage between the emitters becomes 0, the inverter In
A signal corresponding to a logical value 0 is applied to an input terminal of 1, and a signal corresponding to a logical value 1 is output from the output terminal. Then, the knot circuit 13 outputs a signal corresponding to the logical value 0 based on the signal corresponding to the logical value 1.

対応に、配電線Lに短絡事故等により変電所の
遮断器がトリツプしたとき、ダイオードアレイ間
の電圧が無電圧となるため前記トランジスタTr
2のベース端子には前記抵抗R16の電圧(すな
わち無電圧)が印加され、トランジスタTr2は
オフするようになつている。すると、トランジス
タTr2がオフ状態のため、前記インバータIn1
にはトランジスタTr2のコレクタ・エミツタ間
の電圧、すなわち、論理値1に対応する信号が印
加される。従つて、インバータIn1の出力端子か
ら論理値0に対応する信号が出力され、ノツト回
路13はその論理値0に対応する信号に基づいて
波形を矩形化し、論理値1に対応する信号(無電
圧検出信号)を出力する。
In response, when the circuit breaker at the substation trips due to a short circuit accident on the distribution line L, the voltage across the diode array becomes zero, so the transistor Tr
The voltage of the resistor R16 (ie, no voltage) is applied to the base terminal of the transistor Tr2, and the transistor Tr2 is turned off. Then, since the transistor Tr2 is off, the inverter In1
A voltage between the collector and emitter of the transistor Tr2, that is, a signal corresponding to a logic value of 1 is applied to the transistor Tr2. Therefore, a signal corresponding to the logic value 0 is output from the output terminal of the inverter In1, and the knot circuit 13 rectangles the waveform based on the signal corresponding to the logic value 0, and converts the signal corresponding to the logic value 1 (no voltage) into a rectangular waveform. detection signal).

前記ダイオードアレイDa、抵抗R15〜R1
7、コンデンサC2,C3、トランジスタTr2
により無電圧検出回路51が構成されている。
The diode array Da, resistors R15 to R1
7. Capacitors C2, C3, transistor Tr2
A no-voltage detection circuit 51 is configured.

さらに、インバータIn1及びノツト回路13と
により第二の波形操作回路52が構成され、両回
路51,52とから無電圧検出部が構成されてい
る。
Furthermore, the inverter In1 and the knot circuit 13 constitute a second waveform manipulation circuit 52, and both circuits 51 and 52 constitute a no-voltage detection section.

短絡判別部 次に前記第一〜第三の短絡検出回路Xa,Xb,
Xcから出力されるデイジタル信号である短絡検
知信号と、前記無電圧判別回路51から第二の波
形操作回路52を介して無電圧検出信号を入力す
る短絡判別部について説明する。
Short circuit determination section Next, the first to third short circuit detection circuits Xa, Xb,
A description will be given of the short-circuit detection section which inputs the short-circuit detection signal, which is a digital signal outputted from Xc, and the no-voltage detection signal from the no-voltage discrimination circuit 51 via the second waveform manipulation circuit 52.

前記各短絡検出回路Xa,Xb,Xcにおけるダ
イオードD1のマイナス端子は互いに接続される
とともに、同ダイオードD1のマイナス端子は第
一の波形操作回路としてのアンド回路8及び抵抗
R9を介して短絡検出用ゲート回路としてのアン
ド回路9の一方の入力端子に接続されている。同
ダイオードD1のマイナス端子と全波整流器6の
マイナス端子間には抵抗R8とコンデンサC4の
並列回路が接続され、CR回路の時定数により所
定時間前記アンド回路8の入力端子に論理値1に
対応する抵抗R8の電圧を印加するようになつて
いる。
The negative terminals of the diodes D1 in each of the short circuit detection circuits Xa, Xb, and Xc are connected to each other, and the negative terminals of the diodes D1 are connected to each other for short circuit detection via an AND circuit 8 as a first waveform manipulation circuit and a resistor R9. It is connected to one input terminal of an AND circuit 9 as a gate circuit. A parallel circuit of a resistor R8 and a capacitor C4 is connected between the negative terminal of the diode D1 and the negative terminal of the full-wave rectifier 6, and a logic value 1 is applied to the input terminal of the AND circuit 8 for a predetermined period of time due to the time constant of the CR circuit. A voltage is applied to the resistor R8.

前記抵抗R8及びコンデンサC4とにより信号
メモリ回路53が構成されている。
A signal memory circuit 53 is constituted by the resistor R8 and capacitor C4.

電源回路Zの出力端子P13(プラス端子)と
全波整流器6のマイナス端子間にはスイツチング
トランジスタTr3のコレクタ・エミツタとエミ
ツタを介して接続される抵抗R10との直列回路
が接続され、同抵抗R10の両端子間にはコンデ
ンサC5が並列に接続されている。前記スイツチ
ングトランジスタTr3のエミツタ端子は後記サ
イリスタSCR1のゲート端子に接続され、抵抗
R10の電圧を印加するようになつている。
Between the output terminal P13 (plus terminal) of the power supply circuit Z and the minus terminal of the full-wave rectifier 6, a series circuit consisting of a resistor R10 connected via the collector/emitter and emitter of the switching transistor Tr3 is connected. A capacitor C5 is connected in parallel between both terminals of R10. The emitter terminal of the switching transistor Tr3 is connected to the gate terminal of a thyristor SCR1, which will be described later, so that a voltage of a resistor R10 is applied thereto.

そして、前記スイツチングトランジスタTr3
のベース端子には前記アンド回路8の出力端子が
R11を介して接続されている。又、前記抵抗R
11のマイナス端子と全波整流器6のマイナス端
子間には抵抗R12が接続され、同抵抗R12の
電圧をスイツチングトランジスタTr3のベース
端子に印加するようになつている。
And the switching transistor Tr3
The base terminal of the AND circuit 8 is connected to the output terminal of the AND circuit 8 via R11. Moreover, the resistance R
A resistor R12 is connected between the negative terminal of the full-wave rectifier 11 and the negative terminal of the full-wave rectifier 6, and the voltage of the resistor R12 is applied to the base terminal of the switching transistor Tr3.

従つて、アンド回路8に論理値1に対応する信
号が所定時間入力されると、同アンド回路8はそ
の論理値1に対応して矩形波である論理値1に対
応する信号(短絡電流検知信号)をアンド回路9
に出力する。同アンド回路9はアンド回路8から
の論理値1に対応する信号が印加されている間に
前記無電圧検出回路51からの論理値1に対応す
る信号(無電圧検出信号)が印加されると、両信
号に基づいて論理値1に対応する第一のスイツチ
信号を出力する。すると、スイツチングトランジ
スタTr3のベース端子には前記第一のスイツチ
信号に基づいて抵抗R12の電圧が印加されるこ
とにより、同スイツチングトランジスタTr3は
オン動作(導通)する。
Therefore, when a signal corresponding to a logical value 1 is input to the AND circuit 8 for a predetermined period of time, the AND circuit 8 receives a signal corresponding to the logical value 1 (short circuit current detection) which is a rectangular wave in response to the logical value 1. signal) and circuit 9
Output to. The AND circuit 9 operates when a signal corresponding to a logic value 1 (non-voltage detection signal) from the no-voltage detection circuit 51 is applied while a signal corresponding to a logic value 1 from the AND circuit 8 is applied. , and output a first switch signal corresponding to a logical value of 1 based on both signals. Then, the voltage of the resistor R12 is applied to the base terminal of the switching transistor Tr3 based on the first switch signal, so that the switching transistor Tr3 is turned on (conducted).

前記信号メモリ回路53、アンド回路(第一の
波形操作回路)8、アンド回路(短絡検出用ゲー
ト回路)9とにより短絡判別部が構成されてい
る。
The signal memory circuit 53, the AND circuit (first waveform manipulation circuit) 8, and the AND circuit (gate circuit for short circuit detection) 9 constitute a short circuit determination section.

短絡表示器の駆動部 次に短絡表示器Haの駆動部について説明する。 Short circuit indicator drive Next, the driving section of the short circuit indicator Ha will be explained.

後記する電源回路Zの出力端子P13(プラス
端子)と第一の短絡検出回路Xaにおける全波整
流器6のマイナス端子間にはダイオードD2、充
電抵抗R13、駆動電源としてのコンデンサC6
の直列回路が接続され、常時コンデンサC6を充
電するようになつている。同コンデンサC6のプ
ラス端子と第一の検出回路Xaの全波整流器6の
マイナス端子間にはサイリスタSCR1のアノー
ド・カソード、ダイオードD3、及び短絡表示器
Haのセツト端子10・共通端子11の直列回路
が接続されている。又、短絡表示器Haのセツト
端子10・共通端子11間には駆動用フライホイ
ールダイオードD4が接続されている。
A diode D2, a charging resistor R13, and a capacitor C6 as a driving power source are connected between the output terminal P13 (plus terminal) of the power supply circuit Z (described later) and the minus terminal of the full-wave rectifier 6 in the first short circuit detection circuit Xa.
are connected in series to constantly charge the capacitor C6. Between the positive terminal of the capacitor C6 and the negative terminal of the full-wave rectifier 6 of the first detection circuit Xa are the anode and cathode of the thyristor SCR1, the diode D3, and the short circuit indicator
A series circuit of a set terminal 10 and a common terminal 11 of Ha is connected. Further, a driving flywheel diode D4 is connected between the set terminal 10 and the common terminal 11 of the short circuit indicator Ha.

従つて、スイツチングトランジスタTr3がオ
ン動作(導通)すると、前記コンデンサC5と抵
抗R10に電圧を印加する。その結果、コンデン
サC5と抵抗R10から前記サイリスタSCR1
のゲート端子に電圧を印加し、同サイリスタ
SCR1を導通させるようになつている。そして、
サイリスタSCR1の導通により、コンデンサC
6の電荷が放電され、短絡表示器Haに短絡表示
駆動電流を出力するようになつている。
Therefore, when the switching transistor Tr3 turns on (conducts), a voltage is applied to the capacitor C5 and the resistor R10. As a result, from capacitor C5 and resistor R10 the thyristor SCR1
By applying a voltage to the gate terminal of the thyristor,
It is designed to make SCR1 conductive. and,
Due to conduction of thyristor SCR1, capacitor C
6 is discharged, and a short circuit display drive current is output to the short circuit display Ha.

前記ダイオードD2、充電抵抗R13及びコン
デンサC6とにより表示駆動電源充電回路54が
構成されるとともに、前記抵抗R10、コンデン
サC5、サイリスタSCR1とにより第一のスイ
ツチング回路55(第2図参照)が構成されてい
る。
The diode D2, the charging resistor R13, and the capacitor C6 constitute a display driving power supply charging circuit 54, and the resistor R10, the capacitor C5, and the thyristor SCR1 constitute a first switching circuit 55 (see FIG. 2). ing.

後記する電源回路Zの出力端子P13(プラス
端子)と第一の短絡検出回路Xaにおける全波整
流器6のマイナス端子間には抵抗R18、スイツ
チングトランジスタTr4のコレクタ・エミツタ
の直列回路が接続されている。同スイツチングト
ランジスタTr4のベース端子と前記サイリスタ
SCR1のカソード端子間にはダイオードD5、
抵抗R19の直列回路が接続されている。さら
に、前記抵抗R19のマイナス端子と前記全波整
流器6のマイナス端子間には抵抗R20が接続さ
れ、スイツチングトランジスタTr4のベース端
子に抵抗R20の電圧を印加するようになつてい
る。
A resistor R18 and a series circuit of the collector and emitter of the switching transistor Tr4 are connected between the output terminal P13 (plus terminal) of the power supply circuit Z (described later) and the minus terminal of the full-wave rectifier 6 in the first short circuit detection circuit Xa. There is. The base terminal of the switching transistor Tr4 and the thyristor
Diode D5 is connected between the cathode terminal of SCR1,
A series circuit of resistor R19 is connected. Furthermore, a resistor R20 is connected between the negative terminal of the resistor R19 and the negative terminal of the full-wave rectifier 6, so that the voltage of the resistor R20 is applied to the base terminal of the switching transistor Tr4.

後記する電源回路Zの出力端子P13(プラス
端子)と第一の短絡検出回路Xaにおける全波整
流器6のマイナス端子間にはスイツチングトラン
ジスタTr5のエミツタ・コレクタ、抵抗R21
の直列回路が接続されている。さらに、前記抵抗
R21の両端子間にはコンデンサC7が接続さ
れ、同コンデンサC7のプラス端子には後記する
時限回路TのIC14のクリア端子22に対しダ
イオードD13を介して接続されている。
Between the output terminal P13 (plus terminal) of the power supply circuit Z (to be described later) and the minus terminal of the full-wave rectifier 6 in the first short-circuit detection circuit Xa, the emitter and collector of the switching transistor Tr5 and the resistor R21 are connected.
series circuit is connected. Further, a capacitor C7 is connected between both terminals of the resistor R21, and the positive terminal of the capacitor C7 is connected to a clear terminal 22 of an IC 14 of a time limit circuit T, which will be described later, via a diode D13.

前記スイツチングトランジスタTr5のベース
端子と前記スイツチングトランジスタTr4のコ
レクタ端子間には抵抗R22が接続され、前記ス
イツチングトランジスタTr4のコレクタ・エミ
ツタ間の電圧を同スイツチングトランジスタTr
5のベース端子に印加するようになつている。
A resistor R22 is connected between the base terminal of the switching transistor Tr5 and the collector terminal of the switching transistor Tr4, and controls the voltage between the collector and emitter of the switching transistor Tr4.
The voltage is applied to the base terminal of No. 5.

従つて、前記サイリスタSCR1が導通してい
ないときにはスイツチングトランジスタTr4、
及びスイツチングトランジスタTr5はオフ状態
である。そして、前記サイリスタSCR1が導通
すると、抵抗R20の電圧がスイツチングトラン
ジスタTr4のベース端子に印加されるため、同
スイツチングトランジスタTr4がオン動作(導
通)する。すると、スイツチングトランジスタ
Tr5のベース端子の電位が下がり、同スイツチ
ングトランジスタTr5はオン動作する。すると、
コンデンサC7と抵抗R21とからそのCR回路
の時定数によりクリア制御信号SG1が時限回路
T1のIC14のクリア端子22に出力される。
Therefore, when the thyristor SCR1 is not conductive, the switching transistors Tr4,
And the switching transistor Tr5 is in an off state. When the thyristor SCR1 becomes conductive, the voltage of the resistor R20 is applied to the base terminal of the switching transistor Tr4, so that the switching transistor Tr4 is turned on (conducted). Then, the switching transistor
The potential at the base terminal of Tr5 decreases, and the switching transistor Tr5 turns on. Then,
A clear control signal SG1 is output from the capacitor C7 and the resistor R21 to the clear terminal 22 of the IC14 of the time limit circuit T1 according to the time constant of the CR circuit.

前記ダイオードD5、抵抗R18〜R22、ス
イツチングトランジスタTr4,Tr5とにより電
圧増幅回路56が構成されている。
A voltage amplification circuit 56 is constituted by the diode D5, resistors R18 to R22, and switching transistors Tr4 and Tr5.

前記コンデンサC6のプラス端子と短絡表示器
Haのリセツト端子12間にはサイリスタSCR2
のアノード・カソード、ダイオードD6の直列回
路が接続されている。又、短絡表示器Haのリセ
ツト端子12・共通端子11間には復帰駆動用フ
ライホイールダイオードD7が接続されている。
前記サイリスタSCR2のゲート端子には後記す
る時限回路Tのシユミツト・トリガ回路SCが抵
抗R23、ダイオードD8を介して接続されてい
る。さらに、前記サイリスタSCR2のゲート端
子と全波整流器6のマイナス端子間には抵抗R2
4とコンデンサC8の並列回路が接続されてい
る。
The positive terminal of the capacitor C6 and the short circuit indicator
A thyristor SCR2 is connected between the reset terminal 12 of Ha.
A series circuit of the anode and cathode of and a diode D6 are connected. Further, a return drive flywheel diode D7 is connected between the reset terminal 12 and the common terminal 11 of the short circuit indicator Ha.
A Schmitt trigger circuit SC of a time limit circuit T to be described later is connected to the gate terminal of the thyristor SCR2 via a resistor R23 and a diode D8. Furthermore, a resistor R2 is connected between the gate terminal of the thyristor SCR2 and the negative terminal of the full-wave rectifier 6.
4 and a parallel circuit of capacitor C8 are connected.

従つて、シユミツト・トリガ回路SCから表示
復帰信号Sig4が出力されると、前記コンデンサ
C8と抵抗R24に電圧を印加する。その結果、
コンデンサC8と抵抗R24から前記サイリスタ
SCR2のゲート端子に電圧を印加し、同サイリ
スタSCR2を導通させるようになつている。そ
して、サイリスタSCR2の導通により、コンデ
ンサC6の電荷が放電され、短絡表示器Haに復
帰駆動電流を出力するようになつている。
Therefore, when the display return signal Sig4 is output from the Schmitt trigger circuit SC, a voltage is applied to the capacitor C8 and the resistor R24. the result,
From capacitor C8 and resistor R24 to the thyristor
A voltage is applied to the gate terminal of SCR2 to make the thyristor SCR2 conductive. As the thyristor SCR2 becomes conductive, the charge in the capacitor C6 is discharged, and a return drive current is output to the short circuit indicator Ha.

前記抵抗R24、コンデンサC8、サイリスタ
SCR2とによりスイツチング回路57(第2図
参照)が構成されている。
Said resistor R24, capacitor C8, thyristor
A switching circuit 57 (see FIG. 2) is constituted by the SCR2.

短絡表示器 ここで短絡表示器Haを第4図〜第6図につい
て詳細に説明する。
Short Circuit Indicator The short circuit indicator Ha will now be explained in detail with reference to FIGS. 4 to 6.

短絡表示器Haは複数の磁気反転表示器から構
成される。一つの磁気反転表示器は両端部がN極
及びS極に磁化されたデイスク15が回動軸16
を中心に回動可能に支承され、又、丸棒状のステ
ータ17がデイスク15のS極と対応する磁極部
17a及びデイスク15のN極と対応する磁極部
17bを有するように形成されている。なお、前
記ステータ17は保磁力の小さな材質にて形成す
るのが好ましい。前記両磁極部17a,17b間
には同磁極部17a,17bが第4図の状態にて
デイスク15の両端磁極に対し同極性に磁化され
るように共通端子11とセツト端子10に両端が
接続される駆動コイル18が巻回されている。
The short circuit indicator Ha is composed of a plurality of magnetic reversal indicators. In one magnetic reversal display, a disk 15 whose both ends are magnetized to N and S poles is connected to a rotating shaft 16.
A round bar-shaped stator 17 is formed to have a magnetic pole part 17a corresponding to the south pole of the disk 15 and a magnetic pole part 17b corresponding to the north pole of the disk 15. Note that the stator 17 is preferably formed of a material with low coercive force. Both ends of the magnetic pole parts 17a and 17b are connected to the common terminal 11 and the set terminal 10 so that the magnetic pole parts 17a and 17b are magnetized with the same polarity with respect to the magnetic poles at both ends of the disk 15 in the state shown in FIG. A driving coil 18 is wound thereon.

又、前記駆動コイル18に隣接して前記両磁極
部17a,17b間には同磁極部17a,17b
が第5図の状態にてデイスク15の両端磁極に対
し同極性に磁化されるように共通端子11とリセ
ツト端子12に接続される復帰駆動コイル19が
巻回されている。
Also, adjacent to the drive coil 18 and between the two magnetic pole portions 17a and 17b, there are magnetic pole portions 17a and 17b.
A return drive coil 19 connected to the common terminal 11 and the reset terminal 12 is wound so that it is magnetized to the same polarity as the magnetic poles at both ends of the disk 15 in the state shown in FIG.

前記デイスク15の表面15a及び裏面15b
には互いに異なる色の標識(この実施例では表面
15aは黒色、裏面15bは赤色)が表示されて
いる。
Front surface 15a and back surface 15b of the disk 15
Labels of different colors (in this embodiment, the front side 15a is black and the back side 15b is red) are displayed on the .

そして、各磁気反転表示器の駆動コイル18及
び復帰駆動コイル19は互いに並列に接続されて
いる(第6図参照)。
The drive coil 18 and return drive coil 19 of each magnetic reversal display are connected in parallel to each other (see FIG. 6).

従つて、短絡表示器Haにセツト端子10を介
して短絡表示駆動電流が流れると、各駆動コイル
18が励磁され、第5図に示すように磁極部17
aがS極に、磁極部17bがN極に磁化され、各
デイスク15はそのN極が磁極部17a(S極)
に、そのS極が磁極部17b(N極)に対向する
ように反転回動され、各デイスク15の裏面15
bに付された標識が外部へ一斉に表示(短絡表
示)される。
Therefore, when a short circuit display drive current flows through the short circuit display Ha through the set terminal 10, each drive coil 18 is excited, and the magnetic pole portion 17 is energized as shown in FIG.
a is magnetized as an S pole, and the magnetic pole part 17b is magnetized as an N pole, and the N pole of each disk 15 is magnetized as the magnetic pole part 17a (S pole).
Then, the S pole is reversely rotated so that it faces the magnetic pole part 17b (N pole), and the back surface 15 of each disk 15 is rotated.
The signs attached to b are displayed all at once to the outside (short-circuit display).

又、反対に短絡表示器Haにリセツト端子12
を介して復帰駆動電流が流れると、各復帰駆動コ
イル19は励磁され、第4図に示すように磁極部
17aがN極に、磁極部17bがS極に磁化さ
れ、各デイスク15はそのN極が磁極部17a
(N極)に、そのS極が磁極部17b(S極)に対
向するように反転回動され、各デイスク15の表
面21aに付された標識が外部へ一斉に定常表示
される。
In addition, on the contrary, reset terminal 12 is connected to the short circuit indicator Ha.
When the return drive current flows through the return drive coils 19, each return drive coil 19 is excited, and as shown in FIG. The pole is the magnetic pole part 17a
(N pole) and the S pole thereof faces the magnetic pole part 17b (S pole), and the marks attached to the surface 21a of each disk 15 are constantly displayed to the outside all at once.

位相比較判別回路 次に位相比較判別回路20について説明する。 Phase comparison discrimination circuit Next, the phase comparison and discrimination circuit 20 will be explained.

位相比較判別回路20は前記ZCT2の出力端
子P9,P10に接続されるとともに、ZPD3
の出力端子P11,P12に接続されている。
The phase comparison and discrimination circuit 20 is connected to the output terminals P9 and P10 of the ZCT2, and also connected to the output terminals P9 and P10 of the ZCT2.
is connected to output terminals P11 and P12 of.

第2図において同位相比較判別回路11は
ZCT2が零相電流を検出したときサージ吸収回
路58を介して出力する零相電流検出信号と、
ZPD3が零相電圧を検知したときにサージ吸収
回路59を介して出力する零相電圧検出信号とを
入力すると、位相比較回路60が両信号に基づい
て零相電流と零相電圧の位相比較を行なうように
なつている。
In FIG. 2, the in-phase comparison and discrimination circuit 11 is
A zero-sequence current detection signal outputted via the surge absorption circuit 58 when the ZCT2 detects a zero-sequence current;
When the zero-sequence voltage detection signal that is output via the surge absorption circuit 59 when the ZPD 3 detects the zero-sequence voltage is input, the phase comparison circuit 60 compares the phases of the zero-sequence current and zero-sequence voltage based on both signals. I'm starting to do it.

そして、位相判別回路61は前記位相比較回路
60の位相比較の結果零相電圧の位相を基準とし
て零相電流の位相が0〜110度進みに近い場合に
は地絡故障点が表示器の右側であるとして、制御
信号を出力するようになつている。反対に、位相
判別回路61は前記位相比較回路60の位相比較
の結果零相電流の位相が180度ずれているときに
は地絡故障点が表示器の左側であるとして制御信
号を出力するようになつている。
Then, as a result of the phase comparison of the phase comparison circuit 60, the phase discrimination circuit 61 determines that if the phase of the zero-sequence current is close to leading by 0 to 110 degrees with respect to the phase of the zero-sequence voltage as a reference, the ground fault fault point is on the right side of the display. It is designed to output a control signal. On the contrary, when the phase comparison of the phase comparison circuit 60 shows that the phase of the zero-sequence current is shifted by 180 degrees, the phase discrimination circuit 61 determines that the ground fault point is on the left side of the display and outputs a control signal. ing.

又、スイツチング回路62は前記位相判別回路
61の制御信号に基づきオン動作するようになつ
ている。さらに信号メモリ回路63は前記スイツ
チング回路62のオン動作に応答し、零相電流の
位相が0〜110度進みに近い場合には右側表示出
力端子P14から論理値1に対応する判定信号を
一定時間出力するようになつている。又、信号メ
モリ回路63は前記スイツチング回路62のオン
動作に応答し、零相電流の位相が180度ずれてい
るときには地絡故障点が表示器の左側であるとし
て左側表示出力端子P15から論理値1に対応す
る判定信号を一定時間出力するようになつてい
る。
Further, the switching circuit 62 is turned on based on the control signal from the phase discrimination circuit 61. Further, the signal memory circuit 63 responds to the ON operation of the switching circuit 62, and outputs a judgment signal corresponding to the logical value 1 from the right display output terminal P14 for a certain period of time when the phase of the zero-sequence current is close to leading by 0 to 110 degrees. It is now output. In addition, the signal memory circuit 63 responds to the ON operation of the switching circuit 62, and when the phase of the zero-sequence current is 180 degrees out of phase, the signal memory circuit 63 assumes that the ground fault point is on the left side of the display and outputs a logical value from the left display output terminal P15. A determination signal corresponding to 1 is output for a certain period of time.

前記サージ吸収回路58,59、位相比較回路
60、位相判別回路61、スイツチング回路62
及び信号メモリ回路63とにより位相比較判別回
路20が構成されている。
The surge absorption circuits 58 and 59, the phase comparison circuit 60, the phase discrimination circuit 61, and the switching circuit 62
and the signal memory circuit 63 constitute the phase comparison and discrimination circuit 20.

地絡方向表示器の駆動部 前記右側表示出力端子P14には地絡検出用ゲ
ート回路としてのアンド回路21の入力端子が接
続され、右側表示出力端子P14から論理値1に
対応する判定信号を入力すると、その出力端子か
ら論理値1に対応する第二のスイツチ信号を印加
するようになつている。
Driving unit of ground fault direction indicator The input terminal of an AND circuit 21 as a gate circuit for ground fault detection is connected to the right display output terminal P14, and a judgment signal corresponding to a logical value of 1 is input from the right display output terminal P14. Then, a second switch signal corresponding to the logical value 1 is applied from the output terminal.

電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはダイオードD9、充電抵
抗R25、駆動電源としてのコンデンサC9の直
列回路が接続され、常時コンデンサC9を充電す
るようになつている。
A series circuit of a diode D9, a charging resistor R25, and a capacitor C9 as a drive power source is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16, so that the capacitor C9 is constantly charged.

前記ダイオードD9、充電抵抗R25、コンデ
ンサC9とにより第2図における表示駆動電源充
電回路64が構成されている。
The diode D9, charging resistor R25, and capacitor C9 constitute a display drive power supply charging circuit 64 in FIG.

同コンデンサC9のプラス端子と右側表示を行
なう右側方向表示器Hb1のセツト端子10間に
はサイリスタSCR3、ダイオードD10の直列
回路が接続され、コンデンサC9のマイナス端子
は右側方向表示器Hb1の共通端子11に接続さ
れている。又、右側方向表示器Hb1のセツト端
子10・共通端子11間には駆動用フライホイー
ルダイオードD11が接続されている。
A series circuit of a thyristor SCR3 and a diode D10 is connected between the positive terminal of the capacitor C9 and the set terminal 10 of the right direction indicator Hb1 that displays the right direction, and the negative terminal of the capacitor C9 is connected to the common terminal 11 of the right direction indicator Hb1. It is connected to the. Further, a driving flywheel diode D11 is connected between the set terminal 10 and the common terminal 11 of the right direction indicator Hb1.

電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはスイツチングトランジス
タTr6のコレクタ、エミツタとエミツタを介し
て接続される抵抗R26との直列回路が接続され
ている。同抵抗R26の両端子にはコンデンサC
10が並列に接続されている。前記スイツチング
トランジスタTr6はそのエミツタ端子がサイリ
スタSCR3のゲート端子に接続されるとともに
ベース端子が前記アンド回路21の出力端子が抵
抗R27を介して接続されている。さらに、前記
抵抗R27のマイナス端子とアース端子P16間
には抵抗R28が接続され、前記スイツチングト
ランジスタTr6のベース端子に電圧を印加する
ようになつている。
A series circuit of a resistor R26 connected to the collector and emitter of a switching transistor Tr6 via the emitter is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16. A capacitor C is connected to both terminals of the resistor R26.
10 are connected in parallel. The switching transistor Tr6 has its emitter terminal connected to the gate terminal of the thyristor SCR3, and its base terminal connected to the output terminal of the AND circuit 21 via a resistor R27. Further, a resistor R28 is connected between the negative terminal of the resistor R27 and the ground terminal P16, and applies a voltage to the base terminal of the switching transistor Tr6.

従つて、前記アンド回路21から論理値1に対
応する第二のスイツチ信号が出力されると抵抗R
28の電圧がスイツチングトランジスタTr6の
ベース端子に印加される。この結果、同スイツチ
ングトランジスタTr6はオン動作(導通)され、
前記コンデンサC10と抵抗R26に電圧が印加
される。その結果、コンデンサC10と抵抗R2
6から前記サイリスタSCR3のゲート端子に電
圧を印加し、同サイリスタSCR3を導通させる。
そして、サイリスタSCR3の導通により、コン
デンサC9の電荷が放電され、前記右側方向表示
器Hb1に地絡方向表示信号としての地絡表示駆
動電流を出力するようになつている。
Therefore, when the second switch signal corresponding to the logical value 1 is output from the AND circuit 21, the resistor R
A voltage of 28 is applied to the base terminal of the switching transistor Tr6. As a result, the switching transistor Tr6 is turned on (conducted),
A voltage is applied to the capacitor C10 and the resistor R26. As a result, capacitor C10 and resistor R2
A voltage is applied from 6 to the gate terminal of the thyristor SCR3 to make the thyristor SCR3 conductive.
As the thyristor SCR3 becomes conductive, the charge in the capacitor C9 is discharged, and a ground fault display drive current as a ground fault direction display signal is outputted to the right direction indicator Hb1.

前記抵抗R26〜R28、スイツチングトラン
ジスタTr6、コンデンサC10、及びサイリス
タSCR3とにより、第2図における第二スイツ
チング回路65が構成されている。
A second switching circuit 65 in FIG. 2 is constituted by the resistors R26 to R28, the switching transistor Tr6, the capacitor C10, and the thyristor SCR3.

又、後記する電源回路Zの出力端子P13(プ
ラス端子)とアース端子P16間には抵抗R2
9、スイツチングトランジスタTr7のコレク
タ・エミツタの直列回路が接続されている。同ス
イツチングトランジスタTr7のベース端子と前
記サイリスタSCR3のカソード端子間にはダイ
オードD12、抵抗R30の直列回路が接続され
ている。さらに、前記抵抗R30のマイナス端子
とアース端子P16間には抵抗R31が接続さ
れ、スイツチングトランジスタTr7のベース端
子に抵抗R31の電圧を印加するようになつてい
る。
In addition, a resistor R2 is connected between the output terminal P13 (positive terminal) of the power supply circuit Z to be described later and the earth terminal P16.
9. A series circuit of the collector and emitter of the switching transistor Tr7 is connected. A series circuit of a diode D12 and a resistor R30 is connected between the base terminal of the switching transistor Tr7 and the cathode terminal of the thyristor SCR3. Furthermore, a resistor R31 is connected between the negative terminal of the resistor R30 and the ground terminal P16, and the voltage of the resistor R31 is applied to the base terminal of the switching transistor Tr7.

後記する電源回路Zの出力端子P13(プラス
端子)とアース端子間にはスイツチングトランジ
スタTr8のエミツタ・コレクタ、抵抗R32の
直列回路が接続されている。さらに、前記抵抗R
32の両端子間にはコンデンサC11が接続さ
れ、同コンデンサC11のプラス端子には後記す
る時限回路TのIC14のクリア端子22がダイ
オードD14を介して接続されている。
A series circuit consisting of the emitter and collector of a switching transistor Tr8 and a resistor R32 is connected between an output terminal P13 (plus terminal) of a power supply circuit Z (to be described later) and a ground terminal. Furthermore, the resistance R
A capacitor C11 is connected between both terminals of the capacitor C11, and a clear terminal 22 of an IC14 of a time limit circuit T, which will be described later, is connected to the positive terminal of the capacitor C11 via a diode D14.

前記スイツチングトランジスタTr8のベース
端子と前記スイツチングトランジスタTr7のコ
レクタ端子間には抵抗R33が接続され、前記ス
イツチングトランジスタTr7のコレクタ・エミ
ツタ間の電圧を同スイツチングトランジスタTr
8のベース端子に印加するようになつている。
A resistor R33 is connected between the base terminal of the switching transistor Tr8 and the collector terminal of the switching transistor Tr7, and controls the voltage between the collector and emitter of the switching transistor Tr7.
The voltage is applied to the base terminal of No. 8.

従つて、前記サイリスタSCR3が導通してい
ないときにはスイツチングトランジスタTr7及
びスイツチングトランジスタTr8はオフ状態で
ある。そして、前記サイリスタSCR3が導通す
ると、抵抗R31の電圧がスイツチングトランジ
スタTr7のベース端子に印加されるため、同ス
イツチングトランジスタTr7がオン動作(導通)
する。
Therefore, when the thyristor SCR3 is not conductive, the switching transistor Tr7 and the switching transistor Tr8 are in an off state. When the thyristor SCR3 becomes conductive, the voltage of the resistor R31 is applied to the base terminal of the switching transistor Tr7, so that the switching transistor Tr7 turns on (conducts).
do.

すると、スイツチングトランジスタTr8のベ
ース端子の電位が下がり、同スイツチングトラン
ジスタTr8はオン動作する。すると、コンデン
サC11と抵抗R32とからそのCR回路の時定
数によりクリア制御信号SG2が時限回路TのIC
14のクリア端子22に出力する。
Then, the potential at the base terminal of the switching transistor Tr8 decreases, and the switching transistor Tr8 turns on. Then, the clear control signal SG2 is output from the capacitor C11 and the resistor R32 to the IC of the time limit circuit T by the time constant of the CR circuit.
The signal is output to the clear terminal 22 of 14.

前記ダイオードD12、抵抗R29〜R33、
スイツチングトランジスタTr7,Tr8とにより
出か電圧増幅回路66が構成されている。
The diode D12, the resistors R29 to R33,
An output voltage amplification circuit 66 is constituted by switching transistors Tr7 and Tr8.

電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはダイオードD20、充電
抵抗R43、復帰駆動電源としてのコンデンサC
15の直列回路が接続され、常時コンデンサC1
5を充電するようになつている。
A diode D20, a charging resistor R43, and a capacitor C as a return drive power source are connected between the output terminal P13 (positive terminal) of the power supply circuit Z and the ground terminal P16.
15 series circuits are connected, and the capacitor C1 is always connected.
5 is now charged.

前記ダイオードD20、充電抵抗R43、コン
デンサC15により第2図における復帰駆動電源
充電回路67が構成されている。
The diode D20, the charging resistor R43, and the capacitor C15 constitute a recovery drive power supply charging circuit 67 in FIG.

前記コンデンサC15のプラス端子と右側方向
表示器Hb1のリセツト端子12間には前記サイ
リスタSCR5のアノード・カソード、ダイオー
ドD21の直列回路が接続されている。又、右側
方向表示器Haのリセツト端子12・共通端子1
1間には復帰駆動用フライホイールダイオードD
22が接続されている。前記サイリスタSCR5
のゲート端子には後記する時限回路Tのシユミツ
ト・トリガ回路SCが抵抗R23、ダイオードD
23を介して接続されている。さらに、前記サイ
リスタSCR5のゲート端子とアース端子P16
間には抵抗R44とコンデンサC16の並列回路
が接続されている。
A series circuit consisting of the anode and cathode of the thyristor SCR5 and a diode D21 is connected between the positive terminal of the capacitor C15 and the reset terminal 12 of the right direction indicator Hb1. In addition, the reset terminal 12 and common terminal 1 of the right direction indicator Ha
Between 1 and 1 is a flywheel diode D for return drive.
22 are connected. Said thyristor SCR5
The Schmitt trigger circuit SC of the time limit circuit T, which will be described later, is connected to the gate terminal of the resistor R23 and the diode D.
23. Furthermore, the gate terminal of the thyristor SCR5 and the ground terminal P16
A parallel circuit of a resistor R44 and a capacitor C16 is connected between them.

従つて、シユミツト・トリガ回路SCから表示
復帰信号Sig4が出力されると、前記コンデンサ
C16と抵抗R44に電圧を印加する。その結
果、コンデンサC16と抵抗R44から前記サイ
リスタSCR5のゲート端子に電圧を印加し、同
サイリスタSCR5を導通させるようになつてい
る。そして、サイリスタSCR5の導通により、
コンデンサC15の電荷が放電され、右側方向表
示器Hb1に復帰駆動電流を出力する。
Therefore, when the display return signal Sig4 is output from the Schmitt trigger circuit SC, a voltage is applied to the capacitor C16 and the resistor R44. As a result, a voltage is applied from the capacitor C16 and the resistor R44 to the gate terminal of the thyristor SCR5, thereby making the thyristor SCR5 conductive. Then, due to conduction of thyristor SCR5,
The charge in the capacitor C15 is discharged, and a return drive current is output to the right direction indicator Hb1.

前記抵抗R44、コンデンサC16、サイリス
タSCR5とにより第2図におけるスイツチング
回路68が構成されている。
A switching circuit 68 in FIG. 2 is constituted by the resistor R44, capacitor C16, and thyristor SCR5.

又、前記コンデンサC11のプラス端子は後記
左側方向表示器Hb2用の復帰駆動用のサイリス
タSCR6のゲート端子に対しダイオードD24
を介して接続されている。そして、スイツチング
トランジスタTr8がオン動作した場合にサイリ
スタSCR6がオン動作するゲートトリガ電圧を
印加するようになつている。
Further, the positive terminal of the capacitor C11 is connected to the diode D24 to the gate terminal of a thyristor SCR6 for return drive for the left direction indicator Hb2, which will be described later.
connected via. Then, when the switching transistor Tr8 is turned on, a gate trigger voltage is applied that turns on the thyristor SCR6.

同様に前記左側表示出力端子P15には地絡検
出用ゲート回路としてのアンド回路23の入力端
子が接続されている。すなわち、このアンド回路
23は左側表示出力端子P15から論理値1に対
応する判定信号を入力すると、その出力端子から
論理値1に対応する第二のスイツチ信号を印加す
るようになつている。
Similarly, the input terminal of an AND circuit 23 serving as a gate circuit for ground fault detection is connected to the left display output terminal P15. That is, when this AND circuit 23 receives a determination signal corresponding to a logical value 1 from the left display output terminal P15, it applies a second switch signal corresponding to a logical value 1 from its output terminal.

電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはダイオードD15、充電
抵抗R34、駆動電源としてのコンデンサC12
の直列回路が接続され、常時コンデンサC12を
充電するようになつている。
A diode D15, a charging resistor R34, and a capacitor C12 as a driving power source are connected between the output terminal P13 (positive terminal) of the power supply circuit Z and the ground terminal P16.
are connected in series to constantly charge the capacitor C12.

前記ダイオードD15、充電抵抗R34、コン
デンサC12とにより第2図における表示駆動電
源充電回路69が構成されている。
The diode D15, charging resistor R34, and capacitor C12 constitute a display drive power supply charging circuit 69 in FIG.

同コンデンサC12のプラス端子と左側表示を
行なう左側方向表示器Hb2のセツト端子10間
にはサイリスタSCR4、ダイオードD16の直
列回路が接続され、コンデンサ12のマイナス端
子は左側方向表示器Hb2の共通端子11に接続
されている。又、左側方向表示器Hb2のセツト
端子10・共通端子11間には駆動用フライホイ
ールダイオードD17が接続されている。
A series circuit of a thyristor SCR4 and a diode D16 is connected between the positive terminal of the capacitor C12 and the set terminal 10 of the left direction indicator Hb2 which displays the left direction, and the negative terminal of the capacitor 12 is connected to the common terminal 11 of the left direction indicator Hb2. It is connected to the. Further, a driving flywheel diode D17 is connected between the set terminal 10 and the common terminal 11 of the left direction indicator Hb2.

電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはスイツチングトランジス
タTr9のコレクタ・エミツタとエミツタを介し
て接続される抵抗R35との直列回路が接続され
ている。同抵抗R35の両端子にはコンデンサC
13が並列に接続されている。前記スイツチング
トランジスタTr9はそのエミツタ端子がサイリ
スタSCR4のゲート端子に接続されるとともに
ベース端子が前記アンド回路23の出力端子が抵
抗R36を介して接続されている。さらに、前記
抵抗R36のマイナス端子とアース端子P16間
には抵抗R37が接続され、前記スイツチングト
ランジスタTr9のベース端子に電圧を印加する
ようになつている。
A series circuit including a resistor R35 connected via the collector-emitter and emitter of a switching transistor Tr9 is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the earth terminal P16. A capacitor C is connected to both terminals of the resistor R35.
13 are connected in parallel. The switching transistor Tr9 has its emitter terminal connected to the gate terminal of the thyristor SCR4, and its base terminal connected to the output terminal of the AND circuit 23 via a resistor R36. Further, a resistor R37 is connected between the negative terminal of the resistor R36 and the ground terminal P16, and applies a voltage to the base terminal of the switching transistor Tr9.

従つて、前記アンド回路23から論理値1に対
応する第二のスイツチ信号が出力されると同第二
のスイツチ信号に基づいて抵抗R37の電圧がス
イツチングトランジスタTr9のベース端子に印
加される。この結果、同スイツチングトランジス
タTr9はオン動作(導通)され、前記コンデン
サC13と抵抗R35に電圧が印加される。その
結果、コンデンサC13と抵抗R35から前記サ
イリスタSCR4のゲート端子に電圧を印加し、
同サイリスタSCR4を導通させる。そして、サ
イリスタSCR4の導通により、コンデンサC1
2の電荷が放電され、前記左側方向表示器Hb2
に地絡方向表示信号としての地絡表示駆動電流を
出力するようになつている。
Therefore, when the second switch signal corresponding to the logical value 1 is output from the AND circuit 23, the voltage of the resistor R37 is applied to the base terminal of the switching transistor Tr9 based on the second switch signal. As a result, the switching transistor Tr9 is turned on (conducted), and a voltage is applied to the capacitor C13 and the resistor R35. As a result, a voltage is applied from the capacitor C13 and the resistor R35 to the gate terminal of the thyristor SCR4,
The same thyristor SCR4 is made conductive. Then, due to conduction of thyristor SCR4, capacitor C1
2 is discharged and the left direction indicator Hb2
A ground fault display drive current is output as a ground fault direction display signal.

前記抵抗R35〜R37、スイツチングトラン
ジスタTr9、コンデンサC13、及びサイリス
タSCR4とにより、第2図における第二のスイ
ツチング回路70が構成されている。
A second switching circuit 70 in FIG. 2 is constituted by the resistors R35 to R37, the switching transistor Tr9, the capacitor C13, and the thyristor SCR4.

又、後記する電源回路Zの出力端子P13(プ
ラス端子)とアース端子P16間には抵抗R3
8、スイツチングトランジスタTr10のコレク
タ・エミツタの直列回路が接続されている。同ス
イツチングトランジスタTr10のベース端子と
前記サイリスタSCR4のカソード端子間にはダ
イオードD18、抵抗R39の直列回路が接続さ
れている。さらに、前記抵抗R39のマイナス端
子とアース端子P16間には抵抗R40が接続さ
れ、スイツチングトランジスタTr10のベース
端子に抵抗R40の電圧を印加するようになつて
いる。
In addition, a resistor R3 is connected between the output terminal P13 (positive terminal) of the power supply circuit Z to be described later and the earth terminal P16.
8. A series circuit of the collector and emitter of the switching transistor Tr10 is connected. A series circuit of a diode D18 and a resistor R39 is connected between the base terminal of the switching transistor Tr10 and the cathode terminal of the thyristor SCR4. Furthermore, a resistor R40 is connected between the negative terminal of the resistor R39 and the ground terminal P16, and the voltage of the resistor R40 is applied to the base terminal of the switching transistor Tr10.

後記する電源回路Zの出力端子P13(プラス
端子)とアース端子間にはスイツチングトランジ
スタTr11のエミツタ・コレクタ、抵抗R41
の直列回路が接続されている。さらに、前記抵抗
R41の両端子間にはコンデンサC14が接続さ
れ、同コンデンサC14のプラス端子には後記す
る時限回路TのIC14のクリア端子22に対し
ダイオードD19を介して接続されている。
Between the output terminal P13 (positive terminal) of the power supply circuit Z (to be described later) and the ground terminal, the emitter and collector of the switching transistor Tr11 and the resistor R41 are connected.
series circuit is connected. Further, a capacitor C14 is connected between both terminals of the resistor R41, and the positive terminal of the capacitor C14 is connected to a clear terminal 22 of an IC14 of a time limit circuit T, which will be described later, via a diode D19.

前記スイツチングトランジスタTr11のベー
ス端子と前記スイツチングトランジスタTr10
のコレクタ端子間には抵抗R42が接続され、前
記スイツチングトランジスタTr10のコレク
タ・エミツタ間の電圧を同スイツチングトランジ
スタTr11のベース端子に印加するようになつ
ている。
The base terminal of the switching transistor Tr11 and the switching transistor Tr10
A resistor R42 is connected between the collector terminals of the switching transistor Tr10, and applies the voltage between the collector and emitter of the switching transistor Tr10 to the base terminal of the switching transistor Tr11.

従つて、前記サイリスタSCR4が導通してい
ないときにはスイツチングトランジスタTr10、
スイツチングトランジスタTr11はオフ状態で
ある。そして、前記サイリスタSCR4が導通す
ると、抵抗R40の電圧がスイツチングトランジ
スタTr10のベース端子に印加されるため、同
スイツチングトランジスタTr10がオン動作す
る。
Therefore, when the thyristor SCR4 is not conductive, the switching transistors Tr10,
The switching transistor Tr11 is in an off state. When the thyristor SCR4 becomes conductive, the voltage of the resistor R40 is applied to the base terminal of the switching transistor Tr10, so that the switching transistor Tr10 is turned on.

すると、スイツチングトランジスタTr11の
ベース端子の電位が下がり、同スイツチングトラ
ンジスタTr11はオン動作する。すると、コン
デンサC14と抵抗R41とからそのCR回路の
時定数によりクリア制御信号SG3が時限回路T
のIC14のクリア端子22に出力する。
Then, the potential at the base terminal of the switching transistor Tr11 decreases, and the switching transistor Tr11 is turned on. Then, the clear control signal SG3 is output from the capacitor C14 and the resistor R41 to the time limit circuit T by the time constant of the CR circuit.
output to the clear terminal 22 of the IC 14.

前記ダイオードD18、抵抗R38〜R41、
スイツチングトランジスタTr10,Tr11とに
より電圧増幅回路71が構成されている。
The diode D18, the resistors R38 to R41,
A voltage amplification circuit 71 is constituted by switching transistors Tr10 and Tr11.

電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはダイオードD25、充電
抵抗R45、復帰駆動電源としてのコンデンサC
17の直列回路が接続され、常時コンデンサC1
7を充電するようになつている。
A diode D25, a charging resistor R45, and a capacitor C as a return drive power source are connected between the output terminal P13 (positive terminal) of the power supply circuit Z and the ground terminal P16.
17 series circuits are connected, and the capacitor C1 is always connected.
7 is now charging.

前記ダイオードD25、充電抵抗R45、コン
デンサC17により第2図における復帰駆動電源
充電回路72が構成されている。
The diode D25, the charging resistor R45, and the capacitor C17 constitute the recovery drive power supply charging circuit 72 in FIG.

前記コンデンサC17のプラス端子と左側方向
表示器Hb2のリセツト端子12間には前記サイ
リスタSCR6のアノード・カソード、ダイオー
ドD26の直列回路が接続されている。又、左側
方向表示器Hb2のリセツト端子12・共通端子
11間には復帰駆動用フライホイールダイオード
D27が接続されている。前記サイリスタSCR
6のベース端子には後記する時限回路Tのシユミ
ツト・トリガ回路SCが抵抗R23、ダイオード
D28を介して接続されている。さらに、前記サ
イリスタSCR6のゲート端子とアース端子P1
6間には抵抗R46とコンデンサC18の並列回
路が接続されている。
A series circuit consisting of the anode and cathode of the thyristor SCR6 and a diode D26 is connected between the positive terminal of the capacitor C17 and the reset terminal 12 of the left direction indicator Hb2. Further, a return driving flywheel diode D27 is connected between the reset terminal 12 and the common terminal 11 of the left direction indicator Hb2. Said thyristor SCR
A Schmitt trigger circuit SC of a time limit circuit T, which will be described later, is connected to the base terminal of 6 through a resistor R23 and a diode D28. Furthermore, the gate terminal of the thyristor SCR6 and the ground terminal P1
6, a parallel circuit of a resistor R46 and a capacitor C18 is connected.

従つて、シユミツト・トリガ回路SCから表示
復帰信号Sig4が出力されると、前記コンデンサ
C18と抵抗R46に電圧を印加する。その結
果、コンデンサC18と抵抗R46から前記サイ
リスタSCR6のゲート端子に電圧を印加し、同
サイリスタSCR6を導通させるようになつてい
る。そして、サイリスタSCR6の導通により、
コンデンサC17の電荷が放電され、左側方向表
示器Hb2に復帰駆動電流を出力する。
Therefore, when the display return signal Sig4 is output from the Schmitt trigger circuit SC, a voltage is applied to the capacitor C18 and the resistor R46. As a result, a voltage is applied from the capacitor C18 and the resistor R46 to the gate terminal of the thyristor SCR6, making the thyristor SCR6 conductive. Then, due to conduction of thyristor SCR6,
The charge in the capacitor C17 is discharged, and a return drive current is output to the left direction indicator Hb2.

前記抵抗R46、コンデンサC18、サイリス
タSCR6とにより第2図におけるスイツチング
回路73が構成されている。
A switching circuit 73 in FIG. 2 is constituted by the resistor R46, capacitor C18, and thyristor SCR6.

又、前記コンデンサC14のプラス端子は後記
右側方向表示器Hb1用のサイリスタSCR5のゲ
ート端子に対しダイオードD29を介して接続さ
れている。そして、スイツチングトランジスタ
Tr11がオン動作した場合にサイリスタSCR5
がオン動作するゲートトリガ電圧を印加するよう
になつている。
Further, the positive terminal of the capacitor C14 is connected to the gate terminal of a thyristor SCR5 for the right direction indicator Hb1, which will be described later, via a diode D29. and switching transistor
When Tr11 turns on, thyristor SCR5
A gate trigger voltage is applied to turn on the gate.

地絡方向表示器 地絡方向表示器を構成する一対の右側方向表示
器Hb1、左側方向表示器Hb2は前記短絡表示器
Haと同一の構成になつており、両表示器Hb1,
Hb2にセツト端子10を介して地絡表示駆動電
流が流れると、各駆動コイル(図示しない)が励
磁されることにより、各デイスクの裏面に付され
た標識が外部へ一斉に表示(地絡方向表示)され
る。
Ground fault direction indicator The pair of right direction indicator Hb1 and left direction indicator Hb2 that constitute the ground fault direction indicator are the short circuit indicators.
It has the same configuration as Ha, and both displays Hb1,
When a ground fault display drive current flows through Hb2 through the set terminal 10, each drive coil (not shown) is energized, so that the marks attached to the back of each disk are displayed simultaneously to the outside (earth fault direction Is displayed.

又、反対に両表示器Hb1,Hb2にリセツト端
子12を介して復帰駆動電流が流れると、各復帰
駆動コイル(図示しない)は励磁されることによ
り、各デイスクの表面に付された標識が外部へ一
斉に定常表示される。
Conversely, when a return drive current flows through the reset terminals 12 to both indicators Hb1 and Hb2, each return drive coil (not shown) is energized, so that the mark attached to the surface of each disk is are constantly displayed all at once.

時限部 次に時限回路Tについて説明する。 time limit part Next, the time limit circuit T will be explained.

IC14には抵抗R50、コンデンサC20、
抵抗R51からなる発振回路74が接続され、同
IC14はその発振回路74の発振数を分割する
ようになつている。
IC14 has a resistor R50, a capacitor C20,
An oscillation circuit 74 consisting of a resistor R51 is connected and
The IC 14 is adapted to divide the number of oscillations of its oscillation circuit 74.

電源回路Zの出力端子P13(プラス端子)と
前記IC14のマイナス端子間にはスイツチング
トランジスタTr12のコレクタ・エミツタと、
エミツタを介して接続される抵抗R52との直列
回路が接続されている。なお、抵抗R52の両端
子に接続されるコンデンサC21はノイズ防止用
である。
Between the output terminal P13 (plus terminal) of the power supply circuit Z and the minus terminal of the IC14, there are connected the collector and emitter of the switching transistor Tr12,
A series circuit with a resistor R52 connected via an emitter is connected. Note that the capacitor C21 connected to both terminals of the resistor R52 is for noise prevention.

前記スイツチングトランジスタTr12のベー
ス端子にはIC14の出力端子が抵抗R53を介
して接続され、同スイツチングトランジスタTr
12のベース端子と前記第三の短絡検出回路Xc
における全波整流器6のマイナス端子間には抵抗
R54が接続され、同抵抗R54の電圧を前記ス
イツチングトランジスタTr12のベース端子に
印加するようになつている。
The output terminal of IC14 is connected to the base terminal of the switching transistor Tr12 via a resistor R53.
12 base terminal and the third short circuit detection circuit Xc
A resistor R54 is connected between the negative terminals of the full-wave rectifier 6, and the voltage of the resistor R54 is applied to the base terminal of the switching transistor Tr12.

又、電源回路Zの出力端子P13(プラス端
子)と前記IC14のマイナス端子間には抵抗R
55とスイツチングトランジスタTr13のコレ
クタ・エミツタとの直列回路が接続されている。
前記抵抗R52のプラス端子とスイツチングトラ
ンジスタTr13のベース端子間にはコンデンサ
C22が接続され、前記スイツチングトランジス
タTr13のベース端子と前記第三の短絡検出回
路Xcにおける全波整流器6のマイナス端子間に
は抵抗R56が接続されている。そして、前記コ
ンデンサC22と抵抗R56とにより微分回路が
構成されている。
In addition, a resistor R is connected between the output terminal P13 (positive terminal) of the power supply circuit Z and the negative terminal of the IC14.
55 and the collector/emitter of the switching transistor Tr13 are connected in series.
A capacitor C22 is connected between the positive terminal of the resistor R52 and the base terminal of the switching transistor Tr13, and a capacitor C22 is connected between the base terminal of the switching transistor Tr13 and the negative terminal of the full-wave rectifier 6 in the third short circuit detection circuit Xc. is connected to resistor R56. A differentiation circuit is constituted by the capacitor C22 and the resistor R56.

なお、前記ダイオードD13,D19,D14
のマイナス端子と第三の短絡検出回路Xcにおけ
る全波整流器6のマイナス端子間には抵抗R57
が接続されている。
Note that the diodes D13, D19, D14
A resistor R57 is connected between the negative terminal of the full-wave rectifier 6 in the third short-circuit detection circuit Xc.
is connected.

前記スイツチングトランジスタTr12,Tr1
3、コンデンサC21、抵抗R23、抵抗R53
〜R56、シユミツト・トリガ回路SCとにより
第2図における表示復帰信号発生回路75が構成
されている。
The switching transistors Tr12 and Tr1
3. Capacitor C21, resistor R23, resistor R53
.about.R56 and the Schmitt trigger circuit SC constitute a display return signal generation circuit 75 in FIG.

このIC14は前記各回路からのクリア制御信
号Sig1,Sig2,Sig3を入力すると、発振回路
の発振数の分割をクリアして、発振数の再分割を
開始するようになつている。そして、IC14は
所定数分割すると、すなわち、所定時間経過する
と、その出力端子から抵抗R53を介して所定時
間タイムアツプ信号を印加する。すると、抵抗R
54の電圧がスイツチングトランジスタTr12
のベース端子に印加されるため、スイツチングト
ランジスタTr12は前記タイムアツプ信号が印
加されている間オン動作(導通)され、前記コン
デンサC22と抵抗R56の微分回路に電圧が印
加される。
When this IC 14 receives clear control signals Sig1, Sig2, and Sig3 from the respective circuits, it clears the division of the number of oscillations of the oscillation circuit and starts re-dividing the number of oscillations. When the IC 14 is divided into a predetermined number of parts, that is, after a predetermined time has elapsed, a time-up signal is applied from its output terminal for a predetermined time via the resistor R53. Then, the resistance R
The voltage of 54 is applied to the switching transistor Tr12.
Since the voltage is applied to the base terminal of the switching transistor Tr12, the switching transistor Tr12 is turned on (conducted) while the time-up signal is applied, and a voltage is applied to the differentiation circuit of the capacitor C22 and the resistor R56.

その結果、所定時間タイムアツプ信号の立ち上
がりで同微分回路から前記スイツチングトランジ
スタTr13のゲート端子に電圧が印加されるた
めに、同スイツチングトランジスタTr13がコ
ンデンサC22と抵抗R56の時定数時間だけオ
ン動作(導通)されるようになつている。そし
て、スイツチングトランジスタTr13のオン・
オフ動作に基づいて、シユミツト・トリガ回路
SCは同シユミツト・トリガ回路SCに印加される
信号を波形成形し、各表示器Ha,Hb1,Hb2
に表示復帰信号Sig4を出力するようになつてい
る。
As a result, since a voltage is applied from the differentiating circuit to the gate terminal of the switching transistor Tr13 at the rise of the time-up signal for a predetermined period of time, the switching transistor Tr13 is turned on for the time constant of the capacitor C22 and the resistor R56 ( conduction). Then, the switching transistor Tr13 is turned on.
Schmitt trigger circuit based on off operation
SC waveforms the signal applied to the same Schmitt trigger circuit SC, and each display Ha, Hb1, Hb2
The display return signal Sig4 is outputted.

電源部 次に、電源部について説明すると、電源部は電
源回路Zと電源電圧チエツク回路78とから構成
されている。
Power Supply Section Next, the power supply section will be explained. The power supply section is composed of a power supply circuit Z and a power supply voltage check circuit 78.

電源回路Zは前記第三の短絡検出回路Xcにお
ける全波整流器6に設けられている。すなわち、
ダイオードアレイDaの両端子間にはトランジス
タTr14、ダイオードD30及び充電可能なバ
ツテリBの直列回路が接続されている。又、前記
トランジスタTr14のコレクタ端子・ベース端
子間には抵抗R58が接続され、又、トランジス
タTr14のベース端子と全波整流器6のマイナ
ス端子間にはツエナーダイオードZDが接続され
ている。
The power supply circuit Z is provided in the full-wave rectifier 6 in the third short-circuit detection circuit Xc. That is,
A series circuit of a transistor Tr14, a diode D30, and a rechargeable battery B is connected between both terminals of the diode array Da. Further, a resistor R58 is connected between the collector terminal and the base terminal of the transistor Tr14, and a Zener diode ZD is connected between the base terminal of the transistor Tr14 and the negative terminal of the full-wave rectifier 6.

前記ダイオードアレイDaにて第2図における
第一の定電圧回路76が構成されるとともに、抵
抗R58、トランジスタTr14及びツエナーダ
イオードZDとにより第二の定電圧回路77が構
成されている。
The diode array Da constitutes a first constant voltage circuit 76 in FIG. 2, and a second constant voltage circuit 77 is constituted by a resistor R58, a transistor Tr14, and a Zener diode ZD.

この電源回路ZはダイオードアレイDa2間の
順方向電圧を前記トランジスタTr14及びツエ
ナーダイオードZD等にてさらに定電圧化し、バ
ツテリBを充電するようになつている。
This power supply circuit Z further stabilizes the forward voltage across the diode array Da2 using the transistor Tr14, the Zener diode ZD, etc., and charges the battery B.

そして、定常の負荷電流が配電線Lに流れてい
るときは前記バツクアツプ用のバツテリBを消費
せず、負荷電流により前記各部に駆動電流を供給
するようになつている。そして、変電所の遮断器
がトリツプして配電線Lに負荷電流が流れなくな
つたときにはバツクアツプ用のバツテリBが各部
に必要な駆動電流を出力端子P13から供給する
ようになつている。
When a steady load current is flowing through the distribution line L, the backup battery B is not consumed, and the load current is used to supply drive current to the various parts. When the substation circuit breaker trips and load current no longer flows through the distribution line L, the backup battery B supplies the necessary drive current to each part from the output terminal P13.

電源電圧チエツク回路78について説明する。 The power supply voltage check circuit 78 will be explained.

前記バツテリBの両端子間には抵抗R59とト
ランジスタTr15のコレクタ・エミツタの直列
回路が接続されるとともに、抵抗R60、抵抗R
61の直列回路が接続されている。又、前記抵抗
R61の両端子にはコンデンサC23が接続さ
れ、さらに前記抵抗R61のプラス端子はトラン
ジスタTr15のベース端子に接続されて、同抵
抗R61の電圧をトランジスタTr15のベース
端子に印加するようになつている。
A series circuit of a resistor R59 and the collector-emitter of a transistor Tr15 is connected between both terminals of the battery B, and a resistor R60 and a resistor R
61 series circuits are connected. A capacitor C23 is connected to both terminals of the resistor R61, and the positive terminal of the resistor R61 is connected to the base terminal of the transistor Tr15 so that the voltage of the resistor R61 is applied to the base terminal of the transistor Tr15. It's summery.

前記バツテリBの両端子間にはダイオードD3
1、抵抗R62、バツテリチエツク表示器Hcの
共通端子28・セツト端子29、ダイオードD3
2及びスイツチングトランジスタTr16のコレ
クタ・エミツタが接続されている。又、バツテリ
チエツク表示器Hcのセツト端子29と共通端子
間にはフリーホイールダイオードD33が接続さ
れている。
A diode D3 is connected between both terminals of the battery B.
1. Resistor R62, battery check indicator Hc common terminal 28/set terminal 29, diode D3
2 and the collector and emitter of the switching transistor Tr16 are connected. Furthermore, a freewheel diode D33 is connected between the set terminal 29 and the common terminal of the battery check indicator Hc.

前記トランジスタTr15のコレクタ端子と前
記スイツチングトランジスタTr16のベース端
子間にはインバータIn2、ノツト回路25、コン
デンサC24、抵抗R63、アンド回路26及び
抵抗R64の直列回路が接続されている。そし
て、前記抵抗R63のプラス端子とバツテリBの
マイナス端子間には抵抗R65が接続され、又、
前記スイツチングトランジスタTr16のベース
端子とバツテリBのマイナス端子間には抵抗R6
6が接続されている。
A series circuit consisting of an inverter In2, a NOT circuit 25, a capacitor C24, a resistor R63, an AND circuit 26, and a resistor R64 is connected between the collector terminal of the transistor Tr15 and the base terminal of the switching transistor Tr16. A resistor R65 is connected between the positive terminal of the resistor R63 and the negative terminal of the battery B, and
A resistor R6 is connected between the base terminal of the switching transistor Tr16 and the negative terminal of the battery B.
6 is connected.

従つて、バツテリBが所定電圧を保持している
ときにはトランジスタTr15はベース端子に抵
抗R61の分圧が印加され、オン状態となつてい
る。そして、この状態のときにはインバータIn2
には論理値0に対応する信号が入力される。する
と、インバータIn2からは論理値1に対応する信
号をノツト回路25に印加し、同ノツト回路25
はその論理値1に対応する信号に基づいて論理値
0に対応する信号をコンデンサC24、抵抗R6
5,R63に印加する。アンド回路26は前記
CR回路からの論理値0に対応する信号を入力し、
その信号に基づいて論理値0に対応する信号をス
イツチングトランジスタTr16のベース端子に
印加するため、同スイツチングトランジスタTr
16はオフ状態となる。
Therefore, when the battery B holds a predetermined voltage, the transistor Tr15 is turned on because the voltage divided by the resistor R61 is applied to its base terminal. In this state, inverter In2
A signal corresponding to a logical value of 0 is input to. Then, a signal corresponding to the logical value 1 is applied from the inverter In2 to the not circuit 25, and the not circuit 25
Based on the signal corresponding to the logical value 1, the signal corresponding to the logical value 0 is connected to the capacitor C24 and the resistor R6.
5, apply to R63. The AND circuit 26 is
Input the signal corresponding to the logic value 0 from the CR circuit,
Based on the signal, a signal corresponding to the logical value 0 is applied to the base terminal of the switching transistor Tr16.
16 is in the off state.

反対に、バツテリBが所定電圧以下になつた場
合にはトランジスタTr15のベース端子には所
定のベース電圧が印加されないため、オフ状態と
なる。すると、インバータIn2には論理値1に対
応する信号が入力され、その信号に基づいてイン
バータIn2は論理値0に対応する信号をノツト回
路25に印加し、同ノツト回路25はその論理値
0に対応する信号に基づいて論理値1に対応する
信号をコンデンサC24、抵抗R65,R63に
印加する。アンド回路26は前記CR微分回路か
らの論理値1に対応する信号を入力し、その信号
に基づいて論理値1に対応する信号をスイツチン
グトランジスタTr16のベース端子に印加する
ため、同スイツチングトランジスタTr16はオ
ン状態となる。
On the other hand, when the battery B becomes lower than the predetermined voltage, the base terminal of the transistor Tr15 is turned off because the predetermined base voltage is not applied to the base terminal. Then, a signal corresponding to the logical value 1 is input to the inverter In2, and based on that signal, the inverter In2 applies a signal corresponding to the logical value 0 to the not circuit 25, and the not circuit 25 converts the logical value to 0. A signal corresponding to the logical value 1 is applied to the capacitor C24 and the resistors R65 and R63 based on the corresponding signal. The AND circuit 26 inputs the signal corresponding to the logic value 1 from the CR differentiation circuit, and based on that signal, applies the signal corresponding to the logic value 1 to the base terminal of the switching transistor Tr16. Tr16 is turned on.

前記バツテリチエツク表示器Hcのリセツト端
子30とバツテリBのマイナス端子間にはダイオ
ードD34及びスイツチングトランジスタTr1
7のコレクタ・エミツタが接続されている。
A diode D34 and a switching transistor Tr1 are connected between the reset terminal 30 of the battery check indicator Hc and the negative terminal of the battery B.
7 collector emitters are connected.

前記インバータIn2の出力端子と前記スイツチ
ングトランジスタTr17のベース端子間には、
ノツト回路32,33、コンデンサC25、抵抗
R67、アンド回路34及び抵抗R68の直列回
路が接続され、前記抵抗R67のプラス端子とバ
ツテリBのマイナス端子間には抵抗R69が接続
されている。又、前記スイツチングトランジスタ
Tr17のベース端子とバツテリBのマイナス端
子間には抵抗R70が接続されている。そして、
バツテリチエツク表示器Hcのリセツト端子30
と共通端子間にはフリーホイールダイオードD3
5が接続されている。
Between the output terminal of the inverter In2 and the base terminal of the switching transistor Tr17,
A series circuit consisting of knot circuits 32 and 33, a capacitor C25, a resistor R67, an AND circuit 34, and a resistor R68 is connected, and a resistor R69 is connected between the positive terminal of the resistor R67 and the negative terminal of the battery B. Further, the switching transistor
A resistor R70 is connected between the base terminal of Tr17 and the negative terminal of battery B. and,
Battery check indicator Hc reset terminal 30
A freewheeling diode D3 is connected between the
5 is connected.

従つて、ノツト回路32は前記インバータIn2
から論理値1に対応する信号を入力すると、同ノ
ツト回路32はその論理値1に対応する信号に基
づいて論理値0に対応する信号をノツト回路33
に印加し、同ノツト回路32は同信号に基づいて
論理値1に対応する信号をコンデンサC25、抵
抗R67,R69に印加する。アンド回路34は
前記CR微分回路からの論理値1に対応する信号
を入力し、その信号に基づいて論理値1に対応す
る信号をスイツチングトランジスタTr16のベ
ース端子に印加するため、同スイツチングトラン
ジスタTr16はオン状態となる。
Therefore, the knot circuit 32 connects the inverter In2.
When a signal corresponding to a logical value 1 is input from the not circuit 32, the not circuit 32 inputs a signal corresponding to a logical value 0 to the not circuit 33 based on the signal corresponding to the logical value 1.
Based on the same signal, the NOT circuit 32 applies a signal corresponding to the logical value 1 to the capacitor C25 and the resistors R67 and R69. The AND circuit 34 inputs the signal corresponding to the logic value 1 from the CR differentiation circuit, and based on that signal, applies the signal corresponding to the logic value 1 to the base terminal of the switching transistor Tr16. Tr16 is turned on.

反対に、インバータIn2が論理値0に対応する
信号をノツト回路32に出力すると、ノツト回路
32はその論理値0に対応する信号に基づいて論
理値1に対応する信号をノツト回路33に出力
し、同ノツト回路33は同信号に基づいて論理値
0に対応する信号をコンデンサC25、抵抗R6
7,R69に印加する。アンド回路34は前記
CR回路からの論理値0に対応する信号を入力し、
その信号に基づいて論理値0に対応する信号をス
イツチングトランジスタTr16のベース端子に
印加するため、同スイツチングトランジスタTr
16はオフ状態となる。
Conversely, when the inverter In2 outputs a signal corresponding to a logical value of 0 to the NOT circuit 32, the NOT circuit 32 outputs a signal corresponding to a logical value of 1 to the NOT circuit 33 based on the signal corresponding to the logical value of 0. , the same knot circuit 33 sends a signal corresponding to the logical value 0 to the capacitor C25 and the resistor R6 based on the same signal.
7, apply to R69. The AND circuit 34 is
Input the signal corresponding to the logic value 0 from the CR circuit,
Based on the signal, a signal corresponding to the logical value 0 is applied to the base terminal of the switching transistor Tr16.
16 is in the off state.

バツテリチエツク表示器 前記バツテリチエツク表示器Hcは前記短絡表
示器Haとほぼ同様の構成になつており、共通端
子28・セツト端子29を介して表示駆動電流が
流れると、駆動コイル(図示しない)が励磁され
ることにより、デイスクの裏面に付された標識が
外部へ表示してバツテリBの電圧が低下したこと
を示す。
Battery Check Indicator The battery check indicator Hc has almost the same configuration as the short circuit indicator Ha, and when a display drive current flows through the common terminal 28 and the set terminal 29, a drive coil (not shown) is activated. By being excited, a mark attached to the back surface of the disk is displayed to the outside to indicate that the voltage of battery B has decreased.

又、反対に共通端子28・リセツト端子12を
介してリセツト駆動電流が流れると、バツテリチ
エツク表示器Hcは復帰駆動コイル(図示しない)
は励磁されることにより、デイスクの表面に付さ
れた標識が外部へ表示され、バツテリBが所定の
電圧値を保持していることを示す。
Conversely, when a reset drive current flows through the common terminal 28 and the reset terminal 12, the battery check indicator Hc is activated by a return drive coil (not shown).
When B is excited, a mark attached to the surface of the disk is displayed to the outside, indicating that battery B maintains a predetermined voltage value.

実施例の作用 以上のように構成された短絡地絡方向検出表示
装置の制御回路の作用について説明する。
Operation of the Embodiment The operation of the control circuit of the short-circuit/ground fault direction detection and display device configured as described above will be explained.

さて、配電線Lに定常の負荷電流が流れている
場合には電源回路Zにおいては第三の電流変成器
CT3から若干の変成電流が出力され、その変成
電流は全波整流器6により全波整流され、電源回
路ZのバツテリBを充電する。さらに、電源回路
Zは各回路Xa,Xb,20の駆動電源として又表
示駆動用の電源としてコンデンサC6,C9,C
12,C15,C17を充電する。
Now, when a steady load current is flowing through the distribution line L, the third current transformer is used in the power supply circuit Z.
A small amount of transformed current is output from the CT 3, and the transformed current is full-wave rectified by the full-wave rectifier 6 to charge the battery B of the power supply circuit Z. Furthermore, the power supply circuit Z is connected to capacitors C6, C9, and C as a driving power source for each circuit Xa,
12, C15, and C17.

又、このとき第一及び第二の短絡検出回路Xa,
Xbにおいては第一、及び第二の電流変成器CT
1,CT2から同じく若干の変成電流が出力され、
その変成電流は全波整流器6にて全波整流された
後その大部分が抵抗R1にて消費され、一方、第
三の短絡検出回路Xcにおいては、抵抗R1、抵
抗R14及びダイオードアレイDaにて消費され
る。
Also, at this time, the first and second short circuit detection circuits Xa,
In Xb, the first and second current transformer CT
1. A small amount of metamorphic current is also output from CT2,
After the transformed current is full-wave rectified by the full-wave rectifier 6, most of it is consumed by the resistor R1, while in the third short-circuit detection circuit Xc, the resistor R1, resistor R14, and diode array Da consumed.

そして、この状態では変電所の遮断器はトリツ
プする電流でないため、又、各回路のサイリスタ
SCR1〜サイリスタSCR6はオフ状態である。
In this state, the current does not trip in the substation circuit breaker, and the thyristor in each circuit
SCR1 to thyristor SCR6 are in the off state.

この状態で例えば第一の電流変成器CT1が取
着されている配電線Lに変電所の遮断器がトリツ
プ可能な短絡電流が流れると、第一の電流変成器
CT1から第一の短絡検出回路Xaに変成電流が出
力される。そして、この変成電流は全波整流器6
にて全波整流されて、フオトカプラPCはその全
波整流されたアナログ信号を入力し、発光ダイオ
ードLED及びフオトトランジスタPTrによりデ
イジタル出力する。すると、スイツチングトラン
ジスタTr1はベース端子に印加されるデイジタ
ル信号のレベルが所定値以上の場合にオン動作す
る。その結果、抵抗R8とコンデンサC4のCR
回路の時定数により抵抗R8の電圧が所定時間ア
ンド回路8に論理値1に対応する信号として印加
される。
In this state, for example, if a short circuit current that can trip a substation circuit breaker flows through the distribution line L to which the first current transformer CT1 is attached, the first current transformer
A transformed current is output from CT1 to the first short circuit detection circuit Xa. Then, this transformed current is passed through the full-wave rectifier 6
The full-wave rectified analog signal is input to the photocoupler PC, and digitally outputted by the light-emitting diode LED and the phototransistor PTr. Then, the switching transistor Tr1 is turned on when the level of the digital signal applied to the base terminal is equal to or higher than a predetermined value. As a result, the CR of resistor R8 and capacitor C4 is
Due to the time constant of the circuit, the voltage of the resistor R8 is applied to the AND circuit 8 for a predetermined period of time as a signal corresponding to a logical value of 1.

従つて、同アンド回路8はその論理値1に対応
して矩形波である論理値1に対応する信号(短絡
電流検知信号)をアンド回路9に出力する。
Therefore, the AND circuit 8 outputs a rectangular wave signal (short-circuit current detection signal) corresponding to the logic value 1 to the AND circuit 9 in response to the logic value 1.

一方、前記短絡電流により変電所の遮断器がト
リツプし、その結果、配電線Lが無電圧となる
と、第三の短絡検出回路Xcにおけるダイオード
アレイDa間の電圧が無電圧となるため、トラン
ジスタTr2のベース端子には前記抵抗R16の
電圧(すなわち無電圧)が印加され、トランジス
タTr2はオフ動作する。すると、トランジスタ
Tr2がオフ状態のため、前記インバータIn1に
はトランジスタTr2のコレクタ・エミツタ間の
電圧、すなわち、論理値1に対応する信号が印加
される。
On the other hand, when the circuit breaker of the substation is tripped by the short circuit current, and as a result, the distribution line L becomes voltageless, the voltage across the diode array Da in the third short circuit detection circuit Xc becomes voltageless, so that the transistor Tr2 The voltage of the resistor R16 (ie, no voltage) is applied to the base terminal of the transistor Tr2, and the transistor Tr2 is turned off. Then, the transistor
Since Tr2 is in an off state, a voltage between the collector and emitter of transistor Tr2, that is, a signal corresponding to a logic value of 1 is applied to the inverter In1.

従つて、インバータIn1の出力端子からは論理
値0に対応する信号が出力され、ノツト回路13
はその論理値0に対応する信号に基づいて波形を
矩形化し、論理値1に対応する信号(無電圧検出
信号)を出力する。
Therefore, a signal corresponding to the logic value 0 is output from the output terminal of the inverter In1, and the not circuit 13
rectangles the waveform based on the signal corresponding to the logical value 0, and outputs a signal (no-voltage detection signal) corresponding to the logical value 1.

同アンド回路9は前記アンド回路8からの論理
値1に対応する信号が印加されている間に前記無
電圧検出回路51からの論理値1に対応する信号
(無電圧検出信号)が印加されると、両信号に基
づいて同じく論理値1に対応する第一のスイツチ
信号を出力する。すると、スイツチングトランジ
スタTr3のベース端子には前記第一のスイツチ
信号に基づいて抵抗R12の電圧が印加されるこ
とにより、同スイツチングトランジスタTr3は
オン動作(導通)する。
The AND circuit 9 receives a signal (no-voltage detection signal) corresponding to a logic value 1 from the no-voltage detection circuit 51 while a signal corresponding to a logic value 1 from the AND circuit 8 is applied. Based on both signals, the first switch signal corresponding to the logic value 1 is output. Then, the voltage of the resistor R12 is applied to the base terminal of the switching transistor Tr3 based on the first switch signal, so that the switching transistor Tr3 is turned on (conducted).

すると、前記コンデンサC5と抵抗R10に電
圧を印加する。その結果、コンデンサC5と抵抗
R10から前記サイリスタSCR1のゲート端子
に電圧を印加し、同サイリスタSCR1を導通さ
せる。そして、サイリスタSCR1の導通により、
コンデンサC6の電荷が放電され、短絡表示器
Haに短絡表示駆動電流を出力する。
Then, a voltage is applied to the capacitor C5 and the resistor R10. As a result, a voltage is applied from the capacitor C5 and the resistor R10 to the gate terminal of the thyristor SCR1, making the thyristor SCR1 conductive. Then, due to conduction of thyristor SCR1,
The charge on capacitor C6 is discharged and the short circuit indicator
Outputs the short circuit display drive current to Ha.

この短絡表示駆動電流により短絡表示器Haは
短絡表示を行う。
This short circuit display drive current causes the short circuit indicator Ha to display a short circuit.

又、前記サイリスタSCR1が導通すると、抵
抗R20の電圧がスイツチングトランジスタTr
4のベース端子に印加されるため、同スイツチン
グトランジスタTr4がオン動作(導通)する。
すると、スイツチングトランジスタTr5のベー
ス端子に電圧が印加され、同スイツチングトラン
ジスタTr5はオン動作する。すると、コンデン
サC9と抵抗R21とからそのCR回路の時定数
によりクリア制御信号が時限回路TのIC14の
クリア端子22に出力される。
Furthermore, when the thyristor SCR1 becomes conductive, the voltage across the resistor R20 is applied to the switching transistor Tr.
Since the voltage is applied to the base terminal of the switching transistor Tr4, the switching transistor Tr4 is turned on (conducted).
Then, a voltage is applied to the base terminal of the switching transistor Tr5, and the switching transistor Tr5 is turned on. Then, a clear control signal is output from the capacitor C9 and the resistor R21 to the clear terminal 22 of the IC14 of the time limit circuit T according to the time constant of the CR circuit.

IC14は前記クリア制御信号を入力すると、
発振回路の発振数の分割をクリアして、発振数の
再分割を開始する。そして、IC14は所定時間
経過すると、その出力端子から抵抗R53を介し
て所定時間タイムアツプ信号を印加する。する
と、抵抗R54の電圧がスイツチングトランジス
タTr12のベース端子に印加されるため、スイ
ツチングトランジスタTr12は前記タイムアツ
プ信号が印加されている間オン動作(導通)さ
れ、前記コンデンサ22と抵抗R56の微分回路
に電圧が印加される。
When IC14 inputs the clear control signal,
Clear the division of the oscillation number of the oscillation circuit and start re-division of the oscillation number. When a predetermined time has elapsed, the IC 14 applies a time-up signal for a predetermined time from its output terminal via the resistor R53. Then, since the voltage of the resistor R54 is applied to the base terminal of the switching transistor Tr12, the switching transistor Tr12 is turned on (conducted) while the time-up signal is applied, and the differential circuit of the capacitor 22 and the resistor R56 is activated. A voltage is applied to.

その結果、同微分回路から前記スイツチングト
ランジスタTr13のゲート端子に電圧が印加さ
れるため、同スイツチングトランジスタTr13
がコンデンサC22と抵抗R56の微分時定数時
間のみオン動作(導通)される。そして、スイツ
チングトランジスタTr13のオン・オフ動作に
基づいて、シユミツト・トリガ回路SCは同シユ
ミツト・トリガ回路SCに印加される信号を波形
成形し、表示器Haに表示復帰信号Sig4を出力す
る。
As a result, a voltage is applied from the differentiating circuit to the gate terminal of the switching transistor Tr13, so that the switching transistor Tr13
is turned on (conducted) only for the differential time constant time of capacitor C22 and resistor R56. Then, based on the on/off operation of the switching transistor Tr13, the Schmitt trigger circuit SC shapes the signal applied to the Schmitt trigger circuit SC into a waveform, and outputs a display return signal Sig4 to the display Ha.

シユミツト・トリガ回路SCから表示復帰信号
Sig4が出力されると、前記コンデンサC8と抵
抗R24に電圧を印加する。その結果、コンデン
サC8と抵抗R24から前記サイリスタSCR2
のゲート端子に電圧が印加され、同サイリスタ
SCR2を導通させる。そして、サイリスタSCR
2の導通により、コンデンサC6の電荷が放電さ
れ、短絡表示器Haに復帰駆動電流を出力する。
Display return signal from Schmitt trigger circuit SC
When Sig4 is output, a voltage is applied to the capacitor C8 and resistor R24. As a result, from capacitor C8 and resistor R24 the thyristor SCR2
A voltage is applied to the gate terminal of the thyristor.
Make SCR2 conductive. And thyristor SCR
2 conducts, the charge in the capacitor C6 is discharged, and a return drive current is output to the short circuit indicator Ha.

この復帰駆動電流により短絡表示器Haがリセ
ツトされ、定常表示状態に復帰する。
This return drive current resets the short circuit indicator Ha and returns to the steady display state.

又、第二、第3の電流変成器CT2,CT3が取
着されている配電線Lに変電所の遮断器がトリツ
プ可能な短絡電流が流れた場合にも前記と同様に
短絡表示器Haは短絡表示するとともに、一定時
間後には定常表示状態に復帰する。
Also, if a short circuit current that can trip the substation circuit breaker flows in the distribution line L to which the second and third current transformers CT2 and CT3 are attached, the short circuit indicator Ha will be activated in the same way as above. A short circuit is displayed and the normal display state is restored after a certain period of time.

次に、配電線Lに地絡故障が生じた場合、位相
比較判別回路20はZCT2及びZPD3を介して
配電線Lに流れる零相電流及び零相電圧を検出
し、その零相電流と零相電圧の位相比較を行な
う。
Next, when a ground fault occurs in the distribution line L, the phase comparison and discrimination circuit 20 detects the zero-sequence current and zero-sequence voltage flowing in the distribution line L via ZCT2 and ZPD3, and Perform voltage phase comparison.

そして、位相比較判別回路20は零相電圧の位
相を基準として零相電流の位相が例えば0〜110
度進みに近い場合には地絡故障点が右側であると
して、右側表示出力端子P14から論理値1に対
応する判定信号を一定時間アンド回路21に出力
する。
Then, the phase comparison and discrimination circuit 20 detects that the phase of the zero-sequence current is, for example, 0 to 110, with the phase of the zero-sequence voltage as a reference.
If it is close to the degree advance, it is assumed that the ground fault point is on the right side, and a determination signal corresponding to the logical value 1 is output from the right display output terminal P14 to the AND circuit 21 for a certain period of time.

アンド回路21は前記判定信号を入力すると、
その出力端子から論理値1に対応する第二のスイ
ツチ信号を出力し、スイツチングトランジスタ
Tr6はそのベース端子に第二のスイツチ信号に
基づいて抵抗R28の電圧が印加される。この結
果、同スイツチングトランジスタTr6はオン動
作(導通)され、前記コンデンサC10と抵抗R
26に電圧が印加される。すると、コンデンサC
10と抵抗R26から前記サイリスタSCR3の
ゲート端子に電圧を印加し、同サイリスタSCR
3を導通させる。そして、サイリスタSCR3の
導通により、コンデンサC9の電荷が放電され、
前記右側方向表示器Hb1に地絡方向表示信号と
しての地絡表示駆動電流を出力する。
When the AND circuit 21 receives the determination signal,
A second switch signal corresponding to the logic value 1 is output from the output terminal, and the switching transistor
The voltage of resistor R28 is applied to the base terminal of Tr6 based on the second switch signal. As a result, the switching transistor Tr6 is turned on (conducted), and the capacitor C10 and the resistor R
A voltage is applied to 26. Then, capacitor C
10 and resistor R26 to the gate terminal of the thyristor SCR3.
3 becomes conductive. Then, due to conduction of thyristor SCR3, the charge of capacitor C9 is discharged,
A ground fault display drive current as a ground fault direction display signal is output to the right direction indicator Hb1.

すると、右側方向表示器Hb1は右側方向を表
示する。
Then, the right direction indicator Hb1 displays the right direction.

一方、前記サイリスタSCR3が導通すると、
抵抗R31の電圧がスイツチングトランジスタ
Tr7のベース端子に印加されるため、同スイツ
チングトランジスタTr7がオン動作(導通)す
る。
On the other hand, when the thyristor SCR3 becomes conductive,
The voltage of resistor R31 is the switching transistor
Since the voltage is applied to the base terminal of Tr7, the switching transistor Tr7 is turned on (conducted).

すると、スイツチングトランジスタTr8のベ
ース端子の電位が下がり、同スイツチングトラン
ジスタTr8はオン動作する。その結果、コンデ
ンサC11と抵抗R32とからそのCR回路の時
定数によりクリア制御信号が時限回路TのIC1
4のクリア端子22に印加する。
Then, the potential at the base terminal of the switching transistor Tr8 decreases, and the switching transistor Tr8 turns on. As a result, a clear control signal is output from the capacitor C11 and the resistor R32 to IC1 of the time circuit T by the time constant of the CR circuit.
The voltage is applied to the clear terminal 22 of No. 4.

すると、時限回路Tは短絡表示と同様に一定時
間後にシユミツト・トリガ回路SCから表示復帰
信号Sig4を印加し、前記コンデンサC16と抵
抗R44に電圧を印加する。その結果、コンデン
サC16と抵抗R44から前記サイリスタSCR
5のゲート端子に電圧を印加し、同サイリスタ
SCR5が導通する。その結果、コンデンサC1
5の電荷が放電され、右側方向表示器Hb1に復
帰駆動電流を出力する。
Then, the time limit circuit T applies the display return signal Sig4 from the Schmitt trigger circuit SC after a certain period of time, similarly to the short circuit display, and applies a voltage to the capacitor C16 and the resistor R44. As a result, from capacitor C16 and resistor R44 the thyristor SCR is
Applying voltage to the gate terminal of 5, the same thyristor
SCR5 becomes conductive. As a result, capacitor C1
5 is discharged, and a return drive current is output to the right direction indicator Hb1.

この復帰駆動電流により右側方向表示器Hb1
はリセツトされ、一定時間後に定常表示状態に復
帰する。
This return drive current causes the right direction indicator Hb1 to
is reset and returns to the steady display state after a certain period of time.

加えて、スイツチングトランジスタTr8がオ
ン動作すると、サイリスタSCR6のゲート端子
に対しコンデンサC11と抵抗R32とからその
CR回路の時定数によりゲートトリガ電圧が印加
され、サイリスタSCR6をオン動作させる。す
ると、コンデンサC17の電荷が放電され、左側
方向表示器Hb2に復帰駆動電流を出力する。
In addition, when the switching transistor Tr8 turns on, the capacitor C11 and the resistor R32 connect to the gate terminal of the thyristor SCR6.
A gate trigger voltage is applied according to the time constant of the CR circuit, turning on the thyristor SCR6. Then, the charge in the capacitor C17 is discharged, and a return drive current is output to the left direction indicator Hb2.

この時、左側方向表示器Hb2が正常表示の場
合には前記復帰駆動電流により復帰駆動コイルが
励磁されても、ステータの磁極部は磁極に変化が
ないため、デイスクは正常表示状態を保持し続け
る。
At this time, if the left direction indicator Hb2 is showing normal display, even if the return drive coil is excited by the return drive current, the magnetic pole part of the stator does not change the magnetic pole, so the disk continues to maintain the normal display state. .

反対に左側方向表示器Hb2が地絡方向表示状
態の場合にはステータの磁極部は正常表示状態の
場合とは反対の磁極になつているため、前記復帰
駆動電流により復帰駆動コイルが励磁されて際
に、ステータの磁極部は反対の磁極に代り、その
結果デイスクは正常表示に回動復帰する。
On the other hand, when the left direction indicator Hb2 is in the ground fault direction display state, the magnetic pole part of the stator is at the opposite magnetic pole from that in the normal display state, so the return drive coil is excited by the return drive current. At this time, the magnetic poles of the stator are replaced by the opposite magnetic poles, so that the disk rotates back to normal display.

反対に、位相比較判別回路11は零相電流の位
相が例えば180〜290度ずれているときには地絡故
障点が左側であるとして左側表示出力端子P15
から論理値1に対応する判定信号をアンド回路2
3に一定時間印加する。
On the other hand, when the phase of the zero-sequence current is out of phase by, for example, 180 to 290 degrees, the phase comparison/discrimination circuit 11 determines that the ground fault point is on the left side and outputs the left display output terminal P15.
The judgment signal corresponding to the logical value 1 is sent to the AND circuit 2.
3 for a certain period of time.

すると、前記アンド回路23から論理値1に対
応する第二のスイツチ信号が出力されると同第二
のスイツチ信号に基づいて抵抗R37の電圧がス
イツチングトランジスタTr9のベース端子に印
加される。この結果、同スイツチングトランジス
タTr9はオン動作(導通)され、前記コンデン
サC13と抵抗R35に電圧が印加される。その
結果、コンデンサC13と抵抗R35から前記サ
イリスタSCR4のゲート端子に電圧を印加し、
同サイリスタSCR4を導通させる。そして、サ
イリスタSCR4の導通により、コンデンサC1
2の電荷が放電され、前記左側方向表示器Hb2
に地絡方向表示信号としての地絡表示駆動電流を
出力する。
Then, when the second switch signal corresponding to the logical value 1 is output from the AND circuit 23, the voltage of the resistor R37 is applied to the base terminal of the switching transistor Tr9 based on the second switch signal. As a result, the switching transistor Tr9 is turned on (conducted), and a voltage is applied to the capacitor C13 and the resistor R35. As a result, a voltage is applied from the capacitor C13 and the resistor R35 to the gate terminal of the thyristor SCR4,
The same thyristor SCR4 is made conductive. Then, due to conduction of thyristor SCR4, capacitor C1
2 is discharged and the left direction indicator Hb2
A ground fault display drive current is output as a ground fault direction display signal.

すると、左側方向表示器Hb2は左側方向を表
示する。
Then, the left direction indicator Hb2 displays the left direction.

一方、前記サイリスタSCR4が導通すると、
抵抗R40の電圧がスイツチングトランジスタ
Tr10のベース端子に印加されるため、同スイ
ツチングトランジスタTr10がオン動作する。
On the other hand, when the thyristor SCR4 becomes conductive,
The voltage of resistor R40 is the switching transistor
Since the voltage is applied to the base terminal of Tr10, the switching transistor Tr10 is turned on.

すると、スイツチングトランジスタTr11の
ベース端子の電位が下がり、同スイツチングトラ
ンジスタTr11はオン動作する。すると、コン
デンサC14と抵抗R41とからそのCR回路の
時定数によりクリア制御信号が時限回路TのIC
14のクリア端子22に印加する。
Then, the potential at the base terminal of the switching transistor Tr11 decreases, and the switching transistor Tr11 is turned on. Then, a clear control signal is sent from the capacitor C14 and the resistor R41 to the IC of the time limit circuit T by the time constant of the CR circuit.
14 clear terminal 22.

すると、時限回路Tは短絡表示と同様に一定時
間後にシユミツト・トリガ回路SCから表示復帰
信号Sig4を印加し、前記コンデンサC18と抵
抗R46に電圧を印加する。その結果、コンデン
サC18と抵抗R46から前記サイリスタSCR
のゲート端子に電圧を印加し、同サイリスタ
SCR6が導通する。そして、サイリスタSCR6
の導通により、コンデンサC17の電荷が放電さ
れ、、左側方向表示器Hb2に復帰駆動電流を出力
する。この復帰駆動電流により左側方向表示器
Hb2はリセツトされ、一定時間後に定常表示状
態に復帰する。
Then, the timer circuit T applies the display return signal Sig4 from the Schmitt trigger circuit SC after a certain period of time, similarly to the short-circuit display, and applies a voltage to the capacitor C18 and the resistor R46. As a result, from capacitor C18 and resistor R46 the thyristor SCR is
By applying a voltage to the gate terminal of the thyristor,
SCR6 becomes conductive. And thyristor SCR6
As a result of the conduction, the charge in the capacitor C17 is discharged, and a return drive current is output to the left direction indicator Hb2. This return drive current causes the left direction indicator to
Hb2 is reset and returns to a steady display state after a certain period of time.

加えて、スイツチングトランジスタTr11が
オン動作すると、サイリスタSCR5のゲート端
子に対しコンデンサC14と抵抗R41とからそ
のCR回路の時定数によりゲートトリガ電圧が印
加され、サイリスタSCR5をオン動作させる。
すると、コンデンサC15の電荷が放電され、右
側方向表示器Hb1に復帰駆動電流を出力する。
In addition, when the switching transistor Tr11 turns on, a gate trigger voltage is applied to the gate terminal of the thyristor SCR5 from the capacitor C14 and the resistor R41 according to the time constant of the CR circuit, turning on the thyristor SCR5.
Then, the charge in the capacitor C15 is discharged, and a return drive current is output to the right direction indicator Hb1.

この時、右側方向表示器Hb1が正常表示の場
合には前記復帰駆動電流により復帰駆動コイルが
励磁されても、ステータの磁極部は磁極に変化が
ないため、デイスクは正常表示状態を保持し続け
る。
At this time, if the right direction indicator Hb1 is showing normal display, even if the return drive coil is excited by the return drive current, the magnetic pole part of the stator does not change in magnetic pole, so the disk continues to maintain the normal display state. .

反対に右側方向表示器Hb1が地絡方向表示状
態の場合にはステータの磁極部は正常表示状態の
場合とは反対の磁極になつているため、前記復帰
駆動電流により復帰駆動コイルが励磁されて際
に、ステータの磁極部は反対の磁極に代り、その
結果デイスクは正常表示に回動復帰する。
On the other hand, when the right side direction indicator Hb1 is in the ground fault direction display state, the magnetic pole part of the stator is the opposite magnetic pole to that in the normal display state, so the return drive coil is excited by the return drive current. At this time, the magnetic poles of the stator are replaced by the opposite magnetic poles, so that the disk rotates back to normal display.

次に前記電源電圧チエツク回路78の作用を説
明する。
Next, the operation of the power supply voltage check circuit 78 will be explained.

バツテリBが所定の電圧を保持している状態で
はバツテリチエツク表示器Hcは正常状態を表示
している。
When the battery B maintains a predetermined voltage, the battery check indicator Hc indicates a normal state.

この状態からバツテリBが所定電圧以下になる
と、トランジスタTr15のベース端子には所定
のベース電圧が印加されないため、オフ状態とな
る。すると、インバータIn2には論理値1に対応
する信号が入力され、その信号に基づいてインバ
ータIn2は論理値0に対応する信号をノツト回路
25に出力し、同ノツト回路25はその論理値0
に対応する信号に基づいて論理値0に対応する信
号をコンデンサC24、抵抗R65,R63に印
加する。アンド回路26は前記CR微分回路から
の論理値1に対応する信号を入力し、その信号に
基づいて論理値1に対応する信号をスイツチング
トランジスタTr16のベース端子に印加するた
め、同スイツチングトランジスタTr16はオン
状態となる。
When the battery B becomes lower than the predetermined voltage from this state, the predetermined base voltage is not applied to the base terminal of the transistor Tr15, so the transistor Tr15 enters an off state. Then, a signal corresponding to the logical value 1 is inputted to the inverter In2, and based on that signal, the inverter In2 outputs a signal corresponding to the logical value 0 to the not circuit 25, and the not circuit 25 outputs the signal corresponding to the logical value 0.
A signal corresponding to the logical value 0 is applied to the capacitor C24 and the resistors R65 and R63 based on the signal corresponding to the logic value 0. The AND circuit 26 inputs the signal corresponding to the logic value 1 from the CR differentiation circuit, and based on that signal, applies the signal corresponding to the logic value 1 to the base terminal of the switching transistor Tr16. Tr16 is turned on.

その結果、バツテリチエツク表示器Hcはその
共通端子28・セツト端子29を介して表示駆動
電流が流れるため、駆動コイル(図示しない)が
励磁されることにより、デイスクの裏面に付され
た標識が外部へ表示してバツテリBの電圧が低下
したことを示す。
As a result, a display drive current flows through the battery check display Hc through its common terminal 28 and set terminal 29, so that the drive coil (not shown) is energized, and the label attached to the back of the disk is displayed externally. is displayed to indicate that the voltage of battery B has decreased.

なお、インバータIn2が論理値0に対応する信
号をノツト回路32に出力すると、ノツト回路3
2はその論理値0に対応する信号に基づいて論理
値1に対応する信号をノツト回路33に出力し、
同ノツト回路33は同信号に基づいて論理値0に
対応する信号をコンデンサC25、抵抗R67、
R69に印加する。アンド回路34は前記CR微
分回路からの論理値0に対応する信号を入力し、
その信号に基づいて論理値0に対応する信号をス
イツチングトランジスタTr17のベース端子に
印加するため、同スイツチングトランジスタTr
17はオフ状態である。
Note that when the inverter In2 outputs a signal corresponding to the logical value 0 to the NOT circuit 32, the NOT circuit 3
2 outputs a signal corresponding to the logical value 1 to the not circuit 33 based on the signal corresponding to the logical value 0,
Based on the same signal, the note circuit 33 sends a signal corresponding to the logical value 0 to the capacitor C25, the resistor R67,
Apply to R69. The AND circuit 34 inputs the signal corresponding to the logic value 0 from the CR differentiation circuit,
Based on the signal, a signal corresponding to the logical value 0 is applied to the base terminal of the switching transistor Tr17.
17 is in an off state.

前記のようにバツテリチエツク表示器Hcがバ
ツテリ電圧の低下を表示した場合にはバツテリB
が劣化したことを確認できるのでこの劣化したバ
ツテリBを新品のバツテリBに交換する。
As mentioned above, if the battery check indicator Hc indicates a drop in battery voltage, the battery B
Since it can be confirmed that the battery B has deteriorated, replace the deteriorated battery B with a new battery B.

新品のバツテリBに交換した場合には同バツテ
リBが所定電圧を保持するため、トランジスタ
Tr15はベース端子に抵抗R61の分圧が印加
され、オン状態となる。すると、インバータIn2
は論理値0に対応する信号が入力され、同インバ
ータIn2からは論理値1に対応する信号をノツト
回路32に印加する。
When battery B is replaced with a new one, the battery B maintains the specified voltage, so the transistor
The voltage divided by the resistor R61 is applied to the base terminal of Tr15, and the transistor is turned on. Then, inverter In2
A signal corresponding to a logical value of 0 is inputted to the inverter In2, and a signal corresponding to a logical value of 1 is applied to the NOT circuit 32 from the inverter In2.

従つて、ノツト回路32はその論理値1に対応
する信号に基づいて論理値0に対応する信号をノ
ツト回路33に出力し、同ノツト回路33は同信
号に基づいて論理値1に対応する信号をコンデン
サC25、抵抗R67,R69に印加する。アン
ド回路34は前記CR微分回路からの論理値1に
対応する信号を入力し、その信号に基づいて論理
値1に対応する信号をスイツチングトランジスタ
Tr17のベース端子に印加するため、同スイツ
チングトランジスタTr17はオン状態となる。
Therefore, the NOT circuit 32 outputs the signal corresponding to the logical value 0 to the NOT circuit 33 based on the signal corresponding to the logical value 1, and the NOT circuit 33 outputs the signal corresponding to the logical value 1 based on the signal. is applied to capacitor C25 and resistors R67 and R69. The AND circuit 34 inputs the signal corresponding to the logic value 1 from the CR differentiation circuit, and based on the input signal, the signal corresponding to the logic value 1 is applied to the switching transistor.
Since the voltage is applied to the base terminal of Tr17, the switching transistor Tr17 is turned on.

その結果、バツテリチエツク表示器Hcは共通
端子28・リセツト端子12を介してリセツト駆
動電流が流れるため、バツテリチエツク表示器
Hcは復帰駆動コイル(図示しない)は励磁され
ることにより、デイスクの表面に付された標識が
外部へ表示され、バツテリBが所定の電圧値を保
持していることを示す。
As a result, since the reset drive current flows through the common terminal 28 and the reset terminal 12, the battery check indicator Hc
When Hc is excited, a return drive coil (not shown) is energized, and a mark attached to the surface of the disk is displayed to the outside, indicating that battery B maintains a predetermined voltage value.

なお、インバータIn2が論理値1に対応する信
号をノツト回路25に出力すると、同ノツト回路
25はその論理値1に対応する信号に基づいて論
理値0に対応する信号をコンデンサC24、抵抗
R65,R63に印加する。アンド回路26は前
記CR微分回路からの論理値0に対応する信号を
入力し、その信号に基づいて論理値0に対応する
信号をスイツチングトランジスタTr16のベー
ス端子に印加するため、同スイツチングトランジ
スタTr16はオフ状態である。
Note that when the inverter In2 outputs a signal corresponding to the logical value 1 to the not circuit 25, the not circuit 25 outputs the signal corresponding to the logical value 0 to the capacitor C24, the resistor R65, based on the signal corresponding to the logical value 1. Apply to R63. The AND circuit 26 inputs the signal corresponding to the logic value 0 from the CR differentiation circuit, and based on that signal, applies the signal corresponding to the logic value 0 to the base terminal of the switching transistor Tr16. Tr16 is in an off state.

このようにこの実施例では電流変成器CTにて
検出したダイオードアレイDa間の順方向電圧を
定電圧化し、バツテリBを充電する内部電源タイ
プとなつているため、別電源を不要とする。
In this way, in this embodiment, the forward voltage across the diode array Da detected by the current transformer CT is made constant, and the internal power supply type is used to charge the battery B, so that a separate power supply is not required.

又、第三の短絡検出回路Xcではダイオードア
レイDa間の順方向電圧の有無で無電圧を検出し
ているのでPTあるいは大地間の電位を検出する
必要がなく、そのため絶縁性能に対し危惧の虞が
ない。
In addition, the third short-circuit detection circuit Xc detects no voltage based on the presence or absence of forward voltage across the diode array Da, so there is no need to detect the potential between PT or ground, which may pose a risk to insulation performance. There is no.

さらに、短絡検出回路Xcにおいてはフオトカ
プラPCにて短絡電流に基づく信号のアナログ入
力を図り、同フオトカプラPCによりデイジタル
出力を図つているため、フオトカプラPCのフオ
トトランジスタPTrの高感度、高速性能により抵
抗R1の抵抗値を小さくすることができ、そのこ
とによつて同抵抗R1の発熱を低減することがで
きる。
Furthermore, in the short-circuit detection circuit Xc, the photocoupler PC inputs analog signals based on the short-circuit current, and the same photocoupler PC outputs digital signals. The resistance value of the resistor R1 can be reduced, thereby reducing the heat generated by the resistor R1.

加えて、第三の短絡検出回路Xcにおいては前
記フオトカプラPCにより、デイジタル出力と短
絡検出回路に直列に接続したダイオードアレイ
Daがアイソレートでき、そのことによつて、一
個の電流変成器CTに対し短絡検出回路Xc、電源
回路Z、無電圧検出回路51を接続する構成が可
能となる。従つて、従来とは異なり、電源回路Z
を接続するためだけに三相のうち一相の配電線L
に設けられた電流変成器CTを確保する必要がな
くなり、各相の配電線L毎に設けた各電流変成器
CT1,CT2,CT3及びそれたに対応する各短
絡検出回路Xa,Xb,Xcを介して三相全ての配
電線Lについて短絡検出をすることができる。
In addition, in the third short circuit detection circuit Xc, a diode array is connected in series to the digital output and the short circuit detection circuit by the photocoupler PC.
Da can be isolated, thereby enabling a configuration in which the short circuit detection circuit Xc, power supply circuit Z, and no-voltage detection circuit 51 are connected to one current transformer CT. Therefore, unlike in the past, the power supply circuit Z
The distribution line L of one of the three phases is used just to connect the
It is no longer necessary to secure a current transformer CT installed in each phase, and each current transformer installed in each distribution line L of each phase
Short circuits can be detected for all three-phase distribution lines L via CT1, CT2, CT3 and the corresponding short circuit detection circuits Xa, Xb, and Xc.

又、短絡検出回路Xa,Xb,Xcにおいてはコ
ンデンサC6の放電により、短絡表示器Haを表
示駆動するようになつているので、駆動のための
電流をほとんど消費しなくて済む。
Further, in the short circuit detection circuits Xa, Xb, and Xc, the short circuit indicator Ha is driven to display by discharging the capacitor C6, so that almost no current for driving needs to be consumed.

又、この実施例では短絡表示器Ha、方向表示
器Hb1,Hb2が磁気反転表示器を電気的に並列
に接続することにより構成されているので、回路
インピーダンスが低下し、駆動電源として採用し
たコンデンサC6,C9,C12,C15,C1
7の放電効率が良くなり、表示駆動を確実とす
る。
In addition, in this embodiment, the short circuit indicator Ha and the direction indicators Hb1 and Hb2 are constructed by electrically connecting magnetic reversal indicators in parallel, so the circuit impedance is reduced and the capacitor used as the drive power source is C6, C9, C12, C15, C1
7 improves the discharge efficiency and ensures reliable display driving.

又、この実施例では時限回路TはIC14から
のタイムアツプ信号をスイツチングトランジスタ
Tr13にて増幅し、かつシユミツト・トリガ回
路SCを採用しているため、動作信頼性を高める
ことができるとともに、スイツチング回路57,
68,73の複数のサイリスタSCR2,SCR5,
SCR6を駆動できる。
Also, in this embodiment, the time limit circuit T connects the time-up signal from the IC 14 to the switching transistor.
Since it is amplified by Tr13 and employs a Schmitt trigger circuit SC, operational reliability can be improved, and the switching circuit 57,
68, 73 multiple thyristors SCR2, SCR5,
Can drive SCR6.

さらに制御回路は前記のようにICを採用して
いるため、制御回路の消費電流が小さくて済む利
点がある。
Furthermore, since the control circuit uses an IC as described above, there is an advantage that the current consumption of the control circuit is small.

又、この実施例ではバツテリBが所定電圧を保
持していない場合には電源電圧チエツク回路78
が動作し、バツテリチエツク表示器Hcを表示さ
せるので、簡単にバツテリBの電圧をチエツクす
ることができる。
Further, in this embodiment, when the battery B does not hold a predetermined voltage, the power supply voltage check circuit 78
operates and displays the battery check indicator Hc, making it easy to check the voltage of battery B.

さらに、この実施例では地絡方向表示器を構成
する右側方向表示器Hb1、左側方向表示器Hb2
がすでに地絡方向表示をしている状態でさらに地
絡故障が生じた場合には古い地絡故障表示を元の
正常表示状態に復帰させ、最新の地絡故障表示を
行なうことができる。
Furthermore, in this embodiment, a right direction indicator Hb1 and a left direction indicator Hb2, which constitute the ground fault direction indicator, are
If a further ground fault occurs while the ground fault direction is already being displayed, the old ground fault fault display can be restored to its original normal display state and the latest ground fault fault display can be displayed.

次に第2実施例を第7図及び第8図に従つて説
明する。
Next, a second embodiment will be explained with reference to FIGS. 7 and 8.

この実施例では前記第1実施例の構成中、時限
回路Tに故障電流検出保持回路81、ゲート回路
としてのアンド回路82、発振保持回路83及び
保持解除回路84を設けたところが大きく異なつ
ている。
This embodiment differs greatly from the first embodiment in that the time limit circuit T is provided with a fault current detection and holding circuit 81, an AND circuit 82 as a gate circuit, an oscillation holding circuit 83, and a holding release circuit 84.

以下、前記各回路について詳細に説明する。な
お、前記第1実施例と同一又は相当する構成につ
いては同一符号を付し、その説明を省略する。
Each of the above circuits will be explained in detail below. Note that the same reference numerals are given to the same or corresponding configurations as those of the first embodiment, and the explanation thereof will be omitted.

第7図に示すように故障電流検出信号保持回路
81は配電線Lが定常時にはその出力端子から論
理値0に対応する信号を出力するようになつてお
り、又、故障電流検出時にはクリア制御信号Sig
1,Sig2,Sig3のいずれか一つを入力すると、
その出力側から論理値1に対応する信号を継続し
て次段に出力するようになつている。
As shown in FIG. 7, the fault current detection signal holding circuit 81 outputs a signal corresponding to a logical value of 0 from its output terminal when the distribution line L is steady, and also outputs a clear control signal when a fault current is detected. Sig
If you enter one of 1, Sig2, or Sig3,
A signal corresponding to the logical value 1 is continuously output from the output side to the next stage.

又、この故障電流検出信号保持回路81は前記
のように継続して論理値1に対応する信号を出力
している間に後記する保持解除回路84から論理
値1に対応する信号を入力すると、その出力側か
ら論理値0に対応する信号を出力するようになつ
ている。
Further, while this fault current detection signal holding circuit 81 is continuously outputting a signal corresponding to a logical value 1 as described above, when a signal corresponding to a logical value 1 is inputted from a holding release circuit 84 (to be described later), A signal corresponding to a logical value of 0 is output from its output side.

この故障電流検出信号保持回路81は具体的に
は第8図に示すようになつている。
Specifically, this fault current detection signal holding circuit 81 is constructed as shown in FIG.

すなわち、、クリア制御信号Sig1,Sig2,Sig
3を入力するオア回路85の出力端子にはオア回
路86の一方の入力端子が接続され、同オア回路
86の出力端子はアンド回路87の一方の入力端
子aに接続されている。さらに前記アンド回路8
7の出力端子はオア回路86の他方の入力端子に
接続されるとともに、アンド回路82の一方の入
力端子aに接続されている。又、前記アンド回路
87の他方の入力端子はインバータIn10を介し
て後記保持解除回路84のアンド回路93の出端
子に接続されている。
That is, clear control signals Sig1, Sig2, Sig
One input terminal of an OR circuit 86 is connected to the output terminal of the OR circuit 85 which inputs 3, and the output terminal of the OR circuit 86 is connected to one input terminal a of an AND circuit 87. Furthermore, the AND circuit 8
The output terminal of 7 is connected to the other input terminal of the OR circuit 86, and is also connected to one input terminal a of the AND circuit 82. Further, the other input terminal of the AND circuit 87 is connected to an output terminal of an AND circuit 93 of the hold/release circuit 84, which will be described later, via an inverter In10.

前記オア回路86、アンド回路87及びインバ
ータIn10とにより、故障電流検出信号保持回路
81が形成されている。
The OR circuit 86, the AND circuit 87, and the inverter In10 form a fault current detection signal holding circuit 81.

なお、前記アンド回路82の他方の入力端子b
は前記無電圧検出部のインバータIn1の出力端子
に接続されている。
Note that the other input terminal b of the AND circuit 82
is connected to the output terminal of the inverter In1 of the no-voltage detection section.

次に発振保持回路83は第7図に示すようにア
ンド回路82が論理値0に対応する信号を出力し
ているときにはその論理値0に対応する信号に基
づいて論理値1に対応する信号を次段に出力する
ようになつており、又、アンド回路82が論理値
0→1に対応する信号を出力するときにはその信
号に基づいて論理値1→0に対応する信号をIC
14のクリア端子22に出力しIC14に発振を
開始させるようになつている。
Next, as shown in FIG. 7, when the AND circuit 82 is outputting a signal corresponding to a logical value 0, the oscillation holding circuit 83 outputs a signal corresponding to a logical value 1 based on the signal corresponding to a logical value 0. Also, when the AND circuit 82 outputs a signal corresponding to the logical value 0→1, the signal corresponding to the logical value 1→0 is output to the IC based on that signal.
The signal is output to the clear terminal 22 of the IC 14 to cause the IC 14 to start oscillating.

又、この発振保持回路83は前記のように論理
値0に対応する信号を出力している間に後記する
保持解除回路84から論理値1に対応する信号を
出力するようになつている。
Further, while this oscillation holding circuit 83 is outputting a signal corresponding to a logical value 0 as described above, a holding release circuit 84 (to be described later) outputs a signal corresponding to a logical value 1.

具体的には発振保持回路83は第8図に示すよ
うになつている。
Specifically, the oscillation holding circuit 83 is constructed as shown in FIG.

すなわち、前記アンド回路82の出力端子はオ
ア回路88の一方の入力端子に接続され、同オア
回路88の出力端子はアンド回路89の一方の入
力端子に接続されている。同アンド回路89の他
方の入力端子はインバータIn11を介して後記す
る保持解除回路84のアンド回路93の出力端子
に接続されている。又、前記アンド回路89の出
力端子はノツト回路90を介してIC14のクリ
ヤ端子22に接続されている。
That is, the output terminal of the AND circuit 82 is connected to one input terminal of an OR circuit 88, and the output terminal of the OR circuit 88 is connected to one input terminal of an AND circuit 89. The other input terminal of the AND circuit 89 is connected to the output terminal of an AND circuit 93 of the holding release circuit 84, which will be described later, via an inverter In11. Further, the output terminal of the AND circuit 89 is connected to the clear terminal 22 of the IC 14 via a NOT circuit 90.

前記オア回路88、アンド回路89、ノツト回
路90及びインバータIn11とにより、発振保持
回路83が構成されている。
An oscillation holding circuit 83 is constituted by the OR circuit 88, the AND circuit 89, the NOT circuit 90, and the inverter In11.

又、IC14の出力端子にはナンド回路91の
一方の入力端子が接続され、同ナンド回路91の
他方の入力端子は抵抗R100,R101及びイ
ンバータIn12の直列回路が接続され、前記抵抗
R101のプラス端子とアース線Eとの間にはコ
ンデンサC100が接続されている。又、前記ナ
ンド回路91の出力端子はインバータIn13を介
してそれぞれダイオードD8,D23,D28を
介してサイリスタSCR1,SCR5,SCR6のゲ
ート端子に接続されている。
Further, one input terminal of a NAND circuit 91 is connected to the output terminal of the IC14, and the other input terminal of the NAND circuit 91 is connected to a series circuit of resistors R100, R101 and an inverter In12, and the positive terminal of the resistor R101 is connected to the output terminal of the IC14. A capacitor C100 is connected between the ground line E and the ground line E. Further, the output terminal of the NAND circuit 91 is connected to the gate terminals of thyristors SCR1, SCR5, and SCR6 via an inverter In13 and diodes D8, D23, and D28, respectively.

前記IC14、抵抗R50、R51、コンデン
サC20、ナンド回路91、抵抗R100、R1
01、コンデンサC100、インバータIn12,
In13とにより時限回路Tが構成されている。
Said IC14, resistors R50, R51, capacitor C20, NAND circuit 91, resistors R100, R1
01, capacitor C100, inverter In12,
In13 constitutes a time limit circuit T.

このIC14は発振保持回路83から論理値0
に対応する信号を入力すると、発振回路74の発
振を開始するようになつている。そして、IC1
4から所定時間後に論理値1に対応する信号を出
力すると、ナンド回路91から論理値0に対応す
る1つのパルス信号が出力され、それによつてイ
ンバータIn13から表示復帰信号Sig4として論
理値1に対応する信号が出力され、前記サイリス
タSCR1,SCR5,SCR6のゲート端子にサイ
リスタがオン動作するのに充分なゲートトリガ電
圧を印加するようになつている。
This IC14 receives a logic value of 0 from the oscillation holding circuit 83.
When a signal corresponding to is input, the oscillation circuit 74 starts oscillating. And IC1
When a signal corresponding to a logical value 1 is output after a predetermined time from 4, one pulse signal corresponding to a logical value 0 is output from the NAND circuit 91, and thereby, the inverter In13 corresponds to a logical value 1 as a display return signal Sig4. A signal is output to apply a gate trigger voltage sufficient to turn on the thyristors to the gate terminals of the thyristors SCR1, SCR5, and SCR6.

次に保持解除回路84はIC14が発振停止状
態を継続しているときにはその出力側から論理値
0に対応する信号を前記故障電流検出保持回路8
1と発振保持回路83に出力するようになつてい
る。さらに前記インバータIn13から論理値1に
対応する信号を入力すると、その出力側から論理
値1に対応する信号を出力するようになつてい
る。
Next, when the IC 14 continues to stop oscillation, the holding release circuit 84 sends a signal corresponding to the logic value 0 from its output side to the fault current detection holding circuit 84.
1 and is output to the oscillation holding circuit 83. Further, when a signal corresponding to a logical value 1 is inputted from the inverter In13, a signal corresponding to a logical value 1 is outputted from its output side.

具体的にはこの保持解除回路84は第8図に示
すようになつている。すなわち、インバータIn1
3の出力端子はアンド回路92の入力端子に接続
され、同アンド回路92の出力端子は抵抗R10
2,R103の直列回路を介してアンド回路93
の出力端子に接続されている。又、前記抵抗R1
02の両端子には抵抗R104とダイオードD1
00の直列回路が並列に接続され、抵抗R102
のマイナス端子はコンデンサC101を介してア
ース線Eに接続されている。
Specifically, this hold/release circuit 84 is constructed as shown in FIG. That is, inverter In1
3 is connected to the input terminal of the AND circuit 92, and the output terminal of the AND circuit 92 is connected to the resistor R10.
2, AND circuit 93 via the series circuit of R103
is connected to the output terminal of Also, the resistor R1
A resistor R104 and a diode D1 are connected to both terminals of 02.
00 series circuits are connected in parallel, resistor R102
The negative terminal of is connected to the ground wire E via the capacitor C101.

前記アンド回路92,93、抵抗R102,R
103,R104、ダイオードD100及びコン
デンサC101とにより保持解除回路84が構成
されている。
The AND circuits 92, 93, resistors R102, R
103, R104, a diode D100, and a capacitor C101 constitute a holding release circuit 84.

又、電源回路ZのトランジスタTr14のエミ
ツタと全波整流器6のマイナス端子間には抵抗R
105を介してダイオードD101とコンデンサ
C102の直列回路が接続され、同コンデンサC
102のプラス端子が前記故障電流検出信号保持
回路81の各回路に接続されることにより、コン
デンサC102を故障電流検出信号保持回路81
の電源としている。そして、このコンデンサC1
02により配電線Lが無電圧状態になつた場合で
も同故障電流検出信号保持回路81に電圧を印加
するようになつている。
In addition, a resistor R is connected between the emitter of the transistor Tr14 of the power supply circuit Z and the negative terminal of the full-wave rectifier 6.
A series circuit of a diode D101 and a capacitor C102 is connected through the capacitor C105.
By connecting the positive terminal of C102 to each circuit of the fault current detection signal holding circuit 81, the capacitor C102 is connected to the fault current detection signal holding circuit 81.
It is used as a power source. And this capacitor C1
02, even if the distribution line L is in a no-voltage state, voltage is applied to the fault current detection signal holding circuit 81.

なお、この実施例では前記第1実施例のバツテ
リBの代わりにコンデンサC103を使用してい
る。
In this embodiment, a capacitor C103 is used in place of the battery B of the first embodiment.

さて上記のように構成された短絡地絡方向検出
表示装置では配電線Lが定常状態のときには無電
圧検出部のインバータIn1から論理値1に対応す
る信号が出力されているので、その結果、アンド
回路82の入力端子bに前記論理値1に対応する
信号が入力される。すなわち、アンド回路82は
論理値1に対応する信号が入力端子bに入力さ
れ、アンド回路82の一方の入力端子aに論理値
0に対応する信号が入力されるため、アンド回路
82は論理値0に対応する信号を次段に出力す
る。
Now, in the short circuit/ground fault direction detection and display device configured as described above, when the distribution line L is in a steady state, a signal corresponding to the logic value 1 is output from the inverter In1 of the no-voltage detection section. A signal corresponding to the logic value 1 is input to the input terminal b of the circuit 82. That is, the AND circuit 82 receives a signal corresponding to the logical value 1 at its input terminal b, and inputs a signal corresponding to the logical value 0 at one input terminal a of the AND circuit 82, so the AND circuit 82 receives the logical value 1. A signal corresponding to 0 is output to the next stage.

発振保持回路83は論理値0に対応する信号を
入力するため、その出力側からIC14のクリア
端子22に論理値1に対応する信号を出力するこ
ととなり、その結果、IC14は発振停止状態を
継続する。
Since the oscillation holding circuit 83 receives a signal corresponding to the logical value 0, it outputs a signal corresponding to the logical value 1 from its output side to the clear terminal 22 of the IC 14, and as a result, the IC 14 continues to stop oscillating. do.

次に例えば配電線Lに変電所遮断器がトリツプ
可能な短絡故障が生じ、その結果、前記第1実施
例と同様に短絡表示器Haが表示するとともに、
それに対応して電圧増幅回路56からオア回路8
5をクリア制御信号Sig1を故障電流検出信号保
持回路81が入力すると、その出力側から論理値
1に対応する信号を継続してアンド回路82の入
力端子aに出力する。そして、前記短絡故障によ
り変電所遮断器がトリツプして配電線Lが無電圧
実施例になると、無電圧検出部のインバータIn1
から論理値0に対応する信号が出力され、アンド
回路82は入力端子bに前記論理値0に対応する
信号が入力される。
Next, for example, a short circuit failure that can trip a substation breaker occurs in the distribution line L, and as a result, the short circuit indicator Ha is displayed as in the first embodiment, and
Correspondingly, from the voltage amplification circuit 56 to the OR circuit 8
When the fault current detection signal holding circuit 81 receives the clearing control signal Sig1 of 5, the signal corresponding to the logic value 1 is continuously output from the output side to the input terminal a of the AND circuit 82. When the substation circuit breaker trips due to the short circuit fault and the distribution line L becomes a no-voltage embodiment, the inverter In1 of the no-voltage detection section
A signal corresponding to the logic value 0 is outputted from the AND circuit 82, and the signal corresponding to the logic value 0 is input to the input terminal b of the AND circuit 82.

すなわち、アンド回路82は論理値1に対応す
る信号が入力端子bに入力されるため、アンド回
路82は論理値0に対応する信号を発振保持回路
83に出力する。さらに、この後配電線Lへの変
電所の再送電が成功すると、無電圧検出部のイン
バータIn1から論理値1に対応する信号が出力さ
れるので、その結果、アンド回路82の入力端子
bに前記論理値1に対応する信号が入力され、す
なわち、アンド回路82には論理値1に対応する
信号が入力されるため、アンド回路82は論理値
1に対応する信号を発振保持回路83に出力す
る。
That is, since the signal corresponding to the logical value 1 is input to the input terminal b of the AND circuit 82, the AND circuit 82 outputs the signal corresponding to the logical value 0 to the oscillation holding circuit 83. Furthermore, if the retransmission of power from the substation to the distribution line L is successful after this, a signal corresponding to the logic value 1 is output from the inverter In1 of the no-voltage detection section, and as a result, the signal corresponding to the logic value 1 is output to the input terminal b of the AND circuit 82. Since the signal corresponding to the logical value 1 is inputted, that is, the signal corresponding to the logical value 1 is inputted to the AND circuit 82, the AND circuit 82 outputs the signal corresponding to the logical value 1 to the oscillation holding circuit 83. do.

この結果、発振保持回路83はアンド回路82
から論理値0→1に対応する信号が入力されるた
め、発振保持回路83はその信号に基づいて論理
値1→0に対応する信号をIC14のクリヤ端子
22に出力し発振回路74に発振を開始させる。
As a result, the oscillation holding circuit 83 is connected to the AND circuit 82.
Since a signal corresponding to the logical value 0 → 1 is input from , the oscillation holding circuit 83 outputs a signal corresponding to the logical value 1 → 0 to the clear terminal 22 of the IC 14 based on the signal, causing the oscillation circuit 74 to oscillate. Let it start.

IC14は所定時間経過すると、その出力端子
から論理値1に対応する信号を出力する。これに
より、ナンド回路91から論理値0に対応する1
つのパルス信号が出力され、それによつてインバ
ータIn13から表示復帰信号Sig4としての論理
値1に対応する信号が出力され、サイリスタ
SCR1のゲート端子にサイリスタSCR1がオン
動作するのに充分なゲートトリガ電圧を印加し、
以下前記第1実施例と同様に短絡表示器Haを表
示復帰させる。
After a predetermined period of time has elapsed, the IC 14 outputs a signal corresponding to a logic value of 1 from its output terminal. As a result, 1 corresponding to the logical value 0 is output from the NAND circuit 91.
As a result, the inverter In13 outputs a signal corresponding to the logic value 1 as the display return signal Sig4, and the thyristor
Apply a gate trigger voltage sufficient to turn on thyristor SCR1 to the gate terminal of SCR1,
Thereafter, the short circuit indicator Ha is returned to display in the same manner as in the first embodiment.

又、同時にインバータIn13からの論理値1に
対応する信号を保持解除回路84が入力すると、
この信号に基づいて同保持解除回路84はその出
力側から論理値1に対応する信号を故障電流検出
信号保持回路81及び発振保持回路83に出力す
る。すると、故障電流検出信号保持回路81はそ
の信号に基づいてその出力側から論理値0に対応
する信号を出力し、一方、発振保持回路83はそ
の信号に基づいて論理値1に対応する信号を出力
する。この結果、IC14は発振回路74の発振
を停止状態にする。すなわち、故障電流検出保持
回路81及び発振保持回路83は元の状態に復帰
する。
At the same time, when the hold release circuit 84 receives a signal corresponding to the logical value 1 from the inverter In13,
Based on this signal, the holding release circuit 84 outputs a signal corresponding to the logical value 1 from its output side to the fault current detection signal holding circuit 81 and the oscillation holding circuit 83. Then, the fault current detection signal holding circuit 81 outputs a signal corresponding to a logical value 0 from its output side based on that signal, while the oscillation holding circuit 83 outputs a signal corresponding to a logical value 1 based on that signal. Output. As a result, the IC 14 stops the oscillation of the oscillation circuit 74. That is, the fault current detection holding circuit 81 and the oscillation holding circuit 83 return to their original states.

なお、配電線Lに変電所遮断器がトリツプ可能
な地絡故障が生じた場合にも前記短絡故障と同様
に各回路は動作する。
Note that even if a ground fault that can trip the substation circuit breaker occurs in the distribution line L, each circuit operates in the same manner as in the case of the short circuit fault.

又、配電線Lが短絡、地絡の故障電流以外の理
由で変電所遮断器のトリツプにより無電圧状態に
なり、さらにこの後配電線Lに再送電が成功する
と、アンド回路82の入力端子bには無電圧検出
部により論理値1→0→1に対応する信号が入力
される。しかし、故障電流検出信号保持回路81
にはクリア制御信号Sig1,Sig2,Sig3が入力
されないので故障電流検出信号保持回路81の出
力側は配電線Lが定常状態時と論理値0に対応す
る信号を出力するため、アンド回路82は論理値
0に対応する信号を出力し、これにより発振保持
回路83は論理値1に対応する信号を出力するの
で、IC14は発振を停止したままの状態である。
In addition, if the distribution line L goes into a no-voltage state due to the substation breaker tripping for reasons other than short circuits and fault currents due to ground faults, and if power is successfully retransmitted to the distribution line L after this, input terminal b of the AND circuit 82 A signal corresponding to the logical value 1→0→1 is input by the no-voltage detection section. However, the fault current detection signal holding circuit 81
Since the clear control signals Sig1, Sig2, and Sig3 are not input to the fault current detection signal holding circuit 81, the output side of the fault current detection signal holding circuit 81 outputs a signal corresponding to the logic value 0 when the distribution line L is in a steady state. Since the IC 14 outputs a signal corresponding to the value 0, and thereby the oscillation holding circuit 83 outputs a signal corresponding to the logical value 1, the IC 14 remains in a state in which oscillation is stopped.

このようにこの第2実施例では故障電流と配電
線Lの無電圧のアンド条件により出力される信号
と、変電所が再送電を行つた時のアンド条件で
IC14をタイマー動作させ、一定時間後にIC1
4が出力した信号で発振回路74の発振を停止さ
せる。
In this way, in this second embodiment, the signal output from the fault current and the AND condition of no voltage on the distribution line L, and the AND condition when the substation retransmits power.
IC14 is operated by a timer, and after a certain period of time, IC1
4 stops the oscillation of the oscillation circuit 74.

その他の作用効果は前記第1実施例と同様であ
る。
Other effects are similar to those of the first embodiment.

なお、この発明は前記実施例に限定されるもの
ではなく、この発明の趣旨から逸脱しない範囲で
任意に変更することも可能である。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and may be modified as desired without departing from the spirit of the present invention.

発明の効果 以上上述したようにこの発明は短絡検出回路に
おいてはフオトカプラにて短絡電流に基づく信号
のアナログ入力を図り、同フオトカプラによりデ
イジタル出力を図つているため、フオトカプラの
フオトトランジスタの高感度、高速性能により短
絡検出回路における抵抗の抵抗値を小さくするこ
とができ、そのことによつて同抵抗の発熱を低減
することができる。
Effects of the Invention As described above, in the short-circuit detection circuit of the present invention, a photocoupler is used to input an analog signal based on a short-circuit current, and the photocoupler is used to output a digital signal. Depending on the performance, the resistance value of the resistor in the short-circuit detection circuit can be reduced, and thereby the heat generation of the resistor can be reduced.

加えて、短絡検出回路においては前記フオトカ
プラにより、デイジタル出力と短絡検出回路に直
列に接続した素子がアイソレートでき、そのこと
によつて、同一の電流検出器に対して電源回路と
短絡検出回路を共に接続することが可能とされ、
三相のうち二相分しか短絡検出できなかつた従来
とは異なり、配電線からの充電電流により電源回
路の充電を図りつつ三相全ての配電線について短
絡検出をすることができるという優れた効果を奏
する。
In addition, in the short circuit detection circuit, the photocoupler allows the elements connected in series to the digital output and the short circuit detection circuit to be isolated, thereby making it possible to isolate the power supply circuit and the short circuit detection circuit for the same current detector. It is possible to connect together,
Unlike the conventional method, which could only detect short circuits in two of the three phases, this system has the excellent effect of being able to detect short circuits in all three phase distribution lines while charging the power supply circuit using the charging current from the distribution lines. play.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を具体化した実施例の短絡地
絡方向検出表示装置の略体図、第2図は同じく短
絡地絡方向検出表示装置の電気ブロツク回路図を
示し、aは時限回路以外の電気ブロツク回路図、
bは時限回路の電気ブロツク回路図、第3図は短
絡地絡方向検出表示装置の電気回路図、第4図は
短絡表示器の略体図、第5図は同じく作用を示す
ための説明図、第6図は短絡表示器の電気回路
図、第7図は第2実施例の要部電気ブロツク回路
図、第8図は第7図のブロツクを具体化した電気
回路図である。 1……短絡地絡方向検出表示装置、2……零相
電流変成器、3……零相電圧検出器、6……全波
整流器、8……アンド回路(第一の波形操作回
路)、9……アンド回路(短絡用ゲート回路)、1
3……ノツト回路、14……IC、20……位相
比較判別回路、21,23……アンド回路(地絡
検出用ゲート回路)、25……ノツト回路、26
……アンド回路、32,33……ノツト回路、3
4……アンド回路、51……無電圧検出回路、5
2……第二の波形操作回路、55……第一のスイ
ツチング回路、65,70……第二のスイツチン
グ回路、Xa……第一の短絡検出回路、Xb……第
二の短絡検出回路、Xc……第三の短絡検出回路、
Z……電源回路、T……時限回路、Ha……短絡
表示器、Hb1……右側方向表示器、Hb2……左
側方向表示器、Hc……バツテリチエツク表示器、
CT1……第一の電流変成器、CT2……第二の電
流変成器、CT3……第三の電流変成器、L……
配電線。
FIG. 1 is a schematic diagram of a short-circuit/ground fault direction detection/display device according to an embodiment of the present invention, and FIG. 2 is an electrical block circuit diagram of the short-circuit/ground fault direction detection/display device, where a indicates a circuit other than a time-limited circuit. electrical block circuit diagram,
b is an electrical block circuit diagram of a time-limited circuit, FIG. 3 is an electrical circuit diagram of a short-circuit/ground fault direction detection display device, FIG. 4 is a schematic diagram of a short-circuit indicator, and FIG. 5 is an explanatory diagram for showing the same function. , FIG. 6 is an electric circuit diagram of the short circuit indicator, FIG. 7 is an electric block circuit diagram of the main part of the second embodiment, and FIG. 8 is an electric circuit diagram embodying the block of FIG. 7. DESCRIPTION OF SYMBOLS 1...Short circuit ground fault direction detection display device, 2...Zero-sequence current transformer, 3...Zero-sequence voltage detector, 6...Full-wave rectifier, 8...AND circuit (first waveform manipulation circuit), 9...AND circuit (short circuit gate circuit), 1
3...Knot circuit, 14...IC, 20...Phase comparison/discrimination circuit, 21, 23...AND circuit (ground fault detection gate circuit), 25...Knot circuit, 26
...AND circuit, 32,33...NOT circuit, 3
4...AND circuit, 51...No voltage detection circuit, 5
2...Second waveform manipulation circuit, 55...First switching circuit, 65, 70...Second switching circuit, Xa...First short circuit detection circuit, Xb...Second short circuit detection circuit, Xc...Third short circuit detection circuit,
Z...power supply circuit, T...time limit circuit, Ha...short circuit indicator, Hb1...right direction indicator, Hb2...left direction indicator, Hc...battery check indicator,
CT1...first current transformer, CT2...second current transformer, CT3...third current transformer, L...
distribution line.

Claims (1)

【特許請求の範囲】 1 配電線に流れる短絡電流を配電線に設けた電
流検出器を介して検知し、短絡電流検知信号を出
力する短絡検出回路と、 変電所の遮断器がトリツプした場合に前記電流
検出器を介して配電線の無電圧状態を検知し、無
電圧検知信号を出力する無電圧検出回路と、 前記短絡検出回路からの短絡電流検知信号と、
無電圧検出回路からの無電圧検知信号とを共に入
力したとき動作信号を出力する短絡検出用ゲート
回路と、 前記短絡検出用ゲート回路が出力する動作信号
に基づいて短絡表示動作する短絡表示器と、 同じく配電線に設けた電流検出器から出力され
る充電電流により充電されととともに、前記各回
路に駆動電流を供給する電源回路と を備えた短絡検出表示装置において、 前記短絡検出回路を、配電線に短絡電流が流れ
たとき電流検出器が出力するアナログ信号をデイ
ジタル信号に変換出力するフオトカプラを備え、
前記アナログ信号に基づいてデイジタル化された
短絡電流検知信号を出力するように構成し、 同短絡検出回路を各相配電線に設けられた各電
流検出器に対しそれぞれ接続するとともに、 前記電源回路を短絡検出回路が接続された電流
検出器に対して接続したことを特徴とする短絡検
出表示装置。
[Claims] 1. A short-circuit detection circuit that detects a short-circuit current flowing through a distribution line via a current detector installed in the distribution line and outputs a short-circuit current detection signal, and when a circuit breaker in a substation trips. a no-voltage detection circuit that detects a no-voltage state of the distribution line via the current detector and outputs a no-voltage detection signal; a short-circuit current detection signal from the short-circuit detection circuit;
a short-circuit detection gate circuit that outputs an operation signal when a no-voltage detection signal from a no-voltage detection circuit is input together; and a short-circuit indicator that operates to indicate a short circuit based on the operation signal output from the short-circuit detection gate circuit. , a short circuit detection display device comprising a power supply circuit that is charged by a charging current output from a current detector provided on a power distribution line and supplies a driving current to each of the circuits, wherein the short circuit detection circuit is arranged in a power supply circuit. Equipped with a photocoupler that converts the analog signal output by the current detector into a digital signal when a short-circuit current flows through the wire,
The circuit is configured to output a digitized short-circuit current detection signal based on the analog signal, and connects the short-circuit detection circuit to each current detector provided in each phase distribution line, and short-circuits the power supply circuit. A short circuit detection display device characterized in that a detection circuit is connected to a connected current detector.
JP19645885A 1985-09-05 1985-09-05 Short circuit detection display device Granted JPS6256873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19645885A JPS6256873A (en) 1985-09-05 1985-09-05 Short circuit detection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19645885A JPS6256873A (en) 1985-09-05 1985-09-05 Short circuit detection display device

Publications (2)

Publication Number Publication Date
JPS6256873A JPS6256873A (en) 1987-03-12
JPH0584470B2 true JPH0584470B2 (en) 1993-12-02

Family

ID=16358142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19645885A Granted JPS6256873A (en) 1985-09-05 1985-09-05 Short circuit detection display device

Country Status (1)

Country Link
JP (1) JPS6256873A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6509513B2 (en) * 2014-02-05 2019-05-08 新コスモス電機株式会社 Battery type alarm
JP6246745B2 (en) * 2015-01-09 2017-12-13 中国電力株式会社 CT receiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5854818A (en) * 1981-09-29 1983-03-31 愛知電機株式会社 Overcurrent display unit for distribution line
JPS6084050A (en) * 1983-06-01 1985-05-13 Hitachi Ltd Line disconnection detecting circuit

Also Published As

Publication number Publication date
JPS6256873A (en) 1987-03-12

Similar Documents

Publication Publication Date Title
CN101911462A (en) Power conversion device
US20170093298A1 (en) System and method for starting a variable frequency drive with reduced arc flash risk
JPS60187273A (en) Synchronous machine
JP2000253687A (en) Servo device
JP2002191178A (en) Failure detection circuit for braking switching element of inverter and inverter
JPH0584470B2 (en)
JPH11235039A (en) Power converter
JPH0554634B2 (en)
JPH065254B2 (en) Fault current detection display device
CN218124575U (en) Zero-crossing starting control device of three-phase motor
JP4739541B2 (en) AC chopper device
JPH08168264A (en) Power converter startup protection method
CN2426241Y (en) Three-phass loss and counter phase sequence motor protector
JPH0223021A (en) Circuitbreaker
JP2001178148A (en) Self-commutated converter protection device
JP3388671B2 (en) Protection method for variable speed pumped storage power generation system
CN217087806U (en) Cutting machine drive control system
CN104600670B (en) Direct current generator tests protection device
JPH09308083A (en) Phase interruption detection circuit
CN212905171U (en) Detection tool for phase sequence of stator winding of three-phase motor
JP4149722B2 (en) Excitation control device for synchronous machine
JP2634692B2 (en) Secondary overvoltage protection device for AC-excited synchronous machine
JPH06786Y2 (en) Fault current detection display device
JPH071294B2 (en) Distribution line accident point search system
JPH0586127B2 (en)