Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0586127B2 - - Google Patents
[go: Go Back, main page]

JPH0586127B2 - - Google Patents

Info

Publication number
JPH0586127B2
JPH0586127B2 JP60008087A JP808785A JPH0586127B2 JP H0586127 B2 JPH0586127 B2 JP H0586127B2 JP 60008087 A JP60008087 A JP 60008087A JP 808785 A JP808785 A JP 808785A JP H0586127 B2 JPH0586127 B2 JP H0586127B2
Authority
JP
Japan
Prior art keywords
circuit
display
current
resistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60008087A
Other languages
Japanese (ja)
Other versions
JPS61167333A (en
Inventor
Naotoshi Takaoka
Mitsuaki Aida
Yasuhiro Tanahashi
Katsunori Aoki
Mitsuharu Hisatomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Support Corp
Original Assignee
Energy Support Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Support Corp filed Critical Energy Support Corp
Priority to JP60008087A priority Critical patent/JPS61167333A/en
Publication of JPS61167333A publication Critical patent/JPS61167333A/en
Publication of JPH0586127B2 publication Critical patent/JPH0586127B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は短絡電流が配電線に流れた場合には
短絡表示を行ない、又、地絡故障が配電線に生じ
た場合には配電線に生じた地絡故障点を検出する
ように、探索信号注入装置から配電線に注入され
た探索信号に基づいて、地絡故障表示を行なう信
号注入式短絡・地絡検出装置の制御回路に関する
ものである。
[Detailed Description of the Invention] (Industrial Application Field) This invention displays a short circuit when a short circuit current flows through the distribution line, and when a ground fault occurs in the distribution line, it displays a short circuit on the distribution line. This relates to a control circuit for a signal injection type short circuit/earth fault detection device that displays a ground fault fault based on a search signal injected into the distribution line from a search signal injection device so as to detect the point of a ground fault that has occurred. be.

(従来技術) 従来から配電線に地絡故障が生じたときには事
故区間の早期発見と、故障区間の分離及び健全区
間の早期送電の観点からまず変電所遮断器を開
き、次に変電所遮断器を再閉路するとともに電源
側の区分開閉器から順次投入して健全区間に再送
電を行い、地絡故障区間に至つた時に変電所遮断
器が再遮断される。そして、変電所の遮断器が
再々閉路されたときには前記地絡故障区間を区分
する区分開閉器を開放状態にロツクして地絡故障
区間のみが分離され、健全区間のみ再送電が行な
われることにより、地絡故障区間を探索してい
る。そして、地絡故障区間が探索できると、その
故障区間において各電柱に設けられた関連配電機
器の絶縁抵抗測定を反復実行することにより地絡
点の検出を行なつていた。
(Prior art) Conventionally, when a ground fault occurs in a distribution line, the substation circuit breaker is first opened, and then the substation circuit breaker is At the same time, the sectional switches on the power supply side are sequentially turned on to retransmit power to the healthy section, and when the section reaches the ground fault section, the substation circuit breaker is shut off again. When the circuit breaker of the substation is closed again, the section switch that separates the ground fault fault section is locked in the open state, and only the ground fault fault section is isolated, and power is retransmitted only to the healthy section. , searching for ground fault sections. Once a ground fault fault section has been found, the ground fault point is detected by repeatedly measuring the insulation resistance of related power distribution equipment installed on each utility pole in the fault section.

(発明が解決しようとする問題点) 前記のように従来は地絡故障区間が分かつた後
にその地絡故障区間に存在する電柱等に配設され
る関連配電機器を各電柱毎に順次絶縁抵抗測定を
行なつていたため、これに多くの時間を要すると
いう作業上の問題点があり、地絡点の検出時間が
かかる欠点があつた。
(Problems to be Solved by the Invention) As mentioned above, in the past, after the ground fault fault section was determined, the insulation resistance of the related power distribution equipment installed on utility poles, etc. existing in the ground fault fault section was sequentially determined for each utility pole. Since the measurement was carried out, there was an operational problem in that it required a lot of time, and there was a drawback that it took a long time to detect the ground fault point.

この発明は前記問題を解消し、さらに従来の方
向性地絡表示装置に比較して取付け易く、絶縁性
能に優れ、低コストである信号注入式短絡・地絡
検出装置の制御回路を提供することを目的として
いる。
The present invention solves the above problems, and also provides a control circuit for a signal injection type short circuit/ground fault detection device that is easier to install, has superior insulation performance, and is lower in cost than conventional directional ground fault display devices. It is an object.

(問題点を解決するための手段) この発明の信号注入式短絡・地絡検出装置は、
配電線に短絡電流が流れたとき電流検出器を介し
て短絡電流を検知し、短絡電流検知信号を出力す
るとともに、変電所の遮断器がトリツプした場合
に電流検出器を介して配電線の無電圧状態を検知
し、無電圧検知信号を出力する短絡検出回路と、
前記短絡電流検知信号を遅延する短絡電流検知信
号遅延回路と、前記短絡電流検知信号遅延回路に
て遅延された短絡電流検知信号と、前記無電圧検
知信号とをともに入力したときスイツチ信号を出
力するゲート回路と、地絡故障時に配電線に注入
される探索信号を前記電流検出器を介して検知し
たとき、検知信号を出力する探索信号検出回路
と、前記ゲート回路が出力するスイツチ信号又は
前記探索信号検出回路が出力する検知信号に基づ
いてオン動作して、表示駆動電流を出力し、表示
器を事故表示させる表示用スイツチング回路と、
前記表示器が事故表示を行つた後所定時間経過後
に同表示器の定常表示復帰を行わせるための表示
復帰信号を表示器に出力する時限回路と、前記各
回路に駆動電流を出力する電源回路とから構成し
たことをその要旨とするものである。
(Means for solving the problem) The signal injection type short circuit/ground fault detection device of the present invention has the following features:
When a short-circuit current flows through a distribution line, the short-circuit current is detected via a current detector, and a short-circuit current detection signal is output.If a circuit breaker in a substation trips, the current detector detects the short-circuit current and outputs a short-circuit current detection signal. A short circuit detection circuit that detects the voltage state and outputs a no-voltage detection signal;
A short-circuit current detection signal delay circuit that delays the short-circuit current detection signal, a short-circuit current detection signal delayed by the short-circuit current detection signal delay circuit, and the no-voltage detection signal are both input to output a switch signal. a gate circuit; a search signal detection circuit that outputs a detection signal when a search signal injected into the distribution line at the time of a ground fault is detected via the current detector; and a switch signal outputted by the gate circuit or the search signal. a display switching circuit that turns on based on the detection signal output by the signal detection circuit, outputs a display drive current, and causes the display to indicate an accident;
a time limit circuit that outputs a display return signal to the display to cause the display to return to normal display after a predetermined period of time has elapsed after the display displays an accident; and a power supply circuit that outputs a drive current to each of the circuits. Its gist is that it is composed of the following.

(作用) 前記構成により、配電線に短絡電流が流れたと
き地絡検出回路は電流検出器を介して短絡電流を
検知し、短絡電流検知信号を出力する。又、短絡
検出回路は変電所の遮断器がトリツプした場合に
前記電流検出器を介して配電線の無電圧状態を検
知し、無電圧検知信号を出力する。
(Function) With the above configuration, when a short circuit current flows through the distribution line, the ground fault detection circuit detects the short circuit current via the current detector and outputs a short circuit current detection signal. Further, the short circuit detection circuit detects the no-voltage state of the distribution line via the current detector when the circuit breaker of the substation is tripped, and outputs a no-voltage detection signal.

短絡電流検知信号遅延回路は前記短絡電流検知
信号を遅延し、ゲート回路はその遅延された短絡
電流検知信号と、無電圧検知信号とをともに入力
すると、スイツチ信号を出力する。すると、表示
用スイツチング回路は前記スイツチ信号に基づき
オン動作して、表示駆動電流を出力し、表示器を
事故表示させる。
The short circuit current detection signal delay circuit delays the short circuit current detection signal, and when the gate circuit receives both the delayed short circuit current detection signal and the no-voltage detection signal, it outputs a switch signal. Then, the display switching circuit is turned on based on the switch signal, outputs a display drive current, and causes the display to indicate an accident.

又、配電線に地絡故障が生じ、変電所の遮断器
がトリツプされた状態において、配電線に探索信
号が注入されると、その探索信号を探索信号検出
回路が前記電流検出器を介して検知し、検知信号
を出力する。前記探索信号検出回路からの検知信
号に基づいて表示用スイツチング回路がオン動作
して、表示駆動電流を出力し、表示器を事故表示
させる。
Furthermore, when a search signal is injected into the distribution line when a ground fault occurs in the distribution line and the circuit breaker at the substation is tripped, the search signal detection circuit receives the search signal via the current detector. Detects and outputs a detection signal. The display switching circuit is turned on based on the detection signal from the search signal detection circuit, outputs a display drive current, and displays an accident on the display.

そして、時限回路は前記表示器が事故表示を行
なつた後所定時間経過後に同表示器の定常表示復
帰を行なわせるための表示復帰信号を表示器に出
力し、表示器を定常表示に復帰させる。
Then, the timer circuit outputs a display return signal to the display device to cause the display device to return to normal display after a predetermined period of time has passed after the display device displays the accident display, and causes the display device to return to normal display mode. .

(実施例) 以下、この発明を具体化した一実施例を第1図
〜第8図に従つて説明する。
(Embodiment) An embodiment embodying the present invention will be described below with reference to FIGS. 1 to 8.

各相ごとに取着される信号注入式短絡・地絡検
出装置Hの概要について説明すると、この短絡・
地絡検出装置Hは短絡電流・探索信号をそれぞれ
検出する電流検出器と、同電流検出器が検知した
各種信号を入力し、その信号に基づいて表示駆動
電流及び復帰駆動電流を出力する制御回路と、同
制御回路からの駆動電流及び復帰駆動電流により
定常表示から事故表示及び事故表示から定常表示
に復帰する表示器IDとから構成されている。
An overview of the signal injection type short circuit/ground fault detection device H installed for each phase is as follows.
The ground fault detection device H includes a current detector that detects a short circuit current and a search signal, and a control circuit that inputs various signals detected by the current detector and outputs a display drive current and a recovery drive current based on the signals. and a display ID that changes from a steady display to an accident display and returns to a steady display from an accident display using a drive current and a return drive current from the same control circuit.

(電流検出器) 前記電流検出器は第一及び第二の電流変成器
CT1,CT2とからなり、配電線に短絡電流及び
探索信号が流れたとき、その二次側から変成電流
を出力する。
(Current Detector) The current detector is connected to the first and second current transformers.
It consists of CT1 and CT2, and when a short circuit current and a search signal flow through the distribution line, a transformed current is output from its secondary side.

(制御回路) 制御回路は大別して配電線Lに流れる短絡電流
を検知するとともに、変電所の遮断器がトリツプ
したときに配電線の無電圧状態を検知し、表示駆
動電流を出力し、表示器IDを地絡表示させる短
絡検出部と、地絡故障時に変電所の遮断器がトリ
ツプした状態において配電線に注入された探索信
号を前記第一の電流変成器CT1を介して検知し、
表示駆動電流を出力し、表示器IDを表示駆動す
る探索信号検出部Yと、前記表示器IDが表示を
行なつた後所定時間経過後に前記表示器IDの表
示復帰を行なわせるための復帰駆動電流を表示器
IDに出力する時限回路Tと、前記各回路に駆動
電流を出力する電源回路Zとから構成されてい
る。
(Control circuit) The control circuit can be roughly divided into two parts: it detects the short-circuit current flowing through the distribution line L, it also detects the no-voltage state of the distribution line when the substation circuit breaker trips, outputs a display drive current, and displays the display a short circuit detection unit that displays an ID as a ground fault, and detects, via the first current transformer CT1, a search signal injected into the distribution line when the circuit breaker of the substation is tripped at the time of a ground fault;
a search signal detection unit Y that outputs a display drive current and drives the display ID; and a return drive that causes the display ID to return to display after a predetermined period of time has passed after the display ID has displayed. Current indicator
It consists of a timer circuit T that outputs to the ID, and a power supply circuit Z that outputs drive current to each of the circuits.

(短絡検出部) 短絡検出部から説明すると、前記第一の電流変
成器CT1に接続される両端子P1,P2間には
チヨークコイル2,3を介して整流回路としての
全波整流器4が接続されている。又、両端子P
1,P2間にはサージ吸収回路としてのサージア
ブソーバ5が接続されている。
(Short Circuit Detection Section) To explain from the short circuit detection section, a full wave rectifier 4 as a rectifier circuit is connected between both terminals P1 and P2 connected to the first current transformer CT1 via chiyoke coils 2 and 3. ing. Also, both terminals P
1 and P2, a surge absorber 5 as a surge absorption circuit is connected.

全波整流器4のプラス・マイナス両端子間には
平滑コンデンサC18と、後記するリセツトリレ
ーRY2のb接点RYb,抵抗R2,ツエナーダイ
オードZD1及び抵抗R6の直列回路とが互いに
並列に接続されている。前記b接点RYbのマイ
ナス端子と全波整流器4のマイナス端子間には抵
抗R1とダイオードアレイDa1との直列回路が
接続されている。
Between the positive and negative terminals of the full-wave rectifier 4, a smoothing capacitor C18, a series circuit including a b contact RYb of a reset relay RY2, a resistor R2, a Zener diode ZD1, and a resistor R6, which will be described later, are connected in parallel. A series circuit including a resistor R1 and a diode array Da1 is connected between the negative terminal of the b contact RYb and the negative terminal of the full-wave rectifier 4.

前記平滑コンデンサC18,抵抗R1及びダイ
オードアレイDa1とから電圧検出回路hが構成
されている。なお、リセツトリレーRY2のb接
点RYbの両端子には抵抗R40とコンデンサC
30との直列回路から構成される開閉サージ吸収
回路aが並列に接続されている。
A voltage detection circuit h is constituted by the smoothing capacitor C18, the resistor R1, and the diode array Da1. In addition, a resistor R40 and a capacitor C are connected to both terminals of the b contact RYb of the reset relay RY2.
A switching surge absorption circuit a constituted by a series circuit with 30 is connected in parallel.

又、前記抵抗R2のマイナス端子と前記全波整
流器4のマイナス端子間には切替スイツチSと、
互いに抵抗値が異なる抵抗R4及び抵抗R5の並
列回路との直列回路が接続されている。前記切替
スイツチSを抵抗R4又は抵抗R5側に切替接続
することにより、この短絡・地絡検出回路Hを異
なる定常の負荷電流が流れる配電線Lに対し取着
することができるようになつている。
Further, a changeover switch S is provided between the negative terminal of the resistor R2 and the negative terminal of the full-wave rectifier 4;
A series circuit including a parallel circuit of a resistor R4 and a resistor R5 having different resistance values is connected. By selectively connecting the changeover switch S to the resistor R4 or resistor R5 side, this short circuit/ground fault detection circuit H can be attached to the distribution line L through which different steady load currents flow. .

前記ツエナーダイオードZD1は所定値以上の
短絡電流が配電線Lに流れたとき第一の電流変成
器CT1が出力する変成電流が全波整流器4にて
全波整流された信号によりブレークダウンするよ
うになつている。前記抵抗R6のプラス端子には
アンド回路6が接続され、前記ツエナーダイオー
ドZD1がブーレクダウンしたとき、アンド回路
6の入力端子に論理値1に対応する抵抗R6の電
圧を印加するようになつている。なお、抵抗R6
の両端子に並列に接続されたコンデンサC2はノ
イズ防止用である。
The Zener diode ZD1 is arranged so that when a short-circuit current exceeding a predetermined value flows through the distribution line L, the transformed current output from the first current transformer CT1 breaks down by a signal that is full-wave rectified by the full-wave rectifier 4. It's summery. An AND circuit 6 is connected to the positive terminal of the resistor R6, and when the Zener diode ZD1 goes down, the voltage of the resistor R6 corresponding to the logical value 1 is applied to the input terminal of the AND circuit 6. In addition, resistance R6
A capacitor C2 connected in parallel to both terminals is for noise prevention.

前記ダイオードアレイDa1のプラス端子側に
はナンド回路7が接続されている。。そして、配
電線Lに短絡・地絡事故等により変電所の遮断器
がトリツプしたとき、ナンド回路7の入力端子に
論理値0に対応するダイオードアレイDa1間の
電圧(すなわち無電圧)を印加するようになつい
る。すなわち、ナンド回路7は前記論理値0を入
力すると、論理値1に対応する信号を出力するよ
うになつている。なお、ダイオードアレイDa1
間の両端子に並列に接続されたコンデンサC1は
ノイズ防止用である。
A NAND circuit 7 is connected to the positive terminal side of the diode array Da1. . When the substation circuit breaker trips due to a short circuit or ground fault in the distribution line L, a voltage across the diode array Da1 corresponding to a logical value of 0 (i.e., no voltage) is applied to the input terminal of the NAND circuit 7. I'm getting closer to you. That is, when the NAND circuit 7 receives the logic value 0, it outputs a signal corresponding to the logic value 1. In addition, diode array Da1
A capacitor C1 connected in parallel between both terminals is for noise prevention.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器4のマイナス端子間にはス
イツチングトランジスタTr1のコレクタ・エミ
ツタと抵抗R33の直列回路が接続され、前記抵
抗R33の両端子にはコンデンサC19が並列に
接続されている。
A series circuit consisting of the collector/emitter of a switching transistor Tr1 and a resistor R33 is connected between an output terminal P3 (plus terminal) of a power supply circuit Z (to be described later) and a minus terminal of the full-wave rectifier 4, and a series circuit consisting of the collector/emitter of a switching transistor Tr1 and a resistor R33 is connected to both terminals of the resistor R33. A capacitor C19 is connected in parallel.

前記ナンド回路7、抵抗R3、スイツチングト
ランジスタTr1とにより第1図における無電圧
判別スイツチング回路jが構成されるとともに、
前記コンデンサC19、抵抗R33とにより信号
メモリ回路kが構成されている。
The NAND circuit 7, the resistor R3, and the switching transistor Tr1 constitute the no-voltage discrimination switching circuit j in FIG.
A signal memory circuit k is constituted by the capacitor C19 and the resistor R33.

前記スイツチングトランジスタTr1と抵抗R
33の直列回路にはダイオードD9、充電抵抗R
34、及びリレー駆動電源nとしてのコンデンサ
C20の直列回路が並列に接続され、常時コンデ
ンサC20を充電するようになつている。
The switching transistor Tr1 and the resistor R
The series circuit of 33 includes a diode D9 and a charging resistor R.
34, and a series circuit of a capacitor C20 as a relay drive power source n are connected in parallel to constantly charge the capacitor C20.

前記コンデンサC20の両端子間にはサイリス
タSCR4及びセツトリレーRY1の直列回路が並
列に接続されている。前記セツトリレーRY1は
励磁されると、前記b接点RYbを開路するとと
もに、後記する探索信号検出部Yのa接点RYa
を閉路する。このサイリスタSCR4及びセツト
リレーRY1とによりリレー駆動回路mが構成さ
れている。
A series circuit of a thyristor SCR4 and a set relay RY1 is connected in parallel between both terminals of the capacitor C20. When the set relay RY1 is energized, it opens the b contact RYb and also opens the a contact RYa of the search signal detection section Y, which will be described later.
Close the circuit. This thyristor SCR4 and set relay RY1 constitute a relay drive circuit m.

さらに、前記サイリスタSCR4のゲート端子
には前記コンデンサC19のプラス端子が接続さ
れるとともに、アノード端子はゲート回路として
のアンド回路8の一方の入力端子に接続されてい
る。前記スイツチングトランジスタTr1のベー
ス端子には前記ナンド回路7の出力端子が抵抗R
3を介して接続されている。
Furthermore, the positive terminal of the capacitor C19 is connected to the gate terminal of the thyristor SCR4, and the anode terminal is connected to one input terminal of an AND circuit 8 as a gate circuit. The output terminal of the NAND circuit 7 is connected to the base terminal of the switching transistor Tr1.
Connected via 3.

従つて、ナンド回路7が論理値1に対応する信
号をスイツチングトランジスタTr1のベース端
子に印加すると、同スイツチングトランジスタ
Tr1が導通するようになつている。そして、前
記スイツチングトランジスタTr1が導通すると
前記コンデンサC19・抵抗R33の信号メモリ
回路kから前記サイリスタSCR4のゲート端子
に対し電圧を印加する。すると、サイリスタ
SCR4が導通し、コンデンサC20の電荷が放
電されてセツトリレーRY1を励磁するととも
に、アンド回路8の一方の入力端子に対して論理
値1に対応する信号(無電圧検知信号)を出力す
るようになつている。
Therefore, when the NAND circuit 7 applies a signal corresponding to a logic value of 1 to the base terminal of the switching transistor Tr1, the switching transistor Tr1
Tr1 is now conductive. When the switching transistor Tr1 becomes conductive, a voltage is applied from the signal memory circuit k of the capacitor C19 and resistor R33 to the gate terminal of the thyristor SCR4. Then, the thyristor
SCR4 becomes conductive, the charge in capacitor C20 is discharged, and set relay RY1 is excited, and a signal corresponding to a logical value of 1 (no-voltage detection signal) is output to one input terminal of AND circuit 8. ing.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器4のマイナス端子間にはス
イツチングトランジスタTr2のコレクタ・エミ
ツタと抵抗R8の直列回路が接続されている。同
スイツチングトランジスタTr2のベース端子に
は抵抗R7を介して前記アンド回路6の出力端子
が接続されている。従つて、アンド回路6が論理
値1に対応する信号をスイツチングトランジスタ
Tr2のベース端子に印加すると、同スイツチン
グトランジスタTr2がオン動作(導通)するよ
うになつている。
A series circuit consisting of the collector-emitter of a switching transistor Tr2 and a resistor R8 is connected between an output terminal P3 (plus terminal) of a power supply circuit Z (to be described later) and a minus terminal of the full-wave rectifier 4. The output terminal of the AND circuit 6 is connected to the base terminal of the switching transistor Tr2 via a resistor R7. Therefore, the AND circuit 6 outputs the signal corresponding to the logical value 1 to the switching transistor.
When applied to the base terminal of Tr2, the switching transistor Tr2 is turned on (conducted).

前記ツエナーダイオードZD1、抵抗R6、コ
ンデンサC2、アンド回路6、抵抗R7及びスイ
ツチングトランジスタTr2とにより第1図にお
ける電流判別スイツチング回路bが構成されてい
る。
The Zener diode ZD1, the resistor R6, the capacitor C2, the AND circuit 6, the resistor R7, and the switching transistor Tr2 constitute the current discrimination switching circuit b in FIG.

前記抵抗R8の両端子間にはダイオードD1、
抵抗R9の直列回路が接続され、前記抵抗R9の
両端子にはコンデンサC3が並列に接続されてい
る。
A diode D1 is connected between both terminals of the resistor R8.
A series circuit of a resistor R9 is connected, and a capacitor C3 is connected in parallel to both terminals of the resistor R9.

前記アンド回路8はその他方の入力端子が前記
抵抗R9のプラス端子に対し接続されている。そ
して、前記スイツチングトランジスタTr2がオ
ン動作(導通)すると、抵抗R8の電圧がダイオ
ードD1を介して前記コンデンサC3、抵抗R9
のCR回路に印加され、同CR回路はその時定数に
より、アンド回路8の他方の入力端子に一定時間
論理値1に対応する電圧(短絡電流検知信号)を
印加する。前記コンデンサC3と抵抗R9とによ
り短絡電流検知信号遅延回路としての信号メモリ
回路dが構成されている。すなわち、短絡電流検
出のメモリをコンデンサC3と抵抗R9の信号メ
モリ回路dの時定数にて得るようになつている。
The other input terminal of the AND circuit 8 is connected to the positive terminal of the resistor R9. When the switching transistor Tr2 turns on (conducts), the voltage of the resistor R8 passes through the diode D1 to the capacitor C3 and the resistor R9.
, and the CR circuit applies a voltage (short-circuit current detection signal) corresponding to the logical value 1 for a certain period of time to the other input terminal of the AND circuit 8 according to its time constant. The capacitor C3 and the resistor R9 constitute a signal memory circuit d as a short circuit current detection signal delay circuit. That is, the memory for detecting the short circuit current is obtained by the time constant of the signal memory circuit d consisting of the capacitor C3 and the resistor R9.

又、アンド回路8は他方の入力端子にコンデン
サC3、抵抗R9のCR回路の時定数により一定
時間論理値1に対応する電圧(短絡電流検知信
号)が印加されている間に一方の入力端子に論理
値1に対応する信号(無電圧検知信号)を入力す
ると、論理値1に対応する電圧(スイツチ信号)
をその出力端子から印加するようになつている。
Also, the AND circuit 8 applies a voltage (short-circuit current detection signal) corresponding to a logical value 1 for a certain period of time to one input terminal due to the time constant of the CR circuit including the capacitor C3 and the resistor R9. When a signal corresponding to logical value 1 (no-voltage detection signal) is input, a voltage corresponding to logical value 1 (switch signal) is input.
is applied from its output terminal.

前記サージ吸収回路5、整流回路4、電流判別
スイツチング回路b、信号メモリ回路d、電圧検
出回路h、無電圧判別スイツチング回路j、信号
メモリ回路k、リレー駆動回路m及びリレー駆動
電源n等により短絡検出回路Xが構成されてい
る。
Short circuit caused by the surge absorption circuit 5, rectifier circuit 4, current discrimination switching circuit b, signal memory circuit d, voltage detection circuit h, no-voltage discrimination switching circuit j, signal memory circuit k, relay drive circuit m, relay drive power supply n, etc. A detection circuit X is configured.

電源回路Zの出力端子P3(プラス端子)と全
波整流器4のマイナス端子間にはスイツチングト
ランジスタTr3のコレクタ・エミツタと抵抗R
11の直列回路が接続されている。又、前記抵抗
R11の両端子間にはコンデンサC10が並列に
接続されている。そして、前記スイツチングトラ
ンジスタTr3のベース端子には前記アンド回路
8の出力端子が抵抗R10を介して接続されてい
る。
Between the output terminal P3 (plus terminal) of the power supply circuit Z and the minus terminal of the full-wave rectifier 4, the collector/emitter of the switching transistor Tr3 and the resistor R are connected.
Eleven series circuits are connected. Further, a capacitor C10 is connected in parallel between both terminals of the resistor R11. The output terminal of the AND circuit 8 is connected to the base terminal of the switching transistor Tr3 via a resistor R10.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器6のマイナス端子間にはダ
イオードD3、充電抵抗R12、駆動電源として
のコンデンサC4の直列回路が接続され、常時コ
ンデンサC4を充電するようになつている。前記
ダイオードD3、充電抵抗R12、駆動電源とし
てのコンデンサC4の直列回路により表示駆動電
源充電回路eが構成されている。
A series circuit of a diode D3, a charging resistor R12, and a capacitor C4 as a drive power source is connected between the output terminal P3 (plus terminal) of the power supply circuit Z (described later) and the minus terminal of the full-wave rectifier 6, and constantly charges the capacitor C4. I'm starting to do that. A display drive power supply charging circuit e is constituted by a series circuit of the diode D3, the charging resistor R12, and the capacitor C4 as a drive power supply.

前記コンデンサC4のプラス端子及び表示器
IDのセツト端子14間には表示用スイツチング
回路fとしてのサイリスタSCR1、ダイオード
D4の直列回路が接続され、コンデンサC4のマ
イナス端子は表示器IDの共通端子13に接続さ
れている。そして、前記スイツチングトランジス
タTr3のエミツタ端子はサイリスタSCR1のゲ
ート端子に接続されている。
The positive terminal of the capacitor C4 and the indicator
A series circuit of a thyristor SCR1 and a diode D4 as a display switching circuit f is connected between the set terminals 14 of the ID, and the negative terminal of the capacitor C4 is connected to the common terminal 13 of the display ID. The emitter terminal of the switching transistor Tr3 is connected to the gate terminal of the thyristor SCR1.

従つて、前記アンド回路8から論理値1に対応
する信号が前記スイツチングトランジスタTr3
のベース端子に印加されると、同スイツチングト
ランジスタTr3はオン動作(導通)され、前記
抵抗R11とコンデンサC10に電圧を印加す
る。その結果、前記抵抗R11とコンデンサC1
0から前記サイリスタSCR1のゲート端子に電
圧(スイツチ信号)を印加し、同サイリスタ
SCR1を導通させるようになつている。そして、
サイリスタSCR1の導通により、コンデンサC
4の電荷が放電され、表示器IDに短絡表示駆動
電流を出力するようになつている。
Therefore, the signal corresponding to the logical value 1 from the AND circuit 8 is sent to the switching transistor Tr3.
When the voltage is applied to the base terminal of the switching transistor Tr3, the switching transistor Tr3 is turned on (conducted), and a voltage is applied to the resistor R11 and the capacitor C10. As a result, the resistor R11 and capacitor C1
A voltage (switch signal) is applied from 0 to the gate terminal of the thyristor SCR1, and the thyristor
It is designed to make SCR1 conductive. and,
Due to conduction of thyristor SCR1, capacitor C
4 is discharged, and a short-circuit display drive current is output to the display ID.

前記ダイオードD4のマイナス端子と全波整流
器4のマイナス端子4間には微分回路を構成する
コンデンサC11と抵抗R24の直列回路が接続
され、前記抵抗R24のプラス端子は後記する時
限回路TのIC23に対し接続されている。そし
て、前記サイリスタSCR1の導通により、コン
デンサC4の電荷が放電され、前記表示器IDに
表示駆動電流が出力されると、このコンデンサC
11と抵抗R24の微分回路の分圧点からクリア
制御信号が時限回路TのIC23に出力するよう
になつている。前記コンデンサC11と抵抗R2
4とにより電圧増幅回路g(第1図参照)が構成
されている。
A series circuit of a capacitor C11 and a resistor R24 forming a differential circuit is connected between the negative terminal of the diode D4 and the negative terminal 4 of the full-wave rectifier 4, and the positive terminal of the resistor R24 is connected to an IC23 of a timer circuit T to be described later. connected to. When the thyristor SCR1 becomes conductive, the charge in the capacitor C4 is discharged, and a display drive current is output to the display ID.
A clear control signal is output to the IC23 of the timer circuit T from the voltage dividing point of the differentiator circuit consisting of the resistor R24 and the resistor R24. The capacitor C11 and the resistor R2
4 constitutes a voltage amplification circuit g (see FIG. 1).

さらに、前記ダイオードD4のマイナス端子と
全波整流器4のマイナス端子間には微分回路vを
構成するコンデンサC12と抵抗R25の直列回
路が接続され、前記抵抗R25のプラス端子は後
記する探索信号検出部YのサイリスタSCR2の
ゲート端子に接続されている。
Furthermore, a series circuit of a capacitor C12 and a resistor R25 forming a differential circuit v is connected between the negative terminal of the diode D4 and the negative terminal of the full-wave rectifier 4, and the positive terminal of the resistor R25 is connected to a search signal detection section to be described later. It is connected to the gate terminal of the Y thyristor SCR2.

そして、前記サイリスタSCR1の導通により、
コンデンサC4の電荷が放電され、前記表示器
IDに表示駆動電流が出力されると、コンデンサ
C12と抵抗R25の微分回路vの分圧点からゲ
ートトリガー電圧がサイリスタSCR2のゲート
端子に印加するようになつている。
Then, due to the conduction of the thyristor SCR1,
The charge on capacitor C4 is discharged and the indicator
When the display drive current is output to the ID, a gate trigger voltage is applied to the gate terminal of the thyristor SCR2 from the voltage dividing point of the differentiating circuit v formed by the capacitor C12 and the resistor R25.

(表示器) ここで表示器IDについて詳細に説明する。(display) Here, the display device ID will be explained in detail.

表示器IDは複数の磁気反転表示器から構成さ
れる。第5図及び第6図において一つの磁気反転
表示器は両端部がN極及びS極に磁化されたデイ
スク10が回動軸11を中心に回転可能に支承さ
れ、又、丸棒状のステータ12がデイスク10の
S極と対応する磁極部12a及びデイスク10の
N極と対応する磁極部12bを有するように形成
されている。なお、前記ステータ12は保磁力の
小さな材質にて形成するのが好ましい。前記両磁
極部12a,12b間には同磁極部12a,12
bが第4図の状態にてデイスク10の両端磁極に
対し同極性に磁化されるように共通端子13とセ
ツト端子14に両端が接続される駆動コイル15
が巻回されている。
The display ID is composed of a plurality of magnetic reversal displays. In FIG. 5 and FIG. 6, one magnetic reversal display includes a disk 10 whose both ends are magnetized to N and S poles, rotatably supported around a rotation shaft 11, and a round bar-shaped stator 12. is formed to have a magnetic pole portion 12 a corresponding to the S pole of the disk 10 and a magnetic pole portion 12 b corresponding to the N pole of the disk 10 . Note that the stator 12 is preferably formed of a material with low coercive force. Between the two magnetic pole portions 12a, 12b, the same magnetic pole portions 12a, 12 are provided.
A drive coil 15 whose both ends are connected to the common terminal 13 and the set terminal 14 so that b is magnetized to the same polarity as the magnetic poles at both ends of the disk 10 in the state shown in FIG.
is wound.

又、前記駆動コイル15に隣接して前記両磁極
部12a,12b間には同磁極部12a,12b
が第5図の状態にてデイスク10の両端磁極に対
し、同極性に磁化されるように共通端子13とリ
セツト端子16に接続される復帰駆動コイル17
が巻回されている。
Further, adjacent to the drive coil 15, between the two magnetic pole portions 12a and 12b, the same magnetic pole portions 12a and 12b are provided.
The return drive coil 17 is connected to the common terminal 13 and the reset terminal 16 so that it is magnetized to the same polarity with respect to both end magnetic poles of the disk 10 in the state shown in FIG.
is wound.

前記デイスク10の表面10a及び裏面10b
には互いに異なる色の標識(この実施例では表面
10aは黒色、裏面10bは赤色)が表示されて
いる。
Front surface 10a and back surface 10b of the disk 10
Labels of different colors (in this embodiment, the front side 10a is black and the back side 10b is red) are displayed on the .

そして、各磁気反転表示器の駆動コイル15及
び復帰駆動コイル17は互いに並列に接続されて
いる(第4図参照)。
The drive coil 15 and return drive coil 17 of each magnetic reversal display are connected in parallel to each other (see FIG. 4).

従つて、表示器IDにセツト端子14を介して
表示駆動電流が流れると、各駆動コイル15が励
磁され、第6図に示すように磁端部12aがS極
に、磁極部12bがN極に磁化され、各デイスク
10はそのN極が磁極部12a(S極)に、その
S極が磁極部12b(N極)に対向するように反
転回動され、各デイスク10の裏面10bに付さ
れた標識が外部へ一斉に表示(短絡表示)され
る。
Therefore, when a display drive current flows through the set terminal 14 to the display ID, each drive coil 15 is excited, and as shown in FIG. 6, the magnetic end portion 12a becomes the S pole and the magnetic pole portion 12b becomes the N pole. Each disk 10 is reversely rotated so that its N pole faces the magnetic pole part 12a (S pole) and its S pole faces the magnetic pole part 12b (N pole). The displayed signs are displayed all at once to the outside (short-circuit display).

又、反対に表示器IDにリセツト端子16を介
して復帰駆動電流が流れると、各復帰駆動コイル
17は励磁され、第5図に示すように磁極部12
aがN極に、磁極部12bがS極に磁化され、各
デイスク10はそのN極が磁極部12a(N極)
に、そのS極が磁極部12b(S極)に対向する
ように反転回動され、各デイスク10の表面10
aに付された標識が外部へ一斉に定常表示され
る。
Conversely, when a return drive current flows through the reset terminal 16 to the display ID, each return drive coil 17 is excited, and the magnetic pole portion 12 is energized as shown in FIG.
a is magnetized as a north pole, and the magnetic pole part 12b is magnetized as an south pole, and the north pole of each disk 10 is magnetized as the magnetic pole part 12a (north pole).
Then, the S pole is reversely rotated so that it faces the magnetic pole portion 12b (S pole), and the surface 10 of each disk 10 is
The signs attached to a are constantly displayed externally all at once.

(探索信号検出部Y) 探索信号検出部Yについて説明すると、前記全
波整流器4のプラス、マイナス両端子間はセツト
リレーRY1のa接点RYa、平滑コンデンサC5
の直列回路が接続されている。同平滑コンデンサ
C5の両端子間にはツエナーダイオードZD2、
ダイオードアレイDa2の直列回路が並列に接続
されている。なお、リセツトリレーRY1のa接
点RYaの両端子には抵抗R41とコンデンサC
31との直列回路から構成される開閉サージ吸収
回路γが並列に接続されている。
(Search signal detection unit Y) To explain the search signal detection unit Y, between the plus and minus terminals of the full-wave rectifier 4 are the a contact RYa of the set relay RY1, and the smoothing capacitor C5.
series circuit is connected. A Zener diode ZD2 is connected between both terminals of the smoothing capacitor C5.
A series circuit of diode array Da2 is connected in parallel. In addition, a resistor R41 and a capacitor C are connected to both terminals of the a contact RYa of the reset relay RY1.
A switching surge absorption circuit γ composed of a series circuit with 31 is connected in parallel.

前記ツエナーダイオードZD2は配電線Lに流
れる通常の負荷電流に基づいて第一の電流変成器
CT1から出力される変成電流が全波整流器4に
て全波整流された信号によりブレークダウンする
ようになつている。前記ダイオードアレイDa2
のプラス端子にはアンド回路20が接続され、前
記ツエナーダイオードZD2がブレークダウンし
たとき、アンド回路20の入力端子に論理値1に
対応するダイオードアレイDa2の電圧を印加す
るようになつている。
The Zener diode ZD2 is connected to the first current transformer based on the normal load current flowing in the distribution line L.
The transformed current output from the CT 1 is broken down by a signal that is full-wave rectified by the full-wave rectifier 4. The diode array Da2
An AND circuit 20 is connected to the positive terminal of , and when the Zener diode ZD2 breaks down, the voltage of the diode array Da2 corresponding to the logical value 1 is applied to the input terminal of the AND circuit 20.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器4のマイナス端子間にはス
イツチングトランジスタTr4のコレクタ・エミ
ツタと抵抗R14の直列回路が接続され、前記抵
抗R14の両端子にはコンデンサC21が並列に
接続されている。
A series circuit consisting of the collector/emitter of a switching transistor Tr4 and a resistor R14 is connected between the output terminal P3 (plus terminal) of the power supply circuit Z (described later) and the minus terminal of the full-wave rectifier 4, and a series circuit consisting of the collector/emitter of a switching transistor Tr4 and a resistor R14 is connected to both terminals of the resistor R14. A capacitor C21 is connected in parallel.

前記スイツチングトランジスタTr4のベース
端子には抵抗R13を介して前記アンド回路20
の出力端子が接続されている。そして、アンド回
路20から論理値1に対応する信号がスイツチン
グトランジスタTr4のベース端子に印加される
と、同スイツチングトランジスタTr4がオン動
作するようになつている。
The AND circuit 20 is connected to the base terminal of the switching transistor Tr4 via a resistor R13.
output terminal is connected. When a signal corresponding to the logical value 1 is applied from the AND circuit 20 to the base terminal of the switching transistor Tr4, the switching transistor Tr4 is turned on.

前記ツエナーダイオードZD2、ダイオードア
レイDa2、アンド回路20、抵抗R13及びス
イツチングトランジスタTr4とにより電圧判別
回路pが構成されている。
A voltage discrimination circuit p is constituted by the Zener diode ZD2, diode array Da2, AND circuit 20, resistor R13, and switching transistor Tr4.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器4のマイナス端子間にはダ
イオードD5、充電抵抗R15及びリレー駆動電
流αとしてのコンデンサC6の直列回路が接続さ
れ、常時コンデンサC6を充電するようになつて
いる。前記コンデンサC6の両端子間にはサイリ
スタSCR2及びリセツトリレーRY2の直列回路
が並列に接続されている。
A series circuit of a diode D5, a charging resistor R15, and a capacitor C6 as a relay drive current α is connected between the output terminal P3 (plus terminal) of the power supply circuit Z (described later) and the minus terminal of the full-wave rectifier 4, and the capacitor C6 is constantly connected. It is now possible to charge the battery. A series circuit of a thyristor SCR2 and a reset relay RY2 is connected in parallel between both terminals of the capacitor C6.

前記リセツトリレーRY2によりリレー駆動回
路wが構成されている。
The reset relay RY2 constitutes a relay drive circuit w.

前記リセツトリレーRY2は励磁されると、前
記短絡検出部Xのb接点RYbを閉路するととも
に、a接点RYaが開路する。さらに、前記サイ
リスタSCR2のゲート端子には前記コンデンサ
C21のプラス端子が接続されている。
When the reset relay RY2 is energized, it closes the b contact RYb of the short circuit detection section X, and opens the a contact RYa. Furthermore, the positive terminal of the capacitor C21 is connected to the gate terminal of the thyristor SCR2.

従つて、前記スイツチングトランジスタTr4
が導通すると前記コンデンサC21、抵抗R14
の回路から前記サイリスタSCR2のゲート端子
に対し電圧を印加する。すると、サイリスタ
SCR2が導通してコンデンサC6の電荷が放電
され、リセツトリレーRY2を励磁するようにな
つている。前記サイリスタSCR2によりスイツ
チング回路uが構成されている。
Therefore, the switching transistor Tr4
When conductive, the capacitor C21 and resistor R14
A voltage is applied from the circuit to the gate terminal of the thyristor SCR2. Then, the thyristor
SCR2 becomes conductive, the charge in capacitor C6 is discharged, and reset relay RY2 is energized. The thyristor SCR2 constitutes a switching circuit u.

前記平滑コンデンサC5の両端子には抵抗R1
6、抵抗R17の直列回路が並列に接続されてい
る。又、前記抵抗R17の両端子にはコンデンサ
C7が並列に接続され、コンデンサC7のプラス
端子にはアンド回路21の入力端子が接続されて
いる。そして、前記a接点RYaが閉路すると、
論理値1に対応する抵抗R17の電圧を前記アン
ド回路21の入力端子に対し印加し、同アンド回
路21の出力端子から論理値1に対応する電圧
(検知信号)を印加するようになつている。
A resistor R1 is connected to both terminals of the smoothing capacitor C5.
6. A series circuit of resistors R17 is connected in parallel. A capacitor C7 is connected in parallel to both terminals of the resistor R17, and an input terminal of an AND circuit 21 is connected to the positive terminal of the capacitor C7. Then, when the a contact RYa closes,
The voltage of the resistor R17 corresponding to the logical value 1 is applied to the input terminal of the AND circuit 21, and the voltage (detection signal) corresponding to the logical value 1 is applied from the output terminal of the AND circuit 21. .

前記抵抗R16、抵抗R17、コンデンサC7
及びアンド回路21とにより探索信号検出回路q
が構成されている。
The resistor R16, the resistor R17, and the capacitor C7
and the AND circuit 21, the search signal detection circuit q
is configured.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器4のマイナス端子間にはス
イツチングトランジスタTr5のコレクタ・エミ
ツタと抵抗R19との直列回路が接続され、スイ
ツチングトランジスタTr5のベース端子には抵
抗R18を介して前記アンド回路21の出力端子
が接続されている。そして、スイツチングトラン
ジスタTr5のベース端子に論理値1に対応する
電圧が印加されると、同スイツチングトランジス
タTr5は導通するようになつている。
A series circuit consisting of the collector/emitter of a switching transistor Tr5 and a resistor R19 is connected between the output terminal P3 (plus terminal) of the power supply circuit Z (to be described later) and the minus terminal of the full-wave rectifier 4, and the base of the switching transistor Tr5 is The output terminal of the AND circuit 21 is connected to the terminal via a resistor R18. When a voltage corresponding to a logical value of 1 is applied to the base terminal of the switching transistor Tr5, the switching transistor Tr5 becomes conductive.

後記する電源回路Zの出力端子P3(プラス端
子)と前記全波整流器4のマイナス端子間にはス
イツチングトランジスタTr6のコレクタ・エミ
ツタと抵抗R21との直列回路が続され、スイツ
チングトランジスタTr6のベース端子には抵抗
R20を介して前記抵抗R19のプラス端子が接
続されている。又、前記抵抗R19のマイナス端
子と前記抵抗R20のマイナス端子間にはコンデ
ンサC8が接続されている。
A series circuit consisting of the collector/emitter of a switching transistor Tr6 and a resistor R21 is connected between the output terminal P3 (plus terminal) of the power supply circuit Z (to be described later) and the minus terminal of the full-wave rectifier 4, and the base of the switching transistor Tr6 is connected to the base of the switching transistor Tr6. The positive terminal of the resistor R19 is connected to the terminal via a resistor R20. Further, a capacitor C8 is connected between the negative terminal of the resistor R19 and the negative terminal of the resistor R20.

同様に後記する電源回路Zの出力端子P3(プ
ラス端子)と前記全波整流器4のマイナス端子間
にはスイツチングトランジスタTr7のコレク
タ・エミツタと抵抗R23との直列回路が接続さ
れ、スイツチングトランジスタTr7のベース端
子には抵抗R22を介して前記抵抗R21のプラ
ス端子が接続されている。又、前記抵抗R21の
マイナス端子と前記抵抗R22のマイナス端子間
にはコンデンサC9が接続されている。
Similarly, a series circuit consisting of the collector/emitter of a switching transistor Tr7 and a resistor R23 is connected between the output terminal P3 (plus terminal) of the power supply circuit Z (described later) and the minus terminal of the full-wave rectifier 4, and the switching transistor Tr7 The positive terminal of the resistor R21 is connected to the base terminal of the resistor R21 via the resistor R22. Further, a capacitor C9 is connected between the negative terminal of the resistor R21 and the negative terminal of the resistor R22.

前記抵抗R23の両端子間にはコンデンサC1
0が並列に接続され、前記スイツチングトランジ
スタTr7のエミツタ端子は前記サイリスタSCR
1のゲート端子に接続されている。
A capacitor C1 is connected between both terminals of the resistor R23.
0 are connected in parallel, and the emitter terminal of the switching transistor Tr7 is connected to the thyristor SCR.
It is connected to the gate terminal of 1.

前記スイツチングトランジスタTr5〜Tr7、
抵抗R19〜R22、コンデンサC8、コンデン
サC9とにより遅延回路t(第1図参照)が構成
されている。
the switching transistors Tr5 to Tr7,
A delay circuit t (see FIG. 1) is constituted by resistors R19 to R22, capacitor C8, and capacitor C9.

従つて、前記アンド回路21の出力端子から論
理値1に対応する電圧(検知信号)がスイツチン
グトランジスタTr5のベース端子に印加される
と、同スイツチングトランジスタTr5は導通す
る。すると、抵抗R19の電圧が抵抗R20・コ
ンデンサC8の回路に印加され、同CR回路から
スイツチングトランジスタTr6のベース端子に
電圧を印加する。すると、スイツチングトランジ
スタTr6が導通し、同様に抵抗R21の電圧が
抵抗R22・コンデンサC9の回路に印加され、
同CR回路からスイツチングトランジスタTr7の
ベース端子に電圧を印加する。
Therefore, when a voltage (detection signal) corresponding to the logical value 1 is applied from the output terminal of the AND circuit 21 to the base terminal of the switching transistor Tr5, the switching transistor Tr5 becomes conductive. Then, the voltage of the resistor R19 is applied to the circuit of the resistor R20 and the capacitor C8, and the voltage is applied from the CR circuit to the base terminal of the switching transistor Tr6. Then, the switching transistor Tr6 becomes conductive, and the voltage of the resistor R21 is similarly applied to the circuit of the resistor R22 and the capacitor C9.
A voltage is applied from the same CR circuit to the base terminal of the switching transistor Tr7.

続いて、スイツチングトランジスタTr7が導
通し、抵抗R23とコンデンサC10の微分回路
からサイリスタSCR1のゲート端子に電圧(ス
イツチ信号)を印加する。
Subsequently, the switching transistor Tr7 becomes conductive, and a voltage (switch signal) is applied from the differential circuit of the resistor R23 and the capacitor C10 to the gate terminal of the thyristor SCR1.

このように各CR回路の時定数により一定時間
遅延されて前記サイリスタSCR1を導通するよ
うになつている。すなわち、この探索信号検出部
Yは探索信号検出回路qにおける探索信号の検出
時間が前記電圧判別回路pにおける再送電流の検
出時間よりも遅れるように設定されている。従つ
て、探索信号が注入された後にすぐに再送電流を
電圧判別回路pが検知すると、同電圧判別回路p
が動作し、表示器IDが誤動作しないようになつ
ている。
In this way, the thyristor SCR1 is turned on with a certain time delay due to the time constant of each CR circuit. That is, the search signal detection section Y is set so that the detection time of the search signal in the search signal detection circuit q is delayed from the detection time of the retransmission current in the voltage discrimination circuit p. Therefore, when the voltage discrimination circuit p detects the retransmission current immediately after the search signal is injected, the same voltage discrimination circuit p
is working, and the display unit ID does not malfunction.

前記ダイオードD4のマイナス端子と全波整流
器4のマイナス端子間には微分回路を構成するコ
ンデンサC12と抵抗R25の直列回路が接続さ
れ、前記抵抗R25のプラス端子は前記サイリス
タSCR2のゲート端子に対し接続されている。
そして、前記サイリスタSCR1の導通により、
コンデンサC4の電荷が放電され、前記表示器
IDに表示駆動電流が出力されると、このコンデ
ンサC12と抵抗R25の微分回路の分圧点から
ゲートトリガー電圧がサイリスタSCR2のゲー
ト端子にするようになつている。
A series circuit of a capacitor C12 and a resistor R25 forming a differential circuit is connected between the negative terminal of the diode D4 and the negative terminal of the full-wave rectifier 4, and the positive terminal of the resistor R25 is connected to the gate terminal of the thyristor SCR2. has been done.
Then, due to the conduction of the thyristor SCR1,
The charge on capacitor C4 is discharged and the indicator
When a display drive current is output to ID, a gate trigger voltage is applied to the gate terminal of thyristor SCR2 from the voltage dividing point of the differentiating circuit of capacitor C12 and resistor R25.

(時限回路T) 次に時限回路Tについて説明する。(Timed circuit T) Next, the time limit circuit T will be explained.

IC23には抵抗R26、コンデンサC13、
抵抗R27からなる発振回路βが接続され、同
IC23はその発振回路の発振数を分割するよう
になつている。
IC23 has a resistor R26, a capacitor C13,
An oscillation circuit β consisting of a resistor R27 is connected, and the same
The IC 23 is adapted to divide the number of oscillations of its oscillation circuit.

電源回路Zの出力端子P3(プラス端子)と前
記IC23の端子間にはダイオードD7、充電抵
抗R31及び駆動電源としてのコンデンサC16
の直列回路が接続され、常時コンデンサC16を
充電するようになつている。前記ダイオードD
7、充電抵抗R31及び駆動電源としてのコンデ
ンサC16とから復帰駆動電源充電回路δが構成
されている。同コンデンサC16のプラス端子は
サイリスタSCR3、ダイオードD6の直列回路
を介して表示器IDのリセツト端子16に接続さ
れ、コンデンサC16のマイナス端子は表示器
IDの共通端子に接続されている。
A diode D7, a charging resistor R31, and a capacitor C16 as a driving power source are connected between the output terminal P3 (positive terminal) of the power supply circuit Z and the terminal of the IC23.
are connected in series to constantly charge the capacitor C16. The diode D
7. A recovery drive power supply charging circuit δ is constituted by the charging resistor R31 and the capacitor C16 as a drive power supply. The positive terminal of the capacitor C16 is connected to the reset terminal 16 of the display ID through a series circuit of thyristor SCR3 and diode D6, and the negative terminal of the capacitor C16 is connected to the reset terminal 16 of the display ID.
Connected to the ID common terminal.

電源回路Zの出力端子P3(プラス端子)と前
記IC23のマイナス端子間にはスイツチングト
ランジスタTr8のコレクタ・エミツタを介して
抵抗R29の直列回路が接続されている。同抵抗
R29の両端子にはコンデンサC15、抵抗R3
0の直列回路が並列に接続されている。コンデン
サC15のマイナス端子はサイリスタSCR3の
ゲート端子に接続されている。前記コンデンサC
15と抵抗R30とにより微分回路が構成されて
いる。
A series circuit of a resistor R29 is connected between the output terminal P3 (plus terminal) of the power supply circuit Z and the minus terminal of the IC23 via the collector-emitter of the switching transistor Tr8. A capacitor C15 and a resistor R3 are connected to both terminals of the resistor R29.
0 series circuits are connected in parallel. The negative terminal of capacitor C15 is connected to the gate terminal of thyristor SCR3. Said capacitor C
15 and resistor R30 constitute a differentiating circuit.

そして、前記スイツチングトランジスタTr8
のベース端子には前記IC23の出力端子が抵抗
R28を介して接続されている。なお、抵抗R2
9の両端子に並列に接続されたコンデンサC14
はノイズ防止用である。
And the switching transistor Tr8
The output terminal of the IC 23 is connected to the base terminal of the IC 23 via a resistor R28. In addition, resistance R2
Capacitor C14 connected in parallel to both terminals of 9
is for noise prevention.

前記スイツチングトランジスタTr8、コンデ
ンサC14、抵抗R29、抵抗R30、コンデン
サC15及びサイリスタSCR3とによりスイツ
チング回路ε(第1図参照)が構成されている。
The switching transistor Tr8, the capacitor C14, the resistor R29, the resistor R30, the capacitor C15, and the thyristor SCR3 constitute a switching circuit ε (see FIG. 1).

このIC23はコンデンサC11、抵抗R24
の微分回路からのクリア制御信号を入力すると、
発振回路の発振数の分割をクリアして、発振数の
再分割を開始するようになつている。そして、
IC23は所定数分割すると、すなわち、所定時
間経過すると、抵抗R28を介してスイツチング
トランジスタTr8のベース端子に電圧を印加す
る。
This IC23 has a capacitor C11 and a resistor R24.
When inputting the clear control signal from the differentiator circuit,
The division of the number of oscillations of the oscillation circuit is cleared and re-division of the number of oscillations is started. and,
When the IC23 is divided into a predetermined number, that is, after a predetermined time has elapsed, a voltage is applied to the base terminal of the switching transistor Tr8 via the resistor R28.

すると、スイツチングトランジスタTr8はオ
ン動作(導通)され、前記コンデンサC15と抵
抗R30の微分回路に電圧が印加される。その結
果、同微分回路から前記サイリスタSCR3のゲ
ート端子に電圧を印加し、同サイリスタSCR3
をオン動作(導通)させるようになつている。そ
して、サイリスタSCR3の導通により、コンデ
ンサC16の電荷が放電され、表示器IDに表示
復帰信号としての復帰駆動電流を出力するように
なつている。
Then, the switching transistor Tr8 is turned on (conducted), and a voltage is applied to the differentiation circuit of the capacitor C15 and the resistor R30. As a result, a voltage is applied from the differentiating circuit to the gate terminal of the thyristor SCR3, and the same voltage is applied to the gate terminal of the thyristor SCR3.
It is designed to turn on (conduct). As the thyristor SCR3 becomes conductive, the charge in the capacitor C16 is discharged, and a return drive current as a display return signal is output to the display ID.

(電源回路Z) 次に、電源回路Zについて説明する。(Power circuit Z) Next, the power supply circuit Z will be explained.

第二の電流変成器CT2の2次側に接続される
両端子P4,P5にはチヨークコイル23,25
を介して整流回路としての全波整流器26が接続
されている。又、両端子P4,P5間にはサージ
吸収回路としてのサージアブソーバ27が接続さ
れている。
Both terminals P4 and P5 connected to the secondary side of the second current transformer CT2 have chiyoke coils 23 and 25.
A full-wave rectifier 26 as a rectifier circuit is connected through the. Further, a surge absorber 27 as a surge absorption circuit is connected between both terminals P4 and P5.

全波整流器26のプラス,マイナス両端子間に
は平滑コンデンサC17と、ダイオードアレイ
Da3と、トランジスタTr9、ダイオードD8及
び充電可能なバツテリBの直列回路とがそれぞれ
並列に接続されている。又、前記トランジスタ
Trのコレクタ端子、ベース端子間には抵抗R3
2が接続されている。
A smoothing capacitor C17 and a diode array are connected between the positive and negative terminals of the full-wave rectifier 26.
Da3 and a series circuit of a transistor Tr9, a diode D8, and a rechargeable battery B are each connected in parallel. Moreover, the transistor
A resistor R3 is connected between the collector terminal and base terminal of the Tr.
2 are connected.

前記ダイオードアレイDa3にて第1図におけ
る第一の定電圧回路ζが構成されるとともに、抵
抗R32及びトランジスタTr9とにより第二の
定電圧回路ηが構成されている。
The diode array Da3 constitutes the first constant voltage circuit ζ in FIG. 1, and the resistor R32 and the transistor Tr9 constitute the second constant voltage circuit η.

この電源回路Zは第二の電流変成器CT2で検
出した負荷電流を前記全波整流器26で全波整流
した後、ダイオードアレイDa3間の順方向電圧
を前記トランジスタTr9等にてさらに定電圧化
し、バツテリBを充電するようになつている。
This power supply circuit Z performs full-wave rectification of the load current detected by the second current transformer CT2 using the full-wave rectifier 26, and further makes the forward voltage across the diode array Da3 constant using the transistor Tr9 and the like, Battery B is now being charged.

そして、定常の負荷電流が配電線Lに流れてい
るときは前記バツクアツプ用のバツテリBを消費
せず、負荷電流により、前記各部に駆動電流を供
給するようになつている。そして、変電所の遮断
器がトリツプして配電線Lに負荷電流が流れなく
なつたときにはバツクアツプ用のバツテリBが各
部に必要な駆動電流を出力端子P3から供給する
ようになつている。
When a steady load current is flowing through the distribution line L, the backup battery B is not consumed, and the drive current is supplied to each of the parts using the load current. When the substation circuit breaker trips and load current no longer flows through the distribution line L, the backup battery B supplies the necessary drive current to each part from the output terminal P3.

以上のように構成された短絡・地絡検出回路H
の制御回路の作用について説明する。
Short circuit/ground fault detection circuit H configured as above
The operation of the control circuit will be explained below.

配電線Lに定常の負荷電流が流れている場合に
は電源回路Zにおいては第二の電流変成器CT2
から若干の変成電流が出力され、その変成電流は
全波整流器26により全波整流され、電源回路Z
のバツテリBを充電する。さらに、電源回路Zは
各回路X,Y,Zの駆動電源としてのコンデンサ
C4,C6,C16,C20を充電する。
When a steady load current is flowing through the distribution line L, the second current transformer CT2 is used in the power supply circuit Z.
A small amount of transformed current is output from the transformer, and the transformed current is full-wave rectified by the full-wave rectifier 26 and then sent to the power supply circuit Z.
Charge battery B. Furthermore, the power supply circuit Z charges capacitors C4, C6, C16, and C20 as driving power sources for the respective circuits X, Y, and Z.

又、このとき短絡検出部においてはb接点
RYbが閉路されるとともに、第一の電流変成器
CT1から同じく若干の変成電流が出力され、そ
の変成電流は全波整流器4にて全波整流された後
その大部分が抵抗R1及びダイオードアレイDa
1にて消費される。なお、この時探索信号検出部
Yにおいてはa接点RYaは開路されている。
Also, at this time, the B contact in the short circuit detection section
RYb is closed and the first current transformer
A small amount of transformation current is also output from CT1, and after being full-wave rectified by full-wave rectifier 4, most of it is transferred to resistor R1 and diode array Da.
Consumed at 1. Note that, at this time, the a contact RYa in the search signal detection section Y is opened.

そして、この状態では変電所の遮断器はトリツ
プしていなく、又、各回路のサイリスタSCR1
〜サイリスタSCR4に印加されるアノード分圧
及びゲート電圧は微小(ゲートトリガー電圧以
下)であるのでサイリスタSCR1〜サイリスタ
SCR4はオフ状態である。
In this state, the substation circuit breaker is not tripped, and the thyristor SCR1 of each circuit is not tripped.
~Since the anode partial voltage and gate voltage applied to thyristor SCR4 are minute (below the gate trigger voltage), thyristor SCR1 ~ thyristor
SCR4 is in an off state.

この状態で例えば第一の電流変成器CT1が取
着されている配電線Lに変電所の遮断器がトリツ
プ可能な短絡電流が流れると、第一の電流変成器
CT1から短絡検出部に変成電流が出力される。
そして、この変成電流は全波整流器4にて全波整
流されて、ツエナーダイオードZD1をブレーク
ダウンする。すると、アンド回路6の入力端子に
論理値1に対応する抵抗R6の電圧が印加され、
同アンド回路6が論理値1に対応する信号をスイ
ツチングトランジスタTr2のベース端子に印加
する。その結果、スイツチングトランジスタTr
2がオン動作(導通)する。
In this state, for example, if a short circuit current that can trip a substation circuit breaker flows through the distribution line L to which the first current transformer CT1 is attached, the first current transformer
Transformed current is output from CT1 to the short circuit detection section.
Then, this transformed current is full-wave rectified by the full-wave rectifier 4 and breaks down the Zener diode ZD1. Then, the voltage of the resistor R6 corresponding to the logical value 1 is applied to the input terminal of the AND circuit 6,
The AND circuit 6 applies a signal corresponding to the logical value 1 to the base terminal of the switching transistor Tr2. As a result, the switching transistor Tr
2 turns on (conducts).

すると、抵抗R8の電圧がダイオードD1を介
して前記コンデンサC3,抵抗R9のCR回路に
印加され、同CR回路はその時定数により、ゲー
ト回路としてのアンド回路8の他方の入力端子に
一定時間論理値1に対応する電圧(短絡電流検知
信号)を印加する。
Then, the voltage of the resistor R8 is applied to the CR circuit of the capacitor C3 and the resistor R9 via the diode D1, and the CR circuit outputs a logical value for a certain period of time to the other input terminal of the AND circuit 8 as a gate circuit due to its time constant. 1 (short circuit current detection signal) is applied.

一方、前記短絡電流により変電所の遮断器がト
リツプし、その結果、配電線Lが無電圧になる
と、第一の電流変成器CT1を介して短絡検出回
路Xが検知する。すなわち、ナンド回路7の入力
端子に論理値0に対応するダイオードアレイDa
1間の電圧(すなわち無電圧)が印加される。
On the other hand, when the short circuit current trips the substation circuit breaker and, as a result, the distribution line L becomes voltageless, the short circuit detection circuit X detects this via the first current transformer CT1. That is, the diode array Da corresponding to the logical value 0 is connected to the input terminal of the NAND circuit 7.
1 (ie, no voltage) is applied.

すると、ナンド回路7が論理値1に対応する信
号をスイツチングトランジスタTr1のベース端
子に印加することにより、スイツチングトランジ
スタTr1が導通する。そして、前記スイツチン
グトランジスタTr1が導通すると前記コンデン
サC19・抵抗R33の微分回路からサイリスタ
SCR4のゲート端子にゲート電圧を印加する。
Then, the NAND circuit 7 applies a signal corresponding to the logical value 1 to the base terminal of the switching transistor Tr1, thereby making the switching transistor Tr1 conductive. When the switching transistor Tr1 becomes conductive, the thyristor
Apply gate voltage to the gate terminal of SCR4.

すると、サイリスタSCR4が導通し、コンデ
ンサC20の電荷が放電されてセツトリレーRY
1を励磁するとともに、アンド回路8の一方の入
力端子に対して論理値1に対応する信号(無電圧
検知信号)を出力する。このセツトリレーRY1
の励磁により短絡検出回路Xのb接点RYbは開
路されるとともに、探索信号検出部Yのa接点
RYaが閉路されるが、このとき配電線Lは無電
圧状態なため、探索信号検出部Yは動作しない。
Then, thyristor SCR4 becomes conductive, the charge in capacitor C20 is discharged, and set relay RY is activated.
1 is excited, and a signal corresponding to the logical value 1 (no-voltage detection signal) is output to one input terminal of the AND circuit 8. This set relay RY1
The b contact RYb of the short-circuit detection circuit X is opened by the excitation of
RYa is closed, but at this time, the distribution line L is in a no-voltage state, so the search signal detection unit Y does not operate.

このようにアンド回路8は他方の入力端子にコ
ンデンサC3,抵抗R9のCR回路の時定数によ
り一定時間論理値1に対応する電圧(短絡電流検
知信号)が印加されている間に一方の入力端子に
論理値1に対応する電圧(無電圧検知信号)を入
力すると、論理値1に対応する電圧(スイツチ信
号)をその出力端子から印加する。
In this way, the AND circuit 8 connects one input terminal while the voltage corresponding to the logic value 1 (short-circuit current detection signal) is applied to the other input terminal for a certain period of time due to the time constant of the CR circuit including the capacitor C3 and the resistor R9. When a voltage corresponding to a logical value 1 (non-voltage detection signal) is input to the terminal, a voltage corresponding to a logical value 1 (switch signal) is applied from its output terminal.

前記アンド回路8から論理値1に対応する信号
が前記スイツチングトランジスタTr3のベース
端子に印加されると、同スイツチングトランジス
タTr3はオン動作(導通)され、前記コンデン
サC10と抵抗R11に電圧を印加する。その結
果、コンデンサC10と抵抗R23の微分回路か
ら前記サイリスタSCR1のゲート端子に電圧
(スイツチ信号)が印加され、サイリスタSCR1
を導通させる。
When a signal corresponding to a logical value of 1 is applied from the AND circuit 8 to the base terminal of the switching transistor Tr3, the switching transistor Tr3 is turned on (conducted) and a voltage is applied to the capacitor C10 and the resistor R11. do. As a result, a voltage (switch signal) is applied to the gate terminal of the thyristor SCR1 from the differentiating circuit of the capacitor C10 and the resistor R23, and the voltage (switch signal) is applied to the gate terminal of the thyristor SCR1.
conduction.

このサイリスタSCR1の導通により、充電さ
れていたコンデンサC4の電荷が放電され、表示
器IDに表示駆動電流を出力する。
As the thyristor SCR1 becomes conductive, the charged capacitor C4 is discharged, and a display drive current is output to the display ID.

この表示駆動電流により表示器IDは短絡表示
を行う。又、前記表示器IDに表示駆動電流が出
力されると同時にコンデンサC11と抵抗R24
の微分回路の分圧点からクリア制御信号を時限回
路TのIC23に出力する。又、コンデンサC1
2と抵抗R25の微分回路の分圧点からゲートト
リガー電圧をサイリスタSCR2のゲート端子に
印加する。すると、サイリスタSCR2は導通さ
れ、コンデンサC6の電荷が放電されてリセツト
リレーRY2を励磁することにより、短絡検出回
路Xのb接点RYbが閉路されるとともに、a接
点RYaが開路される。すなわち、短絡検出回路
Xが待機状態となる。
This display drive current causes the display ID to display a short circuit. Also, at the same time as the display drive current is output to the display ID, the capacitor C11 and the resistor R24
A clear control signal is output from the voltage division point of the differentiating circuit to the IC23 of the time limit circuit T. Also, capacitor C1
A gate trigger voltage is applied to the gate terminal of the thyristor SCR2 from the voltage dividing point of the differentiator circuit consisting of the resistor R25 and the resistor R25. Then, the thyristor SCR2 is made conductive, and the charge in the capacitor C6 is discharged to excite the reset relay RY2, thereby closing the b contact RYb of the short circuit detection circuit X and opening the a contact RYa. That is, the short circuit detection circuit X enters a standby state.

一方、IC23はクリア制御信号を入力すると、
発振回路βの発振数の分割をクリアして、発振数
の再分割を開始する。そして、IC23は所定回
数分割すると、すなわち、所定時間経過すると、
抵抗R28を介してスイツチングトランジスタ
Tr8のベース端子に電圧を印加する。
On the other hand, when IC23 inputs the clear control signal,
The division of the number of oscillations of the oscillation circuit β is cleared and re-division of the number of oscillations is started. Then, when the IC23 is divided a predetermined number of times, that is, after a predetermined time elapses,
Switching transistor via resistor R28
Apply voltage to the base terminal of Tr8.

すると、スイツチングトランジスタTr8はオ
ン動作(導通)され、前記コンデンサC15と抵
抗R30の微分回路に電圧が印加される。その結
果、同微分回路から前記サイリスタSCR3のゲ
ート端子に電圧を印加し、同サイリスタSCR3
をオン動作(導通)させる。このサイリスタ
SCR3の導通により、コンデンサC16の電荷
が放電され、表示器IDに表示復帰信号としての
復帰駆動電流を一定時間後に出力する。
Then, the switching transistor Tr8 is turned on (conducted), and a voltage is applied to the differentiation circuit of the capacitor C15 and the resistor R30. As a result, a voltage is applied from the differentiating circuit to the gate terminal of the thyristor SCR3, and the same voltage is applied to the gate terminal of the thyristor SCR3.
turns on (conducts). This thyristor
As the SCR3 becomes conductive, the charge in the capacitor C16 is discharged, and a return drive current as a display return signal is output to the display ID after a certain period of time.

この復帰駆動電流により表示器IDはリセツト
され、定常表示状態に復帰する。
This return drive current resets the display ID and returns to the normal display state.

次に、配電線Lに地絡故障が生じた場合につい
て説明する。
Next, a case where a ground fault occurs in the power distribution line L will be described.

配電線Lに地絡故障が生じ、変電所の遮断器が
トリツプすると、前記短絡電流が流れて変電所の
遮断器がトリツプした場合と同様に配電線Lが無
電圧になる。すると、短絡検出回路Xのナンド回
路7がスイツチングトランジスタTr1を導通さ
せ、さらに、前記スイツチングトランジスタTr
1が導通すると前記コンデンサC19・抵抗R3
3からサイリスタSCR4のゲート端子にゲート
電圧を印加する。
When a ground fault occurs in the distribution line L and the circuit breaker at the substation is tripped, the short circuit current flows and the distribution line L becomes voltageless, similar to when the circuit breaker at the substation is tripped. Then, the NAND circuit 7 of the short circuit detection circuit X makes the switching transistor Tr1 conductive, and furthermore, the switching transistor Tr
1 becomes conductive, the capacitor C19 and resistor R3
3 to apply a gate voltage to the gate terminal of thyristor SCR4.

すると、サイリスタSCR4が導通し、コンデ
ンサC20の電荷が放電されてセツトリレーRY
1を励磁する。このセツトリレーRY1の励磁に
より短絡検出回路Xのb接点RYbは開路される
とともに、探索信号検出部Yのa接点がRYaが
閉路される。
Then, thyristor SCR4 becomes conductive, the charge in capacitor C20 is discharged, and set relay RY is activated.
1 is excited. By energizing the set relay RY1, the b contact RYb of the short circuit detection circuit X is opened, and the a contact RYa of the search signal detection section Y is closed.

そして、この状態で配電線Lに探索信号が注入
されると、第一の電流変成器CT1を介して前記
探索信号を探索信号検出部Yが検知する。
Then, when a search signal is injected into the distribution line L in this state, the search signal detection section Y detects the search signal via the first current transformer CT1.

すなわち、前記a接点RYaが閉路すると、論
理値1に対応する抵抗R17の電圧が前記アンド
回路21の入力端子に対し印加され、同アンド回
路21の出力端子から論理値1に対応する電圧が
スイツチングトランジスタTr5のベース端子に
印加される。すると、同スイツチングトランジス
タTr5が導通され、抵抗R19の電圧が抵抗R
20・コンデンサC8の回路に印加され、同CR
回路からスイツチングトランジスタTr6のベー
ス端子に電圧を印加する。続いて、スイツチング
トランジスタTr6が導通し、同様に抵抗R21
の電圧が抵抗R22・コンデンサC9の回路に印
加され、同CR回路からスイツチングトランジス
タTr7のベース端子に電圧が印加される。
That is, when the a contact RYa is closed, the voltage of the resistor R17 corresponding to the logical value 1 is applied to the input terminal of the AND circuit 21, and the voltage corresponding to the logical value 1 is applied from the output terminal of the AND circuit 21 to the switch. is applied to the base terminal of the switching transistor Tr5. Then, the switching transistor Tr5 becomes conductive, and the voltage across the resistor R19 changes to the resistor R.
20・Applied to the circuit of capacitor C8, the same CR
A voltage is applied from the circuit to the base terminal of the switching transistor Tr6. Subsequently, the switching transistor Tr6 becomes conductive, and the resistor R21 similarly becomes conductive.
The voltage is applied to the circuit consisting of the resistor R22 and the capacitor C9, and the voltage is applied from the same CR circuit to the base terminal of the switching transistor Tr7.

すると、スイツチングトランジスタTr7が導
通され、抵抗R23とコンデンサC10の微分回
路からサイリスタSCR1のゲート端子に電圧
(スイツチ信号)が印加される。
Then, the switching transistor Tr7 becomes conductive, and a voltage (switch signal) is applied to the gate terminal of the thyristor SCR1 from the differentiating circuit of the resistor R23 and the capacitor C10.

このように各CR回路の時定数により一定時間
遅延されてサイリスタSCR1のゲート端子に電
圧(スイツチ信号)が印加される。
In this way, a voltage (switch signal) is applied to the gate terminal of the thyristor SCR1 after being delayed for a certain period of time by the time constant of each CR circuit.

そして、前記サイリスタSCR1が導通される
と、コンデンサC4の電荷が放電され、表示器
IDに表示駆動電流が出力される。この表示駆動
電流により、表示器IDは事故表示を行う。
When the thyristor SCR1 is made conductive, the charge in the capacitor C4 is discharged and the display is
Display drive current is output to ID. This display drive current causes the display ID to display an accident.

又、前記表示器IDに表示駆動電流が出力され
ると同時にコンデンサC11と抵抗R24の微分
回路の分圧点からクリア制御信号を時限回路Tの
IC23に出力する。又、コンデンサC12と抵
抗R25の微分回路の分圧点からゲートトリガー
電圧をサイリスタSCR2のゲート端子に印加す
る。
Also, at the same time as the display drive current is output to the display ID, a clear control signal is sent to the time limit circuit T from the voltage dividing point of the differentiating circuit of capacitor C11 and resistor R24.
Output to IC23. Further, a gate trigger voltage is applied to the gate terminal of the thyristor SCR2 from the voltage dividing point of the differentiating circuit of the capacitor C12 and the resistor R25.

すると、前記短絡電流が配電線Lに流れたとき
と同様にサイリスタSCR2は導通され、コンデ
ンサC6の電荷が放電されてリセツトリレーRY
2を励磁することにより、短絡検出回路Xのb接
点RYbが閉路されるとともに、a接点RYaが開
路される。すなわち、短絡検出回路Xが待機状態
となる。
Then, in the same way as when the short-circuit current flows to the distribution line L, the thyristor SCR2 becomes conductive, and the charge in the capacitor C6 is discharged, and the reset relay RY
2, the b contact RYb of the short circuit detection circuit X is closed and the a contact RYa is opened. That is, the short circuit detection circuit X enters a standby state.

一方、時限回路Tは前記短絡電流が流れたとき
と同様にタイマー動作し、所定時間後に表示器
IDに復帰駆動電流を一定時間後に出力する。
On the other hand, the timer circuit T operates as a timer in the same way as when the short-circuit current flows, and after a predetermined period of time, the indicator appears.
Outputs return drive current to ID after a certain period of time.

この復帰駆動電流により表示器IDはリセツト
され、定常表示状態に復帰する。
This return drive current resets the display ID and returns to the normal display state.

なお、配電線Lに地絡故障が生じて変電所の遮
断器がトリツプし、その後探索信号を検出せずに
その後変電所の再送電が成功した場合には前記探
索信号検出部Yのa接点RYaが閉路されている
状態で再送電が行われることになる。すなわち、
探索信号検出部Yのa接点RYaが閉路されてい
る状態で変電所の再送電が行われることになり、
このとき配電線Lてには通常の負荷電流が流れ
る。
Note that if a ground fault occurs in the distribution line L and the substation circuit breaker trips, and the substation successfully retransmits power without detecting the search signal, the a contact of the search signal detection section Y Power will be retransmitted while RYa is closed. That is,
Power is retransmitted from the substation with the a contact RYa of the search signal detection unit Y being closed.
At this time, a normal load current flows through the distribution line L.

すると、探索信号検出部Yにおける電圧判別回
路pのツエナーダイオードZD2がブレークダウ
ンし、アンド回路20の入力端子に論理値1に対
応するダイオードアレイDa2の電圧を印加する。
続いてアンド回路20が論理値1に対応する信号
をスイツチングトランジスタTr4のベース端子
に印加し、同スイツチングトランジスタTr4が
オン動作(導通)される。
Then, the Zener diode ZD2 of the voltage discrimination circuit p in the search signal detection section Y breaks down, and the voltage of the diode array Da2 corresponding to the logical value 1 is applied to the input terminal of the AND circuit 20.
Subsequently, the AND circuit 20 applies a signal corresponding to the logical value 1 to the base terminal of the switching transistor Tr4, and the switching transistor Tr4 is turned on (conducted).

前記スイツチングトランジスタTr4が導通さ
れると前記コンデンサC21・抵抗R14の回路
から前記サイリスタSCR2のゲート端子に対し
電圧を印加する。すると、サイリスタSCR2が
導通してコンデンサC6の電荷が放電され、リセ
ツトリレーRY2を励磁する。
When the switching transistor Tr4 is turned on, a voltage is applied from the circuit of the capacitor C21 and the resistor R14 to the gate terminal of the thyristor SCR2. Then, thyristor SCR2 becomes conductive, the charge in capacitor C6 is discharged, and reset relay RY2 is energized.

このリセツトリレーRY2の励磁により、短絡
検出回路Xのb接点RYbが閉路されるとともに
a接点RYaが開路され、短絡・地絡表示装置は
短絡電流の事故検出を待機する状態となる。
By energizing the reset relay RY2, the b contact RYb of the short circuit detection circuit X is closed and the a contact RYa is opened, and the short circuit/ground fault display device enters a state of waiting for short circuit current fault detection.

このようにこの実施例では第一の電流変成器
CT1にて検出したダイオードアレイDa2間の順
方向電圧を定電圧化し、バツテリbを充電する内
部電源タイプとなつているため、別電源を不要と
する。
Thus, in this embodiment, the first current transformer
Since it is an internal power supply type that constants the forward voltage across the diode array Da2 detected by CT1 and charges battery b, a separate power supply is not required.

又、短絡検出回路XではダイオードアレイDa
1間の順方向電圧の有無で無電圧を検出している
のでPTあるいは大地間の電位を検出する必要が
なく、そのため絶縁性能に対し危惧の虞がない。
In addition, in the short circuit detection circuit X, the diode array Da
Since no voltage is detected based on the presence or absence of forward voltage between 1 and 1, there is no need to detect the potential between PT or ground, and therefore there is no risk of insulating performance.

又、短絡検出回路Xにおいて短絡電流検出のメ
モリをコンデンサC3と抵抗R9のメモリ回路の
時定数にて得ているのでメモリ時間が有効に損失
なくとることができる。
Furthermore, in the short-circuit detection circuit X, the memory for short-circuit current detection is obtained by the time constant of the memory circuit of the capacitor C3 and the resistor R9, so that the memory time can be effectively saved without loss.

又、表示器IDはコンデンサC4の放電により、
表示駆動されるようになつており、セツトリレー
RY1及びリセツトリレーRY2はコンデンサC
20及びC6の放電により動作させるようになつ
ているので、駆動のための電流をほとんど消費し
なくて済む。
In addition, the display ID is displayed due to the discharge of capacitor C4.
The display is driven and the set relay
RY1 and reset relay RY2 are capacitor C
Since it is operated by discharging the transistors 20 and C6, it is possible to consume almost no current for driving.

又、この実施例では表示器IDが磁気反転表示
器を電気的に並列に接続しているので、回路イン
ピーダンスが低下し、駆動電源として採用したコ
ンデンサC4及び時限回路TのコンデンサC16
の放電効率が良くなり、表示駆動及び復帰表示駆
動が確実となる。
In addition, in this embodiment, since the display ID is electrically connected in parallel with the magnetic reversal display, the circuit impedance is reduced, and the capacitor C4 used as the drive power source and the capacitor C16 of the timer circuit T are
The discharge efficiency is improved, and display drive and return display drive are ensured.

さらに、表示器IDの駆動コイル15はコンデ
ンサC11と抵抗R24との直列回路に対し並列
に接続されて、表示駆動に支障がないようにさ
れ、CR分圧点からIC23にクリア制御信号を出
力しているので、表示器が表示駆動してからリセ
ツトするまでの時限が正確となる。
Furthermore, the drive coil 15 of the display ID is connected in parallel to the series circuit of the capacitor C11 and the resistor R24 so as not to interfere with display drive, and outputs a clear control signal from the CR voltage division point to the IC23. Therefore, the time period from when the display is driven to when it is reset is accurate.

さらに制御回路は前記のようにICを採用して
いるため、制御回路の消費電流が小さくて済む利
点がある。
Furthermore, since the control circuit uses an IC as described above, there is an advantage that the current consumption of the control circuit is small.

応用例 次にこの信号注入式短絡・地絡検出装置を地絡
点検出システムに応用した例を第9図〜第12図
に従つて説明する。
Application Example Next, an example in which this signal injection type short circuit/ground fault detection device is applied to a ground fault detection system will be described with reference to FIGS. 9 to 12.

なお、図中、30は送電線、31は変電所の遮
断器(以下、CBという)を示し、CB31を介し
て配電線Lは送電線1に接続され、各相を第9図
に示すようにLa,Lb,及びLcで表す。
In the figure, 30 is a power transmission line, 31 is a substation circuit breaker (hereinafter referred to as CB), and the distribution line L is connected to the power transmission line 1 via CB31, and each phase is connected as shown in Figure 9. is expressed as La, Lb, and Lc.

32は前記CB31の直近負荷側に設けた変電
所の零相変流器(以下、ZCTという)、33は送
電線1に設けた接地変圧器(以下、GPTという)
であつて、両者32,33により配電線Lに生ず
る一線地絡故障を検出し、方向性地絡継電器34
を作動させて前記CB31をトリツプし、送電線
30から配電線Lを切り離すようにしている。
32 is a zero-phase current transformer (hereinafter referred to as ZCT) of the substation installed on the immediate load side of the CB 31, and 33 is a grounding transformer (hereinafter referred to as GPT) installed on the power transmission line 1.
A single line ground fault occurring in the distribution line L is detected by both 32 and 33, and the directional ground fault relay 34 is activated.
is activated to trip the CB 31 and disconnect the power distribution line L from the power transmission line 30.

配電線Lには区分開閉器SSが多数個配置され
ており、同区分開閉器SSにより多数の区間An
(n=1,2,3………)が区分されている。
A large number of section switches SS are arranged on the distribution line L, and the section switches SS connect many sections An.
(n=1, 2, 3......) are classified.

この区分開閉器SSは従来公知の区分開閉器で
あつて、第11図に示すようにある区間内で地絡
故障が生じると(T1時)、変電所CB31が事故
回線を選択遮断し(T2時)、事故線路が無電圧
になると、遅延開放時間Zを経て各区分開閉器
SSが開路動作する(T6時)ようになつている。
ついで、CB31の再閉路(T3時)により電圧
が印加されると、X時間後(T7時)にCB31
に隣接する第1番目の区分開閉器SSが閉路し、
以下順次負荷側の区分開閉器SSに電圧が印加さ
れると、それぞれ同じくX時間後に同様に閉路す
る。
This section switch SS is a conventionally known section switch, and as shown in Fig. 11, when a ground fault occurs in a certain section (time T1), the substation CB31 selectively cuts off the faulty line (time T2). time), when the fault line becomes non-voltage, each section switch opens after a delay opening time Z.
SS is set to open circuit (at T6).
Then, when voltage is applied by re-closing CB31 (at T3), CB31 closes after X hours (at T7).
The first section switch SS adjacent to is closed,
Thereafter, when voltage is sequentially applied to the load-side section switches SS, each section similarly closes after X hours.

このように電源側の区分開閉器SSから順次投
入されて健全区間に再送電が行なわれ、地絡故障
区間に至つた時に変電所CB31が再遮断(T4
時)される。そして、変電所のCB31が再々閉
路されたとき(T5時)には前記地絡故障区間を
区分する区分開閉器SSが開放状態にロツクされ
て地絡故障区間のみが分離されるようになつてい
る。
In this way, power is turned on sequentially from the section switch SS on the power supply side and retransmitted to the healthy section, and when it reaches the ground fault section, substation CB31 is shut off again (T4
time) to be done. When CB31 of the substation is closed again (time T5), the section switch SS that separates the ground fault section is locked in the open state, so that only the ground fault section is isolated. There is.

35は前記各相の配電線Lに対しZCT32の
直近負荷側にて結合された探索信号注入装置であ
つて、接地されている(第9図参照)。この探索
信号注入装置35から出力される探索信号は全波
電流波形(第12図参照)となつている。探索信
号として全波電流波形を採用する理由は短絡・地
絡検出回路Hの電流変成器CT1,CT2が短絡電
流及び探索信号を共に検出可能とするためであ
る。又、高圧配電線路にこの全波電流波形の探索
信号を注入した際にも配電線路浮遊容量による損
失電流が少ない(CR時定数による漏れ電流のみ)
ためである。
Reference numeral 35 denotes a search signal injection device connected to the distribution line L of each phase at the nearest load side of the ZCT 32, and is grounded (see FIG. 9). The search signal output from the search signal injection device 35 has a full-wave current waveform (see FIG. 12). The reason why the full-wave current waveform is adopted as the search signal is so that the current transformers CT1 and CT2 of the short circuit/earth fault detection circuit H can detect both the short circuit current and the search signal. Also, when this full-wave current waveform search signal is injected into the high-voltage distribution line, the loss current due to the distribution line stray capacitance is small (only the leakage current due to the CR time constant).
It's for a reason.

この探索信号注入装置35は変電所CB31が
遮断した時(T2時)、CB21からのトリツプ信
号を入力し、そのトリツプ信号に基づきCB31
が遮断した時(T2時)から前記最初の区分開閉
器SSが開路する時(T6時)までの遅延開放時
間Zを利用して探索信号を三相一括して注入する
ようになつている。
This search signal injection device 35 inputs a trip signal from CB 21 when substation CB 31 is cut off (time T2), and based on the trip signal, CB 31
The search signal is injected into the three phases at once using the delayed opening time Z from the time when the first section switch SS is cut off (T2 o'clock) to the time when the first section switch SS is opened (T6 o'clock).

なお、この探索信号の注入は前記最初の区分開
閉器SSが開路するまでに終了するように設定さ
れている(第11図に示すT8時からT9時まで
の時間)。この探索信号注入装置35の駆動電源
はCB31の電源側に接続されるトランスTrによ
つて構成されている。
The injection of the search signal is set to end before the first section switch SS is opened (time from T8 to T9 shown in FIG. 11). A driving power source for this search signal injection device 35 is constituted by a transformer Tr connected to the power source side of the CB 31.

そして、短絡・地絡検出装置Hは第9図に示す
ように配電線Lの各区間Anにおいて各相に複数
取着され、互いに所定距離離間配置されている。
As shown in FIG. 9, a plurality of short circuit/ground fault detection devices H are attached to each phase in each section An of the distribution line L, and are arranged at a predetermined distance from each other.

なお、第10図において、ASは常閉開閉器で
ある。
In addition, in FIG. 10, AS is a normally closed switch.

次に前記のように構成されたシステムの作用に
ついて説明する。
Next, the operation of the system configured as described above will be explained.

今、第10図において配電線Lの区間A3にお
いてa相のm点で一線地絡事故が生じたものとす
る(T1時)。なお。説明の便宜上第10図にお
いては配電線Lのa相Laについてのみ図示する。
Now, in FIG. 10, it is assumed that a single line ground fault occurs at point m of phase a in section A3 of distribution line L (time T1). In addition. For convenience of explanation, only the a-phase La of the distribution line L is illustrated in FIG. 10.

すると、変電所のZCT32が零相電流を、
GPT33が零相電圧を地絡信号として出力し、
継電器34を解してCB31にトリツプ信号が送
られ、変電所CB31が開路される(T2時)。
Then, ZCT32 at the substation transmits the zero-sequence current,
GPT33 outputs zero-sequence voltage as a ground fault signal,
A trip signal is sent to CB31 through relay 34, and substation CB31 is opened (at time T2).

すると、探索信号注入装置35はCB31から
のトリツプ信号を入力し、そのトリツプ信号に基
づきCB31が遮断した時(T2時)から区分開
閉器SSが開路する時(T6時)までの遅延開放
時間Zを利用して探索信号を配電線各相La,Lb,
Lcにそれぞれ注入する(第11図に示すT8か
らT9時までの時間)。
Then, the search signal injection device 35 inputs the trip signal from the CB 31, and based on the trip signal, the delay opening time Z from the time when the CB 31 is cut off (at T2) to the time when the section switch SS is opened (at T6) is calculated. The search signal is sent to each phase of the distribution line La, Lb,
Lc (time from T8 to T9 shown in FIG. 11).

すると、探索信号注入装置35、配電線La、
地絡点m及び探索信号注入装置35を通る閉ルー
プの経路で循環電流が流れ、その結果、前記探索
信号注入装置35の注入点と地絡点Pとの間に配
置された検出装置、すなわち、A1区間及びA2
区間の検出装置H1等及びA3区間の検出装置H
2,H3が表示する。
Then, the search signal injection device 35, the power distribution line La,
A circulating current flows in a closed loop path passing through the ground fault point m and the search signal injection device 35, and as a result, a detection device disposed between the injection point of the search signal injection device 35 and the ground fault point P, that is, A1 section and A2
Section detection device H1 etc. and A3 section detection device H
2, H3 is displayed.

一方、b,c相に関しても地絡点mの代わりに
配電線Lの対地静電容量を含む閉ループが形成さ
れるが、このループのインピーダンスは高く、流
れる探索信号レベルは低くなり、他の二相Lb,
Lcに配置された検出装置Hは定常表示のままで
ある。
On the other hand, for phases b and c, a closed loop including the ground capacitance of the distribution line L instead of the ground fault point m is formed, but the impedance of this loop is high, the level of the flowing search signal is low, and the other two Phase Lb,
The detection device H placed at Lc remains in steady display.

又、a相に取付けられた検出装置であつても探
索信号が一定レベル以上に達しないため地絡点m
より負荷側に設けられた検出装置H4等は定常表
示にとどまる。
In addition, even if the detection device is installed on the a phase, the search signal does not reach a certain level or higher, so the ground fault point m
The detection device H4, etc. provided closer to the load side remains at a steady display.

このように探索信号注入装置35により地絡点
mまでの表示装置に地絡表示が行われるが、この
探索信号の注入は区分開閉器SSが開路する以前
(T9時)に終了する。
In this way, the search signal injection device 35 displays a ground fault on the display device up to the ground fault point m, but the injection of the search signal ends before the section switch SS is opened (at time T9).

前記のように探索信号注入装置35が探索信号
を注入した後(すなわち、変電所CB31が遮断
してからZ時間を経過した後)に区分開閉器SS
が開路動作する(T6時)。ついでCB31の再閉
路(T3時)により電圧が印加されると、X時間
後(T7時)に変電所CB31に隣接する第1番
目の区分開閉器SSが閉路し、以下順次負荷側の
区分開閉器SSに電圧が印加されると同じくX時
間後に同様に閉路する。
After the search signal injection device 35 injects the search signal as described above (that is, after Z time has passed since the substation CB31 was cut off), the section switch SS
operates to open the circuit (at T6). Next, when voltage is applied by re-closing CB31 (at time T3), the first section switch SS adjacent to substation CB31 closes after X hours (at time T7), and then the section switches on the load side are sequentially closed. When a voltage is applied to the circuit SS, it similarly closes after X hours.

このように電源側の区分開閉器SSから順次投
入されて健全区間に再送電が行なわれ、地絡故障
区間に至つた時に変電所CB31が再遮断される
(T4時)。そして、変電所のCB31が再々閉路
されたとき(T5時)には前記地絡故障区間A3
を区分する区分開閉器SSが開放状態にロツクさ
れた短絡故障区間A3のみが分離され、健全区間
のみ再送電が行なわれる。
In this way, power is sequentially turned on from the section switch SS on the power supply side to retransmit power to the healthy section, and when it reaches the ground fault section, the substation CB31 is shut off again (at time T4). Then, when CB31 of the substation is closed again (at T5), the ground fault section A3
Only the short-circuit fault section A3, in which the section switch SS that separates the section is locked in the open state, is separated, and power is retransmitted only to the healthy section.

前記のように地絡故障区間A3は区分開閉器
SSが開放状態にロツクされることにより探知で
きるので、ついで、作業員はその地絡故障区間に
おいて電源側から負荷側へ向かつて出発する。そ
して、順次事故(地絡)表示状態の検出装置Hを
探索していけば、事故表示を行なつていない検出
装置H4の一つ手前の地絡表示中の検出装置H3
が配置された地点から検出装置H4が配置された
地点間に地絡点mがあることを判別できる。
As mentioned above, the ground fault section A3 is a sectional switch.
Since the SS can be detected by being locked open, the worker then leaves from the source side to the load side in that ground fault section. Then, if the detection devices H displaying an accident (ground fault) are sequentially searched, the detection device H3 displaying a ground fault, which is one step before the detection device H4 not displaying an accident, will be detected.
It can be determined that there is a ground fault point m between the point where the detection device H4 is placed and the point where the detection device H4 is placed.

なお、地絡点mの探索にあたり分岐地点αにお
いては一方の負荷側の分岐線に設けられた検出装
置H5と、他方の負荷側の分岐線に設けられた検
出装置H3とを比較し、検出装置Hが事故(地
絡)表示を行なつている側の分岐線に沿つて進め
ばよい。
In addition, in searching for the ground fault point m, at the branch point α, the detection device H5 installed on the branch line on one load side is compared with the detection device H3 installed on the branch line on the other load side, and the detection It is sufficient to proceed along the branch line on the side where device H is displaying an accident (ground fault) indication.

なお、この発明は前記実施例に限定されるもの
ではなく、例えば電流変成器を前記実施例で一対
設けた第一の電流変成器CT1及び第二の電流変
成器CT2を共通の電流変成器として一個の電流
変成器にて構成してもよく、この発明の趣旨から
逸脱しない範囲で任意に変更することも可能であ
る。
Note that the present invention is not limited to the above-mentioned embodiment, and for example, the first current transformer CT1 and the second current transformer CT2, which are provided as a pair of current transformers in the above-mentioned embodiment, may be used as a common current transformer. It may be configured with a single current transformer, and any changes may be made without departing from the spirit of the invention.

(発明の効果) 以上詳述したようにこの発明は接地変圧器を必
要とせず、短絡検出回路、探索信号検出回路と時
限回路という簡単な構成で良いため、機器全体を
小形化、軽量化及び低コスト化を図ることがで
き、さらに、探索信号により作動する構成になつ
ているため、作業員が地絡故障区間において電源
側から順次負荷側へ一時巡回するだけで時間を要
することなく地絡点を簡単に特定できるという実
用上の大きな利点があり、この短絡・地絡検出装
置を配電線に数多く配置すればそのことによつて
故障点探査時間の短縮ひいては早期復旧に効果が
大きく、さらに短絡表示を行なうという優れた効
果を奏する。
(Effects of the Invention) As detailed above, the present invention does not require a grounding transformer and requires only a simple configuration of a short circuit detection circuit, a search signal detection circuit, and a time limit circuit, making the entire device smaller, lighter, and lighter. It is possible to reduce costs, and since it is configured to be activated by a search signal, workers can detect ground faults in a short period of time by simply making a temporary tour from the power supply side to the load side in the area where a ground fault has occurred. It has the great practical advantage of being able to easily identify short-circuit/ground fault detection devices, and by placing many of these short-circuit/ground fault detection devices on distribution lines, it will have a great effect on shortening the time to search for the fault point and, in turn, on early recovery. This has an excellent effect of indicating a short circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を具体化した実施例の短絡・
地絡検出装置の電気ブロツク回路図、第2図は短
絡・地絡検出装置の電気回路図、第3図は電源回
路図、第4図は表示器の電気回路図、第5図は表
示器の略体図、第6図は同じく作用のための説明
図、第7図は表示器の底面図、第8図は同じく事
故表示状態の表示器の底面図、第9図は配電線系
統図、第10図は作用の説明のための配電線図、
第11図はタイムチヤート、第12図は探索信号
の波形図である。 4…全波整流器、6…アンド回路、7…ナンド
回路、8…アンド回路(ゲート回路)、20,2
1…アンド回路、23…IC、26…全波整流器、
d…信号メモリ回路(短絡電流検知信号遅延回
路)、H…短絡・地絡検出装置、X…短絡検出回
路、Y…探索信号検出部、Z…電源回路、T…時
限回路、ID…表示器、CT1…第一の電流変成
器、CT2…第二の電流変成器、L…配電線。
FIG. 1 shows the short-circuit and
The electrical block circuit diagram of the ground fault detection device, Fig. 2 is the electrical circuit diagram of the short circuit/ground fault detection device, Fig. 3 is the power supply circuit diagram, Fig. 4 is the electrical circuit diagram of the display, and Fig. 5 is the electrical circuit diagram of the display. Fig. 6 is an explanatory diagram for the operation, Fig. 7 is a bottom view of the display, Fig. 8 is a bottom view of the display in the accident display state, and Fig. 9 is a distribution line system diagram. , FIG. 10 is a power distribution diagram for explaining the operation,
FIG. 11 is a time chart, and FIG. 12 is a waveform diagram of the search signal. 4...Full wave rectifier, 6...AND circuit, 7...NAND circuit, 8...AND circuit (gate circuit), 20,2
1...AND circuit, 23...IC, 26...full wave rectifier,
d...Signal memory circuit (short circuit current detection signal delay circuit), H...Short circuit/ground fault detection device, X...Short circuit detection circuit, Y...Search signal detection unit, Z...Power supply circuit, T...Time limit circuit, ID...Display device , CT1...first current transformer, CT2...second current transformer, L...distribution line.

Claims (1)

【特許請求の範囲】 1 配電線に短絡電流が流れたとき電流検出器を
介して短絡電流を検知し、短絡電流検知信号を出
力するとともに、変電所の遮断器がトリツプした
場合に電流検出器を介して配電線の無電圧状態を
検知し、無電圧検知信号を出力する短絡検出回路
と、 前記短絡電流検知信号を遅延する短絡電流検知
信号遅延回路と、 前記短絡電流検知信号遅延回路にて遅延された
短絡電流検知信号と、前記無電圧検知信号とをと
もに入力したときスイツチ信号を出力するゲート
回路と、 地絡故障時に配電線に注入される探索信号を前
記電流検出器を介して検知したとき、検知信号を
出力する探索信号検出回路と、 前記ゲート回路が出力するスイツチ信号又は前
記探索信号検出回路が出力する検知信号に基づい
てオン動作して、表示駆動電流を出力し、表示器
を事故表示させる表示用スイツチング回路と、 前記表示器が事故表示を行つた後所定時間経過
後に同表示器の定常表示復帰を行わせるための表
示復帰信号を表示器に出力する時限回路と、 前記各回路に駆動電流を出力する電源回路とか
ら構成したことを特徴とする信号注入式短絡・地
絡検出装置の制御回路。
[Claims] 1. When a short-circuit current flows through a distribution line, the short-circuit current is detected via a current detector, and a short-circuit current detection signal is output, and when a circuit breaker in a substation is tripped, the current detector detects the short-circuit current. a short-circuit detection circuit that detects a no-voltage state of the distribution line and outputs a no-voltage detection signal via the short-circuit current detection signal delay circuit that delays the short-circuit current detection signal; A gate circuit that outputs a switch signal when both the delayed short-circuit current detection signal and the no-voltage detection signal are input, and a search signal that is injected into the distribution line in the event of a ground fault is detected via the current detector. When this happens, a search signal detection circuit that outputs a detection signal and a switch signal output from the gate circuit or a detection signal output from the search signal detection circuit turn on based on the detection signal output, outputting a display drive current, and driving the display device. a display switching circuit that displays an accident; a timer circuit that outputs a display return signal to the display to cause the display to return to normal display after a predetermined period of time has passed after the display displays an accident; 1. A control circuit for a signal injection type short circuit/ground fault detection device, comprising a power supply circuit that outputs a drive current to each circuit.
JP60008087A 1985-01-18 1985-01-18 Control circuit for signal transmitting-in type short-circuit and grounding detector Granted JPS61167333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60008087A JPS61167333A (en) 1985-01-18 1985-01-18 Control circuit for signal transmitting-in type short-circuit and grounding detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60008087A JPS61167333A (en) 1985-01-18 1985-01-18 Control circuit for signal transmitting-in type short-circuit and grounding detector

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5077148A Division JPH071294B2 (en) 1993-04-02 1993-04-02 Distribution line accident point search system

Publications (2)

Publication Number Publication Date
JPS61167333A JPS61167333A (en) 1986-07-29
JPH0586127B2 true JPH0586127B2 (en) 1993-12-10

Family

ID=11683538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60008087A Granted JPS61167333A (en) 1985-01-18 1985-01-18 Control circuit for signal transmitting-in type short-circuit and grounding detector

Country Status (1)

Country Link
JP (1) JPS61167333A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485519A (en) * 1987-03-09 1989-03-30 Mitsubishi Electric Corp Fault indicator
JP5295484B2 (en) * 2006-01-26 2013-09-18 河村電器産業株式会社 Earth leakage checker

Also Published As

Publication number Publication date
JPS61167333A (en) 1986-07-29

Similar Documents

Publication Publication Date Title
CN101499642B (en) Intelligent safety protection electric control apparatus
CN101071152A (en) Method for detecting generator stator single-phase earthing fault direction
JPH0586127B2 (en)
CN1316705C (en) Intelligent contactless switch
CN115792500A (en) Method and system for monitoring and protecting single-phase earth fault of three-phase low-voltage line
JPH071294B2 (en) Distribution line accident point search system
JPH0646204B2 (en) Method of detecting ground fault of distribution line
JPH0646208B2 (en) Control circuit for signal injection type short-circuit / ground fault detector
JPS61154420A (en) Control circuit for short-circuit/ground-fault direction detector/display unit
CN201113396Y (en) Electric motor electronic relay protector
CN208386131U (en) The auxiliary ground fault of locomotive quickly isolates device
JPH0746753A (en) Earth leakage breaker
CN104600670B (en) Direct current generator tests protection device
JPH0322898Y2 (en)
CN121036115B (en) Magnetic latching-based in-home commutator switch and commutation method
JPH066673Y2 (en) AA leakage breaker with neutral phase protection
JPH0437652B2 (en)
CN208337141U (en) A kind of modular small breaker
JPH0548139Y2 (en)
CN100588065C (en) Single-phase ground fault online line selection protection device and method
JPS61112531A (en) Grounding detecting display device
CN2200820Y (en) Watt-hour meter with anti-steal, anti-leak and anti-touch electric
JPH063425A (en) Testing circuit for switch
JPS6258173A (en) Apparatus for detecting and displaying trouble current
CN2293148Y (en) Multifunctional contactless protector for motor