JPH0586086B2 - - Google Patents

Description

【発明の詳細な説明】

［産業上の利用分野］ この発明は、帯域フイルタ（以下BPF）に関
し、詳しくは、差動増幅回路とコンデンサとを組
合せてアクデイブな微分回路と積分回路とを形成
することによりBPFを構成し、例えば、グラフ
イツクイコライザの表示回路のようにこのBPF
をステレオ信号の右側（Ｒ）と左側（Ｌ）とで切
換えて時分割で使用するときにコンデンサに充電
された前の信号の残留電荷を容易に放電させるこ
とができるようなBPFに関する。 ［従来の技術］ 一般に、コンポーネントステレオシステムやい
わゆる、ミニコン、ラジオカセツトレコーダなど
ではグラフイツクイコライザ装置が装備されてい
るものが多い。近年、グラフイツクイコライザ装
置ではその状態が目視できるようにLED等のデ
イスプレイを使用して周波数成分対応にレベルが
表示されるようになつてきている。 グラフイツクイコライザ装置のデイスプレイの
表示速度は、それが目視される関係から遅くてよ
いので、その表示制御回路の一部は、通常、ステ
レオ信号の左右（Ｌ／Ｒ）を切換て時分割で動作
するようになつている。 このようなグラフイツクイコライザ装置では、
分析する周波数成分の数に対応して複数のBPF
が設けられ、デイスプレイ側では複数のBPFが
ステレオ信号の左右時分割で使用される構成を採
る。 この種のBPFを含むグラフイツクイコライザ
装置は、各種の回路がIC化されていて、その
BPFは、通常、差動増幅回路とコンデンサとを
組合せたアクデイブな微分回路でローパスフイル
タを形成し、同様な組合せのアクデイブな積分回
路でハイパスフイルタを形成して構成される。 ［解決しようとする課題］ このような微分回路と積分回路とで構成される
BPFを時分割で動作させた場合に左右のチヤネ
ル信号の切換時点で微分及び積分コンデンサにそ
れぞれ前の信号による残留電荷が蓄積されていて
次の信号に対して正しいフイルタ動作が期待でき
ない。そこで、信号切換時点ではコンデンサの電
荷を放電して初期状態に戻す放電制御が行われて
いる。 従来の放電制御は、微分及び積分コンデンサの
それぞれにスイツチ回路を接続してＬ／Ｒ入力信
号切換時点に放電期間（デイスチヤージタイム）
を採り、スイツチ回路を“ON”させて電荷を強
制的に放電させ、コンデンサの電圧レベルを初期
状態に戻す。しかし、この放電方式は、スイツチ
回路を構成するトランジスタ等にON抵抗がある
ために入力信号が無くなる信号切換え時点でコン
デンサの残留電荷を放電しようとしても残留電荷
によるリンギングが発生してデイスチヤージタイ
ムの間内に完全に電荷が放電されず、コンデンサ
の電圧を初期値に戻すことができない。逆に、そ
れを戻すためにはデイスチヤージタイムを非常に
長く採らなければならなくなる。特に、このよう
な放電回路は、通常、スイツチングトランジスタ
のほかにレベルシフト用のダイオードが直列に挿
入されているために、トランジスタのON抵抗と
1Vf（トランジスタの順方向電圧降下）分の電圧
が放電制御時点に加わるために、完全にリンギン
グを抑えられず、コンデンサの電圧が初期状態に
戻らない欠点がある。 この発明は、このような従来技術の問題点を解
決するものであつて、入力信号切換時において短
時間にコンデンサの電荷を放電させることができ
るBPFを提供することを目的とする。 ［課題を解決するための手段］ このような目的を達成するためのこの発明の
BPFの構成は、第１の差動増幅回路と第１のコ
ンデンサとにより形成されたアクデイブな微分回
路をローパスフイルタとし、第２の差動増幅回路
と第２のコンデンサとにより形成され、微分回路
に接続されたアクデイブな積分回路をハイパスフ
イルタとし、入力信号の切換え時に外部からの放
電制御信号により第１のコンデンサ及び第２のコ
ンデンサの電荷を放電させる帯域フイルタにおい
て、放電制御信号に応じて第１及び第２の差動増
幅回路の増幅率を制御し、微分回路及び積分回路
のそれぞれの遮断周波数を高域に移行させて電荷
を放電させるものである。 ［作用］ このように、コンデンサと差動増幅回路により
構成されるアクデイブな微分，積分回路の差動増
幅回路の増幅率を信号切換え時に放電制御信号に
応じて制御してそれぞれの遮断周波数を高域に移
行させることにより信号切換え前の入力信号によ
る残留電荷と無信号入力状態との間で発生するリ
ンギング現象を高い周波数領域で発生させ、これ
によりリンギングを無信号状態の初期レベルに向
かつて短時間に収束させることができる。 その結果、スイツチ回路とダイオード等による
放電回路を設けなくても済み、デイスチヤージタ
イムの後では微分，積分コンデンサに電荷が残留
することがほとんどなく、しかも、短いデイスチ
ヤージタイムで入力信号の切換えが行え、時分割
でBPFを使用しても初期値からスタートする正
確なフイルタ動作をさせることができる。 ［実施例］ 以下、この発明の一実施例について図面を参照
して詳細に説明する。 第１図は、この発明を適用したBPFの一実施
例のブロツク図であり、第２図は、その動作を説
明するためのタイミングチヤート、第３図は、こ
のBPFの使用例であるグラフイツクイコライザ
装置の表示制御回路部分を中心とするブロツク図
である。 第１図において、１は、BPFであつて、２は、
そのアクデイブな微分回路、３はそのアクデイブ
な積分回路、４は、微分回路２と積分回路３との
間に挿入されたバツフアアンプ、そして、５は次
段との接続のためのバツフアアンプである。 微分回路２は、２段接続の差動アンプ１１，１
２から構成される差動増幅回路６と、この差動増
幅回路６の出力側にその一端が接続され、入力
（IN）からその他端に入力信号を受ける微分用の
コンデンサ７とにより構成され、このコンデンサ
７の容量C₁と差動増幅回路６の出力インピーダ
ンスとでこの微分回路の時定数が決定されてい
る。 積分回路３は、２段接続の差動アンプ１５，１
６から構成される差動増幅回路８と、この差動増
幅回路８の出力側にその一端が接続され、その他
端が電源ライン＋Vccを介して交流的に接地側に
接続された積分用のコンデンサ９とにより構成さ
れ、このコンデンサ９の容量C₂と差動増幅回路
８の出力インピーダンスとで積分回路の時定数が
決定されている。 ここで、積分回路８の出力は、バツフアアンプ
５を介して出力端子（OUT）１０に出力され、
その出力が出力端子１０を介して微分回路２の入
力にフイードバツクされている。このことにより
微分側のコンデンサ７の電圧（出力側の電圧）が
差動増幅回路６の差動アンプ１１の入力たフイー
ドバツクされてアクデイブな微分回路が構成され
る。同様に、積分回路８のコンデンサ９の電圧
（出力側の電圧）が出力端子１０に挿入された抵
抗分割回路１９を介して差動アンプ１５の入力側
にフイードバツクされ、このことでアクデイブな
積分回路が構成される。 微分回路、積分回路の差動増幅回路６，８は、
それぞれ電圧−電流変換回路を構成していてこれ
らの回路構成はほぼ同じである。そこで、差動増
幅回路６を説明し、差動増幅回路８の構成につい
ての詳細は割愛する。 差動増幅回路６は、差動アンプ１１と、そのそ
れぞれの差動出力を入力に受ける差動アンプ１２
とから構成されている。差動アンプ１１は、Ｎ型
バイポーラのトランジスタ１１ａ，１１ｂと、そ
れぞれのコレクタ側に負荷として挿入され、ベー
スが相互に接続され、かつ、そのコレクタが電源
ライン＋Vccに接続されたアクデイブ負荷のＮ型
バイポーラのトランジスタ１１ｃ，１１ｄと、こ
れら負荷トランジスタ１１ｃ，１１ｄのベースに
共通に接続されたダイオード接続されたＮ型バイ
ポーラのトランジスタ１１ｅ、そして、トランジ
スタ１１ａ，１１ｂのエミツタ側にそれぞれ挿入
されたエミツタ抵抗Re₁，抵抗Re₁にその一端が
共通に接続され、他端が接地ラインGNDに接続
された電流源I₁の電流源１３とから構成されてい
て、トランジスタ１１ａのベース側は接地され、
トランジスタ１１ｂのベースが出力端子１０から
フイードバツクされる信号を受ける。 差動アンプ１２は、Ｎ型バイポーラのトランジ
スタ１２ａ，１２ｂと、それぞれのコレクタ側に
負荷として挿入され、エミツタがそれぞれ電源ラ
イン＋Vccに接続された電流ミラー接続のＰ型バ
イポーラのトランジスタ１２ｃ（ダイオード接続
トランジスタ），１２ｄ、そして、先のトランジ
スタ１２ａ，１２ｂの相互に接続されたエミツタ
にその一端が共通に接続され、他端がGNDライ
ンに接続された電流源I₂の電流源１４とから構成
されていて、トランジスタ１２ｂのコレクタ側を
出力としてそのコレクタがバツフアアンプ４のＮ
型バイポーラのトランジスタ２０のベースとコン
デンサ７とに接続されている。 このような構成よりなる差動増幅回路６は、電
流源１３，１４の電流値I₁，I₂が各差動アンプ１
１，１２の切換電流比を決定し、その利得Gm
は、ほぼ、 Gm＝I₂／I₁・Re₁ …… で与えられる。ただし、Re₁は、エミツタ抵抗
Re₁の抵抗値とする。 以上の関係は、差動増幅回路８についても同様
であつて、差動増幅回路８の差動アンプ１５が差
動増幅回路６の差動アンプ１１に対応し、差動増
幅回路８の差動アンプ１６が差動増幅回路６の差
動アンプ１２に対応している。また、差動アンプ
１５を構成するトランジスタ１５ａ〜１５ｅが先
のトランジスタ１１ａ〜１１ｅにそれぞれに対応
し、差動アンプ１６を構成するトランジスタ１６
ａ〜１６ｄが先のトランジスタ１２ａ〜１２ｄに
それぞれ対応している。また、エミツタ抵抗Re₂
は、エミツタ抵抗Re₁に対応している。 電流源１３に対応する電流源１７はその電流値
がI₃であり、電流源１４に対応する電流源１８は
その電流値がI₄となつている。なお、出力端子１
０と接地ラインGNDとの間に直列に挿入された
抵抗R₁，R₂は抵抗分割回路１９を構成する抵抗
であつて、この抵抗分割回路１９により分圧され
た電圧がトランジスタ１５ｂのベースにフイード
バツクされている。 バツフアアンプ４と５も同じ構成であつて、バ
ツフアアンプ４は、電源ラインVccと接地ライン
GNDとの間で電源ラインVccにそのコレクタが
接続されたＮ型バイポーラのトランジスタ２０と
そのエミツタに接続された定電流源２１とが直列
に挿入されて構成されている。バツフアアンプ５
も同様に電源ラインVccと接地ラインGNDとの
間で電源ラインVccにそのコレクタが接続された
Ｎ型バイポーラのトランジスタ２２とそのエミツ
タに接続された定電流源２３とが直列に挿入され
て構成されている。 ここで、微分回路２と積分回路３とは、それぞ
れローパスフイルタとハイパスフイルタとなつて
いて、これらが従属接続されていることでBPF
１が構成されている。この場合のBPF１の中心
周波数f₀は次の式で与えられる。

【化】 ただし、k₁＝I₂／I₁，k₂＝I₄／I₃、なおRe₁，
Re₂，R₁.R₂は、それぞれエミツタ抵抗Re₁，エミ
ツタ抵抗Re₂，抵抗R₁，抵抗R₂の抵抗値とする。 そこで、k₁＝I₂／I₁，k₂＝I₄／I₃の値を制御す
ることによりこのBPF１の中心周波数を高域に
移行させることができる。 第１図の電流源１４に並列に設けられた電流値
I₅の電流源２４とスイツチ回路２５とからなる直
列回路と、電流源１８に並列に設けられた電流値
I₆の電流源２６とスイツチ回路２７とからなる直
列回路とは、BPF１の中心周波数f₀を高域に移行
させるために設けられている。これら回路は、入
力信号切換時に微分側のコンデンサ７（C₁）、積
分側のコンデンサ９（C₂）に残留する電荷を放
電させるデイスチヤージタイムに動作してBPF
１を高域で動作させる。 すなわち、スイツチ回路２５，２７は、外部か
ら供給される放電制御線２８に与えられるデイス
チヤージ信号（放電制御信号）Ｄを受けたときに
“ON”状態となり、電流値I₁，I₄に並列にあらか
じめ設定された電流I₅，I₆を流して差動アンプ１
２，１６の電流値をその分増加させ、式により
その中心周波数を高域に移行させる。 その動作について第２図に従つて説明すると、
第２図のａに示すように、入力信号の切換えが行
われると、それに対応してデイスチヤージ信号Ｄ
が発生する。この入力信号切換時点ではコンデン
サ７に対する入力信号が無信号となり、同時にデ
イスチヤージ信号Ｄがスイツチング回路２５，２
７に加えられてこれらスイツチ回路２５，２７が
“ON”状態となる。そこで、このBPF１の中心
周波数f₀が高域に移行する。その結果、図示する
ように、出力端子１０の出力信号は高い周波数領
域でリンギングが発生する。しかし、このリンギ
ングは、その周波数が高いためにデイスチヤージ
タイム内にそれが無信号時の初期レベルに向かつ
て短期間に収束する。このとき同時にコンデンサ
７，９の電荷が放電し、出力端子１０は初期値の
電圧レベルになる。 なお、差動アンプ１２，１６の電流値を増加さ
せることは、式から理解できるように差動増幅
回路６，８のそれぞれの増幅率を増加させること
になる。このときその出力インピーダンスが低下
して微分回路２と積分回路３との遮断周波数は高
域に移行する。言い換えれば、差動増幅回路６，
８の増幅率を制御していることでそれぞれの遮断
周波数を高域に持つて行くものである。これは
式又は式から分かるように、差動アンプ１１，
１５の電流値を減少させることでも、同様であ
る。 これに対して従来のものでは、同図のｂに示す
ように、出力端子１０の出力には入力信号切換え
後にリンギングが発生するがその周波数はBPF
に与えられた周波数出力であつて、高くはない。
そこで、同図のｃに示すようにデイスチヤージ信
号Ｄにより従来のトランジスタによるスイツチン
グ回路を“ON”させて直接電荷を放電させても
デイスチヤージタイム後に残留電荷が残り初期値
の電圧レベルが変動することになる。 第３図は、このようなBPF１を切換えて使用
する一例としてグラフイツクイコライザ装置の表
示回路に使用した場合の具体例であつて、ステレ
オ信号のＬ，Ｒに対応して切換えられる切換回路
３０を介して、いわゆる分析周波数に対応して設
けられた複数の各BPF３０ａ，３０ｂ，…，３
０ｎのそれぞれにＬ／Ｒの一方の信号が時分割で
供給される。それぞれのBPF３０ａ，３０
ｂ，・・・，３０ｎに対応して設けられたピーク
検出器（DET）３１ａ，３１ｂ，・・・，３１ｎ
に切換に応じた各表示電圧値が得られ、これらピ
ーク検出器（DET）３１ａ，３１ｂ，・・・，３
１ｎの電圧がマルチプレクサ３２により順次選択
され、このマルチプレクサ３２を介して各BPF
に対応してそれぞれＬ／Ｒの各表示素子を有する
表示回路３３に時分割で切換に同期して分配され
る。 この場合、左右のチヤネル切換が行われたとき
には、各BPF３０ａ，３０ｂ，・・・，３０ｎ
は、デイスチヤージ信号発生回路３４（Ｌ／Ｒ切
換信号発生回路でも可）から発生するデイスチヤ
ージ信号Ｄを受けて、短期間各コンデンサの電荷
がデイスチヤージされる。すなわち、このときに
各BPFに設けられた前記のスイツチ回路２５，
２７は“ON”状態になつて、コンデンサ７，９
の電荷を放電させる。そこで、その後他方のチヤ
ネル側の信号を受けることができる。 以上説明してきたが、実施例の差動増幅回路は
一例であつて、これはオペアンプが用いられても
よく、このオペアンプも差動増幅回路に含むもの
である。要するに、コンデンサと差動入力を持つ
アンプとにより出力側が入力側にフイードバツク
されたアクデイブな微分回路及び積分回路が構成
されていればそれぞれの増幅器の増幅率を変える
ことでその遮断周波数を高域に移行させることが
できる。 ［発明の効果］ 以上の説明から理解できるように、この発明に
あつては、コンデンサと差動増幅回路により構成
されるアクデイブな微分、積分回路の差動増幅回
路の増幅率を信号切換え時に放電制御信号に応じ
て制御してそれぞれの遮断周波数を高域に移行さ
せることにより信号切換え前の入力信号による残
留電荷と無人入力状態との間で発生するリンギン
グ現象を高い周波数領域で発生させるのでリンギ
ングが無信号状態の初期レベルに向かつて短時間
に収束させることができる。 その結果、スイツチ回路とダイオード等による
放電回路を設けなくても済み、時分割でBPFを
使用しても初期値からスタートする正確なフイル
タ動作をさせることができる。

【図面の簡単な説明】

第１図は、この発明を適用したBPFの一実施
例のブロツク図、第２図は、その動作を説明する
ためのタイミングチヤート、第３図は、この
BPFの使用例であるグラフイツクイコライザ装
置の表示制御回路部分を中心とするブロツク図で
ある。 １……BPF、２……微分回路、３……積分回
路、４，５……バツフアアンプ、６，８……差動
増幅回路、７，９……コンデンサ、１１，１２，
１５，１６……差動アンプ、１３，１４，１７，
１８，２１，２３，２４，２６……電流源。

Claims (1)

【特許請求の範囲】
1. １ 第１の差動増幅回路と第１のコンデンサとに
   より形成されたアクデイブな微分回路をローパス
   フイルタとし、第２の差動増幅回路と第２のコン
   デンサとにより形成され、前記微分回路に接続さ
   れたアクデイブな積分回路をハイパスフイルタと
   し、入力信号の切換え時に外部からの放電制御信
   号により第１のコンデンサ及び第２のコンデンサ
   の電荷を放電させる帯域フイルタにおいて、前記
   放電制御信号に応じて第１及び第２の差動増幅回
   路の増幅率を制御し、前記微分回路及び前記積分
   回路のそれぞれの遮断周波数を高域に移行させて
   前記電荷を放電させることを特徴とする帯域フイ
   ルタ。