【発明の詳細な説明】[Detailed description of the invention]
［産業上の利用分野］
この発明は、半導体セラミツクコンデンサ、特
に絶縁層と半導体層とを有するセラミツクスを利
用した半導体セラミツクコンデンサに関する。
［従来の技術］
従来より、還元再酸化型と称されている半導体
セラミツクコンデンサが公知である。この種のセ
ラミツクコンデンサは、第４図に示すように、半
導体セラミツクス１の外周表面に絶縁層２が形成
されており、該絶縁層の外側に容量取出しのため
の電極３，４が形成された構成を有する。
上記した還元再酸化型と称されている半導体セ
ラミツクコンデンサは、通常、下記の工程で形成
される。
まず、たとえばチタン酸バリウム系磁器組成物
を成型した後、大気中にて第１回目の焼結を行な
い、全体が絶縁体であるセラミツクスを得る。次
に、たとえば窒素ガス雰囲気下のような還元雰囲
気中にて、第２回目の焼成、すなわち還元焼成を
行ない、全体を半導体化する。さらに、大気中に
て３回目の熱処理を行ない、半導体セラミツクス
の表面に薄い絶縁層２を形成する。最後に、電極
３，４を形成するために、導電性ペーストを塗布
し、焼付けることにより、すなわち４回目の熱処
理を行なうことにより、第４図に示した半導体セ
ラミツクコンデンサを得る。
［発明が解決しようとする問題点］
上記したように、従来の還元再酸化型半導体セ
ラミツクコンデンサを得るには、大気中焼結−還
元焼成−大気中熱処理−電極焼付けと、４度の熱
処理工程を実施しなければならない。よつて、多
数の熱処理を順次行なわなければならないため、
必然的にコストが高くつくという問題があつた。
また、第４図に示した還元再酸化型の半導体セ
ラミツクコンデンサでは、絶縁層２が、半導体セ
ラミツクス１の外周面全体に形成される。よつ
て、容量を生じる部分は、一方の電極３と半導体
セラミツクス１で囲まれた絶縁層領域と、半導体
セラミツクス１と他方の電極４とで挟まれた絶縁
層領域の２種存在する。したがつて、電極３，４
間には、２個の容量が直列接続された状態となつ
ており、大容量化の妨げとなつている。よつて、
電極３あるいは電極４のいずれか一方側に絶縁層
２を形成しなければ、容量をほぼ２倍にし得ると
も考えられる。しかしながら、還元再酸化型半導
体セラミツクコンデンサは上記の工程を経て形成
されるものであるため、いずれか一方側において
のみ絶縁層を形成せずにおくことは極めて困難で
ある。
それゆえに、この発明の目的は、大容量化を果
たすことができるとともに安価に製造し得る構造
の半導体セラミツクコンデンサを提供することに
ある。
［問題点を解決するための手段］
この発明は、絶縁層および該絶縁層の両側に形
成された半導体層を有するセラミツクスと、各半
導体層の表面に形成された電極とを備えることを
特徴とする、セラミツク・コンデンサである。
［作用］
この発明では、絶縁層の両側に半導体層が形成
されているセラミツクスが用いられる。したがつ
て、各半導体層の表面に形成された電極により取
出される容量は、半導体層間に存在する１個の絶
縁層に由来する容量のみとなる。よつて、理論的
には、従来の還元再酸化型と称されている半導体
セラミツクコンデンサに比べて、同一形状でほぼ
２倍の容量を得ることが可能とされている。ま
た、以下の実施例の記載から明らかなように、上
記構成を有するセラミツクコンデンサは、チタン
酸バリウム等の強誘電体セラミツクスに、還元性
の強い電極ペーストを塗布し、焼付けることによ
り、各電極側のセラミツクス部分を半導体化する
ことによつて形成され得る。よつて、還元再酸化
型セラミツクコンデンサに比べて、焼成工程を飛
躍的に減らすことができ、コストを大幅に低減す
ることが可能とされている。
［実施例の説明］
第１図に示すように、この発明の一実施例のセ
ラミツクコンデンサでは、絶縁層１０と、絶縁層
１０の両側に形成された半導体層１１，１２とを
有するセラミツクス１３が用いられる。各半導体
層１１，１２の外側には、容量を取出すための電
極１４，１５が形成されている。したがつて、電
極１４，１５間で取出される容量は、半導体層１
１，１２間に存在する絶縁層１０にのみ由来す
る。すなわち、第４図に示した従来のセラミツク
コンデンサのように容量を直列に接続された構成
となつていないことがわかる。したがつて、同一
形状であれば、理論的に、ほぼ２倍の容量が得ら
れることがわかる。
なお、第１図に示した実施例では、絶縁層１０
の厚みは、セラミツクス１３の外周部で厚くされ
ており、中央領域に行くに従つて漸次薄くなるよ
うに形成されている。これに伴つて、半導体層１
１，１２は、逆に中央領域で厚く、セラミツクス
１３の外周部に行くに従い薄く形成されている。
このように、外周部において絶縁層１０の厚みが
厚くされているので、外周端面における短絡を防
止することができるとともに、耐衝撃性も高めら
れている。
上述のように、絶縁層１０の厚みを外周部と中
央を異ならせるには、後述する製造過程におい
て、電極１４，１５の形成位置、ならびに熱処理
温度および時間を調整することにより達成され
る。電極１４，１５は、還元作用を有するAlな
どで形成され、この形成に際し半導体層１１，１
２が形成されるからである。
次に、第１図に示したセラミツクコンデンサの
製造方法につき説明する。まず、チタン酸バリウ
ムのような誘電体磁器組成物を所望の形状に成形
し、次に、第２図に示すように、Alなどの還元
性に富む導電性材料を主成分とする導電性ペース
ト１６，１７を塗布する。さらに、780℃〜820℃
程度の温度で熱処理し、導電性ペースト１６，１
７を焼付けるとともに、半導体層１１，１２を形
成し、第１図のセラミツクコンデンサを得ること
ができる。この電極１４，１５の焼付けに際し半
導体層１１，１２が形成されるのは、電極が、
Alなどの還元作用の強い導電性成分を含む導電
性ペーストにより形成するため、セラミツクス中
の酸素が電極１４，１５中に取り込まれ、そのた
め電極１４，１５近傍のセラミツクス領域が還元
されるからである。
この発明のセラミツクコンデンサを製造するに
際し用いられる磁器組成物材料としては、上記し
たチタン酸バリウム系磁器組成物の他、チタン酸
ストロンチウム系、酸化チタン系などか用いられ
る。また、電極１４，１５を構成する導電性成分
としては、Alの他、Znのような他の還元性の強
い材料を用いることができる。
なお、第１図に示した実施例では、絶縁層１０
はセラミツクスの外周面から中央領域に行くに従
い漸次その厚みが薄く形成されていたが、第３図
に示すように、ほぼ均一の厚みの絶縁層２０およ
び半導体層２１，２２からなるセラミツクス２３
を用いたセラミツクコンデンサも、この発明に包
含されるものであることを指摘しておく。ここで
も、電極２４，２５間で取出される容量は、絶縁
層２０に由来するものだけであり、したがつて従
来の還元再酸化型セラミツクコンデンサに比べて
大きな容量の得られることがわかる。
次に、具体的実験例につき説明する。
実験例
原料として、BaTiO3，CeO2，Nd2O3および
ZrO2を主成分として、MnCO3およびSiO2を添加
物として用い、その内主成分の割合を下記の値と
なるように秤量した。
BaTiO3 92モル％
CeO2 ３モル％
Nd2O3 ２モル％
ZrO2 ３モル％
上記主成分に対し、添加物として、MnCO3を
0.3重量％、SiO2を0.1重量％添加した。
上記のようにして得られた原料を湿式混合し、
しかる後脱水、乾燥した。得られた乾燥粉末を粉
砕し、粉砕物にバインダを加え混合を行なつた。
次に、1000Kg／cm2の圧力下で成形し、得られた成
形物を最高温度1380℃に40分間維持し、直径10
mm、厚み0.3mmの円板型の磁器を得た。上記円板
型の磁器の両主面にアルミペーストをスクリーン
印刷法により塗布した。アルミペーストは、ホウ
ケイ酸鉛系のガラスフリツトを含むものを用い、
より具体的には、以下の組成からなるものを用い
た。
Al粉末：35重量％、ホウケイ酸鉛系ガラス
フリツト：30重量％および有機質ビヒクル：35重
量％
なお、ホウケイ酸鉛系ガラスフリツトは、下記
の組成を有するものである。
Pb3O4 64重量％
SiO2 25重量％
B2O3 ９重量％
Al2O3 ２重量％
また、有機質ビヒクルとしては、エチルセルロ
ースを、溶剤であるα−テレピネオールで希釈し
たものを用いた。
次に、各磁器円板に熱処理を行ない、Alから
なる電極を焼付け形成した。
下記の表に、この焼付け温度と、静電容量
（Cs）、誘電体損失（DF）および絶縁破壊電圧
（BDV）との関係を示す。なお、静電容量および
誘電体損失は、いずれも周波数1KHzで測定した
値である。
[Industrial Field of Application] The present invention relates to a semiconductor ceramic capacitor, and particularly to a semiconductor ceramic capacitor using ceramics having an insulating layer and a semiconductor layer. [Prior Art] Semiconductor ceramic capacitors called reduction and reoxidation type capacitors have been known. As shown in FIG. 4, this type of ceramic capacitor has an insulating layer 2 formed on the outer peripheral surface of a semiconductor ceramic 1, and electrodes 3 and 4 for taking out the capacitance formed on the outside of the insulating layer. It has a configuration. The semiconductor ceramic capacitor referred to as the reduction and reoxidation type described above is usually formed by the following steps. First, for example, a barium titanate-based ceramic composition is molded and then sintered for the first time in the atmosphere to obtain a ceramic that is entirely an insulator. Next, a second firing, ie, reduction firing, is performed in a reducing atmosphere such as a nitrogen gas atmosphere to convert the entire structure into a semiconductor. Furthermore, a third heat treatment is performed in the atmosphere to form a thin insulating layer 2 on the surface of the semiconductor ceramic. Finally, in order to form electrodes 3 and 4, a conductive paste is applied and baked, that is, a fourth heat treatment is performed to obtain the semiconductor ceramic capacitor shown in FIG. [Problems to be Solved by the Invention] As described above, in order to obtain a conventional reduction-reoxidation type semiconductor ceramic capacitor, four heat treatment steps are required: sintering in the atmosphere, reduction firing, heat treatment in the atmosphere, electrode baking. must be carried out. Therefore, many heat treatments must be performed sequentially,
The problem was that costs were inevitably high. Further, in the reduction and reoxidation type semiconductor ceramic capacitor shown in FIG. 4, the insulating layer 2 is formed on the entire outer peripheral surface of the semiconductor ceramic 1. Therefore, there are two types of portions that generate capacitance: an insulating layer region surrounded by one electrode 3 and the semiconductor ceramic 1, and an insulating layer region sandwiched between the semiconductor ceramic 1 and the other electrode 4. Therefore, electrodes 3, 4
In between, two capacitors are connected in series, which is an obstacle to increasing the capacity. Then,
It is also considered that if the insulating layer 2 is not formed on either the electrode 3 or the electrode 4, the capacitance can be approximately doubled. However, since the reduction and reoxidation type semiconductor ceramic capacitor is formed through the above steps, it is extremely difficult to leave an insulating layer unformed on only one side. Therefore, an object of the present invention is to provide a semiconductor ceramic capacitor having a structure that can achieve a large capacity and can be manufactured at low cost. [Means for Solving the Problems] The present invention is characterized by comprising a ceramic having an insulating layer and semiconductor layers formed on both sides of the insulating layer, and an electrode formed on the surface of each semiconductor layer. It is a ceramic capacitor. [Function] This invention uses ceramics in which semiconductor layers are formed on both sides of an insulating layer. Therefore, the capacitance taken out by the electrodes formed on the surface of each semiconductor layer is only the capacitance derived from one insulating layer existing between the semiconductor layers. Therefore, it is theoretically possible to obtain approximately twice the capacity with the same shape as a conventional semiconductor ceramic capacitor called a reduction-reoxidation type. Furthermore, as is clear from the description of the examples below, the ceramic capacitor having the above structure is manufactured by applying a highly reducing electrode paste to ferroelectric ceramics such as barium titanate and baking it, thereby forming each electrode. It can be formed by converting the side ceramic portion into a semiconductor. Therefore, compared to reduction and reoxidation type ceramic capacitors, the firing process can be dramatically reduced, making it possible to significantly reduce costs. [Description of Embodiment] As shown in FIG. 1, a ceramic capacitor according to an embodiment of the present invention includes a ceramic 13 having an insulating layer 10 and semiconductor layers 11 and 12 formed on both sides of the insulating layer 10. used. Electrodes 14 and 15 are formed on the outside of each semiconductor layer 11 and 12 to take out the capacitance. Therefore, the capacitance taken out between the electrodes 14 and 15 is
It originates only from the insulating layer 10 existing between 1 and 12. That is, it can be seen that the capacitance is not connected in series unlike the conventional ceramic capacitor shown in FIG. Therefore, it can be seen that theoretically, approximately twice the capacity can be obtained with the same shape. Note that in the embodiment shown in FIG.
The thickness is increased at the outer periphery of the ceramic 13 and gradually becomes thinner toward the central region. Along with this, the semiconductor layer 1
1 and 12, on the other hand, are thick in the central region and thinner toward the outer periphery of the ceramic 13.
As described above, since the thickness of the insulating layer 10 is increased at the outer peripheral portion, it is possible to prevent short circuits at the outer peripheral end face, and the impact resistance is also improved. As described above, making the thickness of the insulating layer 10 different between the outer circumference and the center can be achieved by adjusting the formation positions of the electrodes 14 and 15 and the heat treatment temperature and time in the manufacturing process described later. The electrodes 14 and 15 are formed of Al, etc., which has a reducing effect, and when forming the electrodes 14 and 15, the semiconductor layers 11 and 1
2 is formed. Next, a method for manufacturing the ceramic capacitor shown in FIG. 1 will be explained. First, a dielectric ceramic composition such as barium titanate is molded into a desired shape, and then, as shown in Figure 2, a conductive paste whose main component is a highly reducible conductive material such as Al. Apply 16 and 17. Additionally, 780℃~820℃
Conductive paste 16,1
At the same time as baking 7, semiconductor layers 11 and 12 are formed, and the ceramic capacitor shown in FIG. 1 can be obtained. The semiconductor layers 11 and 12 are formed when the electrodes 14 and 15 are baked because the electrodes are
This is because the electrodes 14 and 15 are formed with a conductive paste containing a highly reducing conductive component such as Al, so oxygen in the ceramics is taken into the electrodes 14 and 15, thereby reducing the ceramic region near the electrodes 14 and 15. . As the ceramic composition material used in manufacturing the ceramic capacitor of the present invention, in addition to the barium titanate ceramic composition described above, strontium titanate ceramic compositions, titanium oxide ceramic compositions, etc. can be used. Furthermore, as the conductive component constituting the electrodes 14 and 15, in addition to Al, other highly reducing materials such as Zn can be used. Note that in the embodiment shown in FIG.
The thickness of the ceramic was gradually reduced from the outer circumferential surface to the central region, but as shown in FIG.
It should be pointed out that ceramic capacitors using the same are also included in the present invention. Here again, the capacitance taken out between the electrodes 24 and 25 is only derived from the insulating layer 20, and therefore it can be seen that a larger capacitance can be obtained than in the conventional reduction-reoxidation type ceramic capacitor. Next, specific experimental examples will be explained. Experimental example: BaTiO 3 , CeO 2 , Nd 2 O 3 and
ZrO 2 was used as the main component, MnCO 3 and SiO 2 were used as additives, and the proportions of the main components were weighed to have the following values. BaTiO 3 92 mol% CeO 2 3 mol% Nd 2 O 3 2 mol% ZrO 2 3 mol% MnCO 3 is added as an additive to the above main components.
0.3% by weight and 0.1% by weight of SiO2 were added. Wet mix the raw materials obtained as above,
After that, it was dehydrated and dried. The obtained dry powder was pulverized, and a binder was added to the pulverized powder and mixed.
Next, the molded product was molded under a pressure of 1000 Kg/ cm2 , and the resulting molded product was maintained at a maximum temperature of 1380°C for 40 minutes, with a diameter of 10
A disk-shaped porcelain with a thickness of 0.3 mm and a thickness of 0.3 mm was obtained. Aluminum paste was applied to both main surfaces of the disk-shaped porcelain by screen printing. The aluminum paste contains lead borosilicate glass frit,
More specifically, one having the following composition was used. Al powder: 35% by weight, lead borosilicate glass frit: 30% by weight, and organic vehicle: 35% by weight. The lead borosilicate glass frit has the following composition. Pb 3 O 4 64% by weight SiO 2 25% by weight B 2 O 3 9% by weight Al 2 O 3 2% by weight Further, as the organic vehicle, ethyl cellulose diluted with α-terpineol, which is a solvent, was used. Next, each porcelain disk was heat treated to form electrodes made of Al by baking. The table below shows the relationship between this baking temperature and capacitance (Cs), dielectric loss (DF) and breakdown voltage (BDV). Note that both capacitance and dielectric loss are values measured at a frequency of 1 KHz.
【表】
上記の表から明らかなように、熱処理温度を上
げるにつれ、大きな静電容量の得られることがわ
かる。もつとも、この熱処理温度の適正な範囲
は、780〜820℃である。780℃未満では、大きな
静電容量が得られないからであり、他方、820℃
を越えると静電容量は大きくなるものの、誘電体
損失の値が大きくなるとともに、絶縁破壊電圧の
値が大幅に低下するからである。
［発明の効果］
以上のように、この発明では、半導体層の間に
絶縁層が形成されており、各半導体層の外側に電
極が形成されているので、電極間で取出される容
量は、中心の絶縁層に由来するもののみであり、
よつて従来の還元再酸化型半導体セラミツクコン
デンサに比べて、理論的には容量をほぼ２倍とす
ることが可能とされている。
また、上記構成のセラミツクコンデンサでは、
半導体層は電極付与の熱処理に際し同時に形成さ
れるため、焼成あるいは熱処理回数を大幅に減ら
すことができる。したがつて、焼成回数の低減お
よび生産期間の短縮により、セラミツクコンデン
サのコストを大幅に低減することも可能となる。
さらに、電極形成に際し、電極材料の選択、熱
処理温度の調整等により、還元力を容易に調整す
ることができ、したがつて形成される絶縁層の厚
みを簡単に制御できるので、種々の容量のセラミ
ツクコンデンサを極めて簡単に製造することも可
能となる。
なお、絶縁層の厚みを外周部が中央部に行くに
従い漸次薄くするように、絶縁層を形成すると、
外周端面における破壊電圧を高めることもでき、
中高圧コンデンサに適した構成とすることもでき
る。[Table] As is clear from the table above, it can be seen that as the heat treatment temperature is increased, a larger capacitance can be obtained. However, the appropriate range of this heat treatment temperature is 780 to 820°C. This is because a large capacitance cannot be obtained at temperatures below 780°C; on the other hand, at 820°C
This is because, although the capacitance increases when the value exceeds 1, the value of dielectric loss increases and the value of dielectric breakdown voltage decreases significantly. [Effects of the Invention] As described above, in this invention, an insulating layer is formed between semiconductor layers, and electrodes are formed on the outside of each semiconductor layer, so the capacitance extracted between the electrodes is Only those originating from the central insulating layer,
Therefore, it is theoretically possible to approximately double the capacity compared to conventional reduction and reoxidation type semiconductor ceramic capacitors. In addition, in the ceramic capacitor with the above configuration,
Since the semiconductor layer is formed at the same time as the heat treatment for applying the electrodes, the number of times of firing or heat treatment can be significantly reduced. Therefore, by reducing the number of firings and shortening the production period, it is also possible to significantly reduce the cost of ceramic capacitors. Furthermore, when forming electrodes, the reducing power can be easily adjusted by selecting the electrode material and adjusting the heat treatment temperature, and therefore the thickness of the insulating layer formed can be easily controlled. It also becomes possible to manufacture ceramic capacitors extremely easily. Note that if the insulating layer is formed so that the thickness of the insulating layer gradually decreases from the outer periphery toward the center,
It is also possible to increase the breakdown voltage at the outer peripheral end face,
A configuration suitable for medium and high voltage capacitors can also be provided.
【図面の簡単な説明】[Brief explanation of the drawing]
第１図は、この発明の一実施例のセラミツクコ
ンデンサを示す断面図である。第２図は、第１図
のセラミツクコンデンサを形成する仮定を示し、
電極ペーストを付与した状態を示す断面図であ
る。第３図は、この発明のセラミツクコンデンサ
の他の例を示す断面図である。第４図は、従来の
還元再酸化型と称されているセラミツクコンデン
サの断面図である。
図において、１０は絶縁層、１１，１２は半導
体層、１３はセラミツクス、１４，１５は電極、
２０は絶縁層、２１，２２は半導体層、２３はセ
ラミツクス、２４，２５は電極を示す。
FIG. 1 is a sectional view showing a ceramic capacitor according to an embodiment of the present invention. FIG. 2 shows the assumptions for forming the ceramic capacitor of FIG.
FIG. 3 is a cross-sectional view showing a state in which an electrode paste is applied. FIG. 3 is a sectional view showing another example of the ceramic capacitor of the present invention. FIG. 4 is a sectional view of a conventional reduction-reoxidation type ceramic capacitor. In the figure, 10 is an insulating layer, 11 and 12 are semiconductor layers, 13 is ceramics, 14 and 15 are electrodes,
20 is an insulating layer, 21 and 22 are semiconductor layers, 23 is ceramic, and 24 and 25 are electrodes.