JPH058993B2 - - Google Patents

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明は、例えば放射線検出器の検出信号等の
増幅回路における出力の基線安定化回路に関する
ものである。 （従来の技術） 例えば放射線計測に用いられる放射線検出器の
検出信号は一般に不規則な微小パルス信号より成
るため、これを増幅するに当つて直流増幅器を用
いるときは入力オフセツト電圧又は温度ドリフト
等によつて基線が変動し、場合によつては電源電
圧によつて定まる電圧において出力電圧が飽和
し、何れの場合にも演出対象パルス信号の波高値
を正確に求めることが不可能となる。 増幅器として交流増幅器を用いるときは、交流
増幅器の特性として増幅出力の平均値が基線とな
るから、パルス数が極めて少ない場合にはパルス
の波高値をほぼ正確に求め得るが、パルスの数が
多くなるにしたがつて基線が変動下降し、パルス
の波高値が正しい値よりも小となる傾向が現れ
る。 放射線検出器の検出信号等を直流又は交流増幅
器によつて増幅した場合における上記のような欠
点を除くために、例えば第９図に示すような基線
安定化回路が提案実施されている。 図において、TIは被増幅信号の入力端子、Ａ
１は演算増幅器で、抵抗Ｒ１，Ｒ２及びＲ９を適
当な値に選んで増幅度をほぼ一定ならしめてあ
る。Ｃ４は結合コンデンサ、Ｔ０は出力端子、
FETは例えば電界効果トランジスタ等より成る
常時閉成スイツチング素子、MULはその開閉制
御回路で、例えば単安定マルチバイブレータ等よ
り成る。TTIはタイミングパルス信号の入力端
子である。 この回路を、例えば放射線検出器の検出信号の
増幅に当つて増幅出力における基線の安定化に用
いる場合には、放射線検出器の検出信号を微分回
路及び主増幅器（何れも図示していない）に加
え、主増幅器において波形整形、即ち、検出出力
における検出対象パルス信号の時間幅を適宜一定
時間（例えば1μsec.乃至数μsec.）に制限して、
後続検出対象パルス信号が先行検出対象パルス信
号の立下り又は立上り部分に重畳することなく、
各検出対象パルス信号を分離し得るように波形整
形を行つた後、入力端子TIに加える。 放射線検出器の検出信号中に検出対象パルス信
号が含まれていない間は演算増幅器Ａ１の出力側
に設けた結合コンデンサＣ４が常時閉成スイツチ
ング素子FETを介して接地状態に保たれ、出力
端子Ｔ０に出力が現れることはない。 放射線検出器が検出対象パルス信号を検出する
と、主増幅器において波形整形された増幅出力が
入力端子TIに加えられると共に、放射線検出器
の検出特性によつて定まる検出対象パルス信号の
極性に応じて検出対象パルス信号の立上り又は立
下りに同期した微分パルス信号が微分回路から取
り出され、入力端子TTIを介して単安定マルチ
バイブレータMULに加えられる。 この微分パルス信号を受けて単安定マルチバイ
ブレータMULが発振し、その発振出力により電
界効果トランジスタFETが開放して演算増幅器
Ａ１の出力信号が結合コンデンサＣ４及び出力端
子Ｔ０を介して取り出される。 単安定マルチバイブレータMULの発振出力の
時間幅、したがつて、又、電界効果トランジスタ
FETの開放時間幅を、主増幅器における波形整
形の際の制限時間幅に一致せしめておけば、演算
増幅器Ａ１の出力のうち、検出対象パルス信号の
み出力端子Ｔ０から取り出され、結合コンデンサ
Ｃ４の静電容量を適当に選ぶことにより検出対象
パルス信号に重畳している雑音成分を除くことが
出来る。 検出対象パルス信号の消滅と同時に電界効果ト
ランジスタFETも亦閉成し、出力端子Ｔ０の出
力は零となる。 （発明が解決しようとする問題点） 第９図に示した従来の基線安定化回路において
は、結合コンデンサＣ４が演算増幅器Ａ１の負荷
となつて発振し易いばかりでなく、出力端子Ｔ０
に接続される負荷のインピーダンスが低い場合に
は、結合コンデンサＣ４を介して取り出される検
出対象パルス信号の波形が崩れて、正しい波高値
を求めることが出来ない。 又、検出対象パルス信号に比し雑音成分が比較
的小なる場合には、或る程度基線の安定効果を呈
するが、検出対象パルス信号に対して雑音成分が
比較的大なる場合には、基線の安定効果は殆ど認
められない。 （問題点を解決するための手段、実施例） 本発明は、上記従来の欠点を除き、検出対象パ
ルス信号の波高値に対して比較的レベルの高い雑
音成分が混入している場合にも、検出対象パルス
信号の正しい波高値を求め得る基線安定化回路を
実現することを目的とする。 第１図は、本発明の一実施例を示す図で、TI
は被増幅信号の入力端子、Ａ１は演算増幅器で、
抵抗Ｒ１及びＲ２の値を適当に選んで増幅度をほ
ぼ一定ならしめてある。Ｔ０は出力端子、FET
は常時閉成スイツチング素子で、例えば電界効果
トランジスタより成る。MULはその開閉制御回
路で、例えば単安定マルチバイブレータより成
る。Ａ２は演算増幅器で、抵抗Ｒ３，Ｒ４及びコ
ンデンサＣ１と共に電圧保持回路を形成する。
TTIはタイミングパルス信号の入力端子である。 本発明回路においては、常時は電界効果トラン
ジスタFETが閉成状態に保たれ、演算増幅器Ａ
２より成る電圧保持回路の出力側Ａ点の電圧が演
算増幅器Ａ１の反転入力端子の電圧と等しく保た
れる。 第９図に示した従来の回路と同様、例えば放射
線検出器で検出され、主増幅器及び微分回路に導
入され、主増幅器において波形整形された後、入
力端子TIに加えられる信号が、例えば第４図イ
に示すような波形であるとすると、検出対象パル
ス信号が検出されない間は、入力信号は演算増幅
器Ａ１、電界効果トランジスタFET及び入力抵
抗Ｒ３を介して演算増幅器Ａ２より成る電圧保持
回路に導入され、その出力電圧が演算増幅器Ａ１
の非反転入力端子に加えられて反転入力端子に加
えられる入力信号と差動的にう合成され、出力端
子Ｔ０に出力に現れることはない。 然しながら、放射線検出器から検出対象パルス
信号が検出されると、検出対象パルス信号の極性
に応じてその立上り又は立下りに同期した微分パ
ルス信号（第４図、ロ）が微分回路から送出さ
れ、入力端子TTIを介して単安定マルチバイブ
レータMULに加えられてこれを発振せしめる。
単安定マルチバイブレータMULの発振出力の時
間幅を主増幅器において波形整形されたパルスの
時間幅に等しくなるように調整しておけば、電界
効果トランジスタFETはこの時間幅の間だけ開
放され（第４図、ハ）、この開放中、電圧保持回
路は電界効果トランジスタFETの開放直前の電
圧をそのまま引続き保持する（第４図、ニ）。 したがつて、入力端子TIを介して演算振幅器
Ａ１の反転入力端子に加えられた検出対象パルス
信号に重畳している雑音成分は、電圧保持回路の
保持電圧と差動的に合成され、雑音成分が除かれ
た検出対象パルス信号が出力端子Ｔ０から取り出
される（第４図、ホ）。 尚、第４図イ乃至ホの各横軸は時間Ｔ、各縦軸
は電圧Ｖである。 本実施例においては、電界効果トランジスタ
FETの開放中に、雑音成分のレベルが大きく変
動した場合には雑音成分の補償が完全には行われ
ず、検出対象パルス信号の正しい波高値を求め得
なくなるおそれがある。 これを波形図について説明すると、第５図（横
軸及び縦軸は、第４図と同じ）は、第４図におけ
る時刻t1乃至t2間を拡大した波形図で、イは入力
端子TIを介して演算増幅器Ａ１の反転入力端子
に加えられた信号波形、ロは検出対象パルス信号
と同期した微分パルス信号波形、ハは電界効果ト
ランジスタFETの開閉状態を示す波形、ニは電
圧保持回路の保持電圧波形、ホは出力端子Ｔ０の
出力電圧波形をそれぞれ示すもので、各図から明
らかなように、検出対象パルス信号の検出時には
電圧保持回路における保持電圧が一定であるに対
して、雑音成分のレベルはこの間にも変動して居
り、したがつて、電界効果トランジスタFETの
開放直前における保持電圧を以てしては、この雑
音成分の変動分の補償は不可能で、出力端子Ｔ０
から取り出される検出対象パルス信号の波形は実
際の波形と異なつたものとなり、正しい波高値を
求めることが出来なくなるおそれがある。 第２図は、電界効果トランジスタFETの開放
中における雑音成分のレベル変動分をも、完全に
補償し得る本発明回路の一例を示す図で、Ｒ５及
びＣ２は積分回路を形成する抵抗及びコンデンサ
で、他の符号及び構成は第１図と同様である。 第６図（横軸及び縦軸は第４図と同じ）は、作
動説明のための波形図である。 前実施例の場合と同様に図には示していない
が、例えば放射線検出器の検出信号を主増幅器及
び微分回路に加え、主増幅器において前述と同様
の波形整形を施した後、入力端子TIを介して演
算増幅器Ａ１の反転入力端子に加えると（第６
図、イ）、その反転増幅出力は電界効果トランジ
スタFETを介して演算増幅器Ａ２より成る電圧
保持回路に加えられる。 電圧保持回路の出力電圧は抵抗Ｒ５及びコンデ
ンサＣ２より成る積分回路を介して演算増幅器Ａ
１の非反転入力端子に加えられ、この端子電圧、
即ち、抵抗Ｒ５とコンデンサＣ２との接続点Ｃの
電圧（第６図、ホ）が、演算増幅器Ａ１の反転入
力端子の電圧（第６図、イ）と等しく保たれ、出
力端子Ｔ０の出力電圧が零となるように動作す
る。 尚、第６図ニは、電圧保持回路の出力側Ｂ点の
電圧波形で、Ｃ点の電圧波形の微分波形となる。 放射線検出器から検出対象パルス信号が送出さ
れると、その立上り又は立下り同期した微分パル
ス信号（第６図、ロ）が微分回路から送出され、
タイミングパルス信号の入力端子TTIを介して
単安定マルチバイブレータMULに加えられ、こ
れを発振せしめて電界効果トランジスタFETを
一定時間幅の間だけ開放し（第６図、ハ）、電圧
保持回路は電界効果トランジスタFETの開放直
前の電圧を保持すること前実施例と同様である
が、本実施例においては、電圧保持回路の保持電
圧が抵抗Ｒ５及びコンデンサＣ２より成る積分回
路で積分されて演算増幅器Ａ１の非反転入力端子
に導入され、反転入力端子に加えられる入力信号
との差電圧、即ち、検出対象パルス信号（第６
図、ヘ）が出力端子Ｔ０から取り出される。 第３図も亦、本発明の他の実施例を示す図で、
Ａ３は演算増幅器で、抵抗Ｒ６，Ｒ７及びコンデ
ンサＣ３と共に積分回路を形成する。Ｒ８は入力
抵抗、Ｒ９は演算抵抗で、他の符号及び構成は第
２図と同様である。 本実施例は、前実施例において抵抗Ｒ５及びコ
ンデンサＣ２を以て形成した積分回路を、演算増
幅器Ａ３、抵抗Ｒ６，Ｒ７及びコンデンサＣ３よ
り成る積分回路を以て置換え、この積分回路の出
力信号（入力信号と逆相）を入力抵抗Ｒ８を介し
て演算増幅器Ａ１の反転入力端子に加えるように
構成した点が前実施例と異なるのみで、基線安定
作動は前実施例と同様である。 （発明の効果） 本発明回路は、出力インピーダンスを低くなし
得るから出力端子Ｔ０に接続される負荷のインピ
ーダンスが低い場合にも検出対象パルス信号の波
形が崩れるおそれなく、又、従来の回路のように
結合コンデンサが演算増幅器Ａ１の負荷となつて
発振し易い等のおそれもなく、特に、第２図及び
第３図に示した実施例においては、電界効果トラ
ンジスタより成る常時閉成スイツチング素子
FETの開放中に、雑音成分が大幅に変動した場
合にも、その補償をほぼ完全に行なうことが可能
で、これを波形図について説明すると、第７図
（横軸及び縦軸は第４図と同じ）は、第６図にお
ける時刻t1乃至t2間を軸間的に拡大した波形図
で、イは第２図及び第３図に示した本発明基線安
定化回路における演算増幅器Ａ１の反転入力端子
に加えられる入力信号波形、ロは入力端子TTI
に導入される微分パルス信号波形、ハは電界効果
トランジスタより成る常時閉成スイツチング素子
FETの開閉状態を示す波形、ニは演算増幅器Ａ
２より成る電圧保持回路の出力側Ｂ点における電
圧波形、ホは抵抗Ｒ５及びコンデンサＣ２の接続
点Ｃにおける電圧波形、（第３図におけるＣ点の
波形はホの波形に対して逆相となる）、ヘは出力
端子Ｔ０から取り出される検出対象パルス信号波
形である。 図に示したように、波形ホは波形ニの積分波形
であるから、第２図及び第３図に示した積分回路
の時定数を適当に選ぶことにより、電界効果トラ
ンジスタFETの開放中におけるＣ点の電圧変化
率を、電界効果トランジスタFETの開放前にお
けるＣ点の電圧変化率とほぼ同様に保ち、したが
つて、電界効果トランジスタFETの開放中にお
けるＣ点の電圧変化を雑音成分のレベル変化とほ
ぼ同様になし得るから、出力端子Ｔ０から取り出
される検出対象パルス信号は雑音成分の影響を殆
ど受けていないものとなり、正確な波高値を求め
ることが出来る。 本発明者等が試作回路について行つた実験結果
に基づいて本発明回路の基線安定化に対する効果
を説明すると、第８図において、PGはパルス発
生器、NGは雑音電圧発生器、MAは主増幅器、
DFは微分回路、BLRは基線安定化回路、PHA
はパルス波高分析器で、基線安定化回路BLRを
第１図及び第２図に示した実施例の回路を以て各
構成した場合における検出対象パルス信号の波高
値の変動分を測定した結果を次表に示した。

【表】 尚、上表は、雑音電圧発生器NGにおいて200
Hz及び1kHzの正弦波電圧を発生せしめると共に、
発生電圧を0.01Vから10Vまで変化せしめ、検出
対象パルス信号としてパルス発生器PGにおいて
波高値1Vのパルス信号を発生せしめた場合のデ
ータである。 上表から明らかなように、本発明基線安定化回
路は、基線の安定効果が極めて顕著である。 以上は、放射線検出器の検出信号の増幅回路に
おける基線の安定化に本発明を実施した場合につ
いて説明したが、一般のパルス信号の増幅回路に
おける基線の安定化に用い得ること勿論である。

【図面の簡単な説明】

第１図乃至第３図は、本発明の一実施例を示す
図、第４図乃至第７図は、その作動説明のための
波形図、第８図は、本発明の効果を説明するため
の図、第９図は、従来の回路を示す図で、TI及
びTTI：入力端子、Ａ１乃至Ａ３：演算増幅器、
Ｒ１乃至Ｒ９：抵抗、Ｔ０：出力端子、FET：
スイツチング素子、MUL：開閉制御回路、Ｃ１
乃至Ｃ４：コンデンサ、PG：パルス発生器、
NG：雑音電圧発生器、MA：主増幅器、DF：微
分回路、BLR：基線安定化回路、PHA：パルス
波高分析器である。

Claims (1)

1. 【特許請求の範囲】 １ 検出対象パルス信号の時間幅を一定に制限す
   る主増幅器出力の加えられる演算増幅器と、常時
   閉成スイツチング素子を介して前記演算増幅器出
   力の導入される電圧保持回路と、この電圧保持回
   路の保持電圧を前記演算増幅器の負帰還せしめる
   回路と、前記検出対象パルス信号と同期する信号
   により駆動せしめられ、前記常時閉成スイツチン
   グ素子を検出対象パルス信号の時間幅だけ開放せ
   しめる開閉制御回路とより成ることを特徴とする
   基線安定化回路。 ２ 検出対象パルス信号の時間幅を一定に制限す
   る主増幅器出力の加えられる演算増幅器と、常時
   閉成スイツチング素子を介して前記演算増幅器出
   力の導入される電圧保持回路と、この電圧保持回
   路の保持電圧を積分して前記演算増幅器に負帰還
   せしめる積分回路と、前記検出対象パルス信号と
   同期する信号により駆動せしめられ、前記常時閉
   成スイツチング素子を検出対象パルス信号の時間
   幅だけ開放せしめる開閉制御回路とより成ること
   を特徴とする基線安定化回路。