Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH06101016B2 - Data processing system for dynamic programming calculation. - Google Patents
[go: Go Back, main page]

JPH06101016B2 - Data processing system for dynamic programming calculation. - Google Patents

Data processing system for dynamic programming calculation.

Info

Publication number
JPH06101016B2
JPH06101016B2 JP55098211A JP9821180A JPH06101016B2 JP H06101016 B2 JPH06101016 B2 JP H06101016B2 JP 55098211 A JP55098211 A JP 55098211A JP 9821180 A JP9821180 A JP 9821180A JP H06101016 B2 JPH06101016 B2 JP H06101016B2
Authority
JP
Japan
Prior art keywords
stage
storage device
data processing
speed storage
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55098211A
Other languages
Japanese (ja)
Other versions
JPS5723173A (en
Inventor
信明 川戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55098211A priority Critical patent/JPH06101016B2/en
Publication of JPS5723173A publication Critical patent/JPS5723173A/en
Publication of JPH06101016B2 publication Critical patent/JPH06101016B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)

Description

【発明の詳細な説明】 本発明は、動的計画法計算用データ処理システム、特に
N段の多段決定問題を動的計画法にもとづいて演算する
に当って、第p段目の計算を分割して分担実行する複数
個のデータ処理装置と少なくとも2つの高速記憶装置と
をそなえ、各段の計算を並列的に分担して行なうように
した動的計画法計算用データ処理システムに関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data processing system for dynamic programming calculation, and in particular, in computing N-stage multistage decision problems based on dynamic programming, the calculation of the p-th stage is divided. The present invention relates to a data processing system for dynamic programming calculation, which is provided with a plurality of data processing devices for performing shared execution and at least two high-speed storage devices, and is configured to perform calculation of each stage in parallel. .

多段決定問題を動的計画法にもとづいて解くことが知ら
れており、該動的計画法による最適方策を求めるための
演算量は、いわば総当りで計算する場合にくらべて非常
に少なくなることが知られている。しかし、この場合に
おいても、大規模な問題になると、通常の汎用データ処
理装置では十分な演算速度を得ることができない。特に
例えば、ロケットをある地点まで最小の燃料消費をもっ
て到達せしめるためのエンジンの噴射角度を決定する如
き処理を実行させることを考慮する場合、処理の内容を
分析して各段階毎の計算結果のみを次段で利用するよう
にすると共に、要高速処理の部分を見定めて演算速度を
高めることが望まれる。
It is known to solve a multi-stage decision problem based on dynamic programming, and the amount of calculation for finding the optimal policy by the dynamic programming is much smaller than when it is calculated by brute force. It has been known. However, even in this case, when it becomes a large-scale problem, a normal general-purpose data processing device cannot obtain a sufficient calculation speed. In particular, for example, when considering the execution of processing such as determining the injection angle of the engine for making the rocket reach a certain point with the minimum fuel consumption, analyze the content of the processing and obtain only the calculation result for each stage. It is desired to use it in the next stage and to increase the calculation speed by deciding the portion that requires high-speed processing.

本発明は上記の動的計画法にもとづく演算に適するよう
に、複数のデータ処理装置にていわば一斉に第P段目の
計算を行わせるようにし、制御装置の制御の下で、パイ
プライン的な処理を、歩調をそろえて実行できるように
したデータ処理装置をもつ高速データ処理システムを提
供することを目的としている。そしてそのため、本発明
の動的計画法計算用データ処理システムは、N段の多段
決定問題を動的計画法にもとづいて演算する動的計画法
計算用データ処理システムにおいて、 動的計画法の第p段目の計算を分割して実行する複数個
のデータ処理装置と、該複数個のデータ処理装置に対し
て上記第p段目の計算を分割して分配する制御装置と、 第(p−1)段目の計算結果を格納する第1の高速記憶
装置と、 第p段目の計算結果を上記各データ処理装置から受取っ
て格納する第2の高速記憶装置と、 第1段目から第N段目までの各段における計算結果を記
憶する低速記憶装置と、 該低速記憶装置の内容にもとづいて最適出力を抽出する
出力装置とをそなえ、 上記複数個のデータ処理装置は第p段目の計算を実行す
るに当って第(p−1)段目の計算結果を上記第1の高
速記憶装置から受取りかつ第p段目の計算結果を上記第
2の高速記憶装置に格納しかつ第p段目の計算結果にも
とづく情報を上記低速記憶装置に格納すると共に、 上記第p段目の計算結果が上記複数個のデータ処理装置
すべてにおいて終了したとき上記制御装置の指示によっ
て上記第2の高速記憶装置の内容を上記第1の高速記憶
装置に転送し、その上で第(p+1)段目の計算を実行
するようにした ことを特徴としている。以下動的計画法にもとづく処理
の概念を説明した上で、図面を参照しつつ説明する。
The present invention, in order to be suitable for the operation based on the above-mentioned dynamic programming method, causes a plurality of data processing devices to perform the calculation of the Pth stage at the same time, and under the control of the control device, pipeline operation is performed. It is an object of the present invention to provide a high-speed data processing system having a data processing device capable of executing various processes in a stepwise manner. Therefore, the data processing system for dynamic programming calculation according to the present invention is a data processing system for dynamic programming calculation that calculates an N-stage multi-stage decision problem based on the dynamic programming. a plurality of data processing devices that divide and execute the p-th stage calculation; a control device that divides and distributes the p-th stage calculation to the plurality of data processing devices; 1) A first high-speed storage device for storing the calculation result of the first stage, a second high-speed storage device for receiving the calculation result of the p-th stage from each of the data processing devices, and storing the same. The plurality of data processing devices include a low-speed storage device that stores the calculation result in each stage up to the Nth stage and an output device that extracts the optimum output based on the contents of the low-speed storage device. (P-1) stage in executing the calculation of Is received from the first high-speed storage device, the p-th stage calculation result is stored in the second high-speed storage device, and information based on the p-th stage calculation result is stored in the low-speed storage device. At the same time, the contents of the second high speed storage device are transferred to the first high speed storage device according to an instruction from the control device when the calculation result of the p-th stage is completed in all of the plurality of data processing devices. , And the calculation of the (p + 1) th stage is executed on that. The concept of processing based on the dynamic programming will be described below and then described with reference to the drawings.

第1図は最適方策を求めるために計算されるテーブルの
構成を説明する説明図、第2図は本発明の一実施例全体
構成図、第3図は第2図図示の処理装置の一実施例構成
を示す。
FIG. 1 is an explanatory view for explaining the structure of a table calculated for obtaining an optimum measure, FIG. 2 is an overall structure view of an embodiment of the present invention, and FIG. 3 is an implementation of the processing device shown in FIG. An example configuration is shown.

一般に多段決定問題においては、最適性の原理から、動
的計画法を用いて最適な制御を求めることが可能であ
る。今N段の決定問題を考えてその途中K段とK+1段
とにおいて、対象とする動的システムの が、制御 を加えることによって状態 から に変化し、その際のコストgKが上記 とによって与えられるものとする。即ち で与えるものとする。
Generally, in a multi-stage decision problem, it is possible to find the optimal control using dynamic programming from the principle of optimality. Now, considering the N-stage decision problem, the K-stage and K + 1-stage of the decision problem of the target dynamic system But control State by adding From , The cost g K at that time is above Shall be given by. I.e. Shall be given in.

このようなN段の決定問題の最適な制御は、 を満足する制御の である。以下、minの場合について説明するが、maxの場
合においても実質上同一である。
The optimal control of such N-stage decision problem is Satisfy the control of Is. Hereinafter, the case of min will be described, but the case of max is substantially the same.

第(3)式を満足する は、動的計画法によれば、次の を求めることによって決定される。即ち、 (ここでのminは に関する最小値を意味する) 即ち、 の順に計算してゆけばよいことが判る。Satisfies formula (3) According to dynamic programming, Is determined by asking for. That is, (Where min is Means the minimum value for It turns out that it is enough to calculate in order.

上記第(4)式の計算を、デジタル計算機によって行なう
ために とを次のように量子化する。
In order to perform the calculation of equation (4) above with a digital computer And are quantized as follows.

なお、ここで▲CX 1▼ないし▲CU m▼および▲δX 1▼ない
し▲δU m▼は夫々定数であり、かつ▲δX 1▼ないし▲δ
U m▼は正値である。
Here, ▲ C X 1 ▼ to ▲ C U m ▼ and ▲ δ X 1 ▼ to ▲ δ U m ▼ are constants, respectively, and ▲ δ X 1 ▼ to ▲ δ
U m ▼ is a positive value.

第(5)式、第(6)式を第(1)式に代入すると、1段分あと
の状態が(i1,i2…,in)と(j1,j2…,jm)の関数と
して決定できる。即ち、新らたな となる。ここで を第(5)式と同様に量子化すると、 Xl″=▲CX l▼+▲δX l▼・▲i′l▼(但しl=1,2,
…,n) −(8) とすることができ、ここで (但し〔P〕はPを超えない最大整数) 上記においてXl′を第(8)式のXl″によって近似したこ
とによる誤差をεlとすると、 εl=Δl・δl X −(10) 但し、 Δl={Xl′−(Cl X+δl X・il′)}/δl X なお(l=1,2,3,…,n) であり、Δlはil′の定義から 0≦Δl<1 である。
Substituting Eqs. (5) and (6) into Eq. (1), the state after one step is (i 1 , i 2 …, i n ) and (j 1 , j 2 …, j m ) Can be determined as a function of. That is, new Is Becomes here Is quantized in the same manner as in the equation (5), X l ″ = ▲ C X l ▼ + ▲ δ X l ▼ ・ ▲ i ′ l ▼ (where l = 1,2,
…, N) − (8), where (However [P] is the maximum integer not exceeding P) When an error epsilon l due to the approximated by X l "of the X l 'in the first (8), ε l = Δ l · δ l X - (10) However, Δ l = {X l ′ − (C l X + δ l X · i l ′)} / δ l X Note that (l = 1,2,3, ..., n), and Δ l is From the definition of i l ′, 0 ≦ Δ l <1.

上記から、(i1,i2,…,in)と(j1,j2,…,jm)と
が与えられたとき、(i1′,i2′,…,in′)と
(Δ1,Δ2,Δ3,…,Δn)とは第(9)式および第(10)
式から計算できる。したがって、(i1′,i2′,…,
in′)と(Δ1,Δ2,…,Δn)とを次のように表わす
ことにする。
From the above, (i 1, i 2, ..., i n) and (j 1, j 2, ... , j m) when the given, (i 1 ', i 2 ', ..., i n ') And (Δ 1 , Δ 2 , Δ 3 ,…, Δ n ) are the expressions (9) and (10)
It can be calculated from the formula. Therefore, (i 1 ′, i 2 ′, ...,
i n ′) and (Δ 1 , Δ 2 , ..., Δ n ) will be expressed as follows.

上記第(4)式についての計算は次のように行なわれる。
即ち、先づ第(4)式における第1の式の計算は、第(5)式
の(i1,i2,…,in)を定めて(j1,j2,…,jm)の全
ての組合わせについて、 なる計算を行ない、 についての最小値を求めて、これを上記(i1,i2,…,
in)に対する を満足する値を求める全ての(i1,i2,…,in)に対し
て同様の計算を行ない、そのときの(j1,j2,…,jm
とともにf1の値を記憶しておく。これをf1(i1,i2
…,in)と書くことにする。
The calculation for the above equation (4) is performed as follows.
That is, the computation of the first equation in the previous Dzu the (4) equation, the equation (5) (i 1, i 2, ... , i n) defining the (j 1, j 2, ... , j m ) For all combinations Is calculated, And find the minimum value of (i 1 , i 2 , ...,
i n ) All finding a value that satisfies the (i 1, i 2, ... , i n) performs the same calculation with respect to, at that time (j 1, j 2, ... , j m)
And the value of f 1 is stored. This is f 1 (i 1 , i 2 ,
…, I n ).

これによって、第(4)式における第2の式の計算は、次
のように行なう。即ち、先づ、第(5)式の(i1,i2
…,in)を定めて、(j1,j2,…,jm)の全ての組合わ
せについて、第(13)式と同様な計算を行なって第1項を
求める。そして、第(11)式および第(12)式を計算し、既
に計算・記憶していたf1(i1,i2,…,in)から第2項
についての値を計算する。これは次のようにすればよ
い。即ち、第(11)式から計算される(i′1,i′2,…,
i′n)をn次元空間の点とし、この点とこれに隣接する
(2n−1)個の点、 におけるf1の値を とすると、これらは既に計算されているので、第(12)式
の(Δ1,Δ2,…,Δn)を用いて、 の値の近似値を求める。たとえば、線形内挿を行なう
と、 として求められる。このようにして(i1,i2,…,
in),(j1,j2,…,jm)に対する が計算できるので、全ての(j1,j2,…,jm)の組合わ
せについて行ない、その最小値を求め、これを(i1
i2,…,in)に対する とする。
With this, the calculation of the second equation in the equation (4) is performed as follows. That is, first, (i 1 , i 2 ,
, I n ) is determined, and for all combinations of (j 1 , j 2 , ..., j m ) the same calculation as in equation (13) is performed to obtain the first term. Then, the (11) to calculate the equation and the equation (12), f 1 (i 1, i 2, ..., i n) which has been already calculated and stored to the calculated values for the second term. This can be done as follows. That is, (i ′ 1 , i ′ 2 , ..., Calculated from the equation (11)
i ′ n ) is a point in the n-dimensional space, and this point and (2 n −1) points adjacent to this point, The value of f 1 at Then, since these are already calculated, using (Δ 1 , Δ 2 , ..., Δ n ) of the equation (12), Find the approximate value of. For example, if you do linear interpolation, Is required as. In this way (i 1 , i 2 , ...,
i n ), (j 1 , j 2 , ..., j m ) Since but can be calculated, all (j 1, j 2, ... , j m) is performed for the combination of obtains its minimum value, this (i 1,
for i 2 , ..., i n ) And

第(4)式の第3の式以降第Nの式まで同様に計算するこ
とによって、 を順次計算できる。
By performing the same calculation from the third equation of the equation (4) to the Nth equation, Can be calculated sequentially.

以上をまとめると、第1図図示の如き表が得られ、最適
制御は、この表から求めることができる。即ち、初期状
態(i1,i2,…,in)を与え、第1図の第N段の欄に対
応する(j1,j2,…,jm)を求めてこれを とし、次に第(11)式から(i′1,i′2,…,i′n)を決
定し、第1図の第(N−1)段の欄に対応する(j1
j2,…,jm)を求めてこれを とし、以下同様に を求める。
In summary, the table shown in FIG. 1 is obtained, and the optimum control can be obtained from this table. That is, the initial state (i 1, i 2, ... , i n) given, corresponding to the column of the first N-stage of FIG. 1 (j 1, j 2, ... , j m) this seek And then, then the equation (11) from (i '1, i' 2 , ..., i 'n) is determined and corresponds to the column of the (N-1) stage of FIG. 1 (j 1,
j 2 , ..., j m ) And so on Ask for.

第2図において、1は制御装置、2−0ないし2−nは
夫々処理装置(本発明にいうデータ処理装置)、3Aは第
1の高速記憶装置であって第(p−1)段目の計算結果
が格納されるもの、3Bは第2の高速記憶装置であって第
p段目の計算結果を格納するもの、4は低速記憶装置、
5は出力装置であって低速記憶装置の内容にもとづいて
第1図を参照して上述した如く最適方策を抽出して出力
するものを表わしている。
In FIG. 2, reference numeral 1 is a control device, 2-0 to 2-n are processing devices (data processing devices according to the present invention), and 3A is a first high speed storage device at the (p-1) th stage. 3B is a second high-speed storage device for storing the calculation result of the p-th stage, 4 is a low-speed storage device,
Reference numeral 5 represents an output device for extracting and outputting the optimum policy as described above with reference to FIG. 1 based on the contents of the low speed storage device.

制御装置1は、システム全体の制御を司どるものであ
り、上記第(5)式に示す(i1,i2,…,in)を発生して
各処理装置2−0,2−1,2−nに転送する。各処理装置2
−0,2−1,…,2−nは、制御装置1から転送された
(i1,i2,…,in)を入力として、夫々分担して、第
(6)式に示す、(j1,j2,…,jm)の全ての組合わせを
発生する。そして第1の高速記憶装置3Aに格納されてい
る第(p−1)段目の計算結果即ち上記第(15)式に対応
する を読出して、(i1,i2,…,in)に対応する第p段目の
計算結果即ち を第2の高速記憶装置3Bに書込む。また第(4)式に示す を満足する最適制御(j1,j2,…,jn)が低速記憶装置
4に書込まれる。
Controller 1 is for Nikki by Tsukasa controlling the entire system, shown in the equation (5) (i 1, i 2, ... , i n) each processing unit generates a 2-0,2-1 , 2-n. Each processing device 2
-0,2-1, ..., 2-n has been transferred from the control unit 1 (i 1, i 2, ..., i n) as inputs, and respectively shared, the
All combinations of (j 1 , j 2 , ..., J m ) shown in equation (6) are generated. Then, it corresponds to the calculation result of the (p-1) th stage stored in the first high-speed storage device 3A, that is, the above equation (15). The reads, (i 1, i 2, ..., i n) a p-th calculation result corresponding to the words To the second high speed storage device 3B. Also shown in equation (4) The optimum control (j 1 , j 2 , ..., J n ) that satisfies the above condition is written in the low-speed storage device 4.

上記(i1,i2,…,in)の全ての組合わせを各処理装置
2−0,2−1,…,2−nに転送した後に各処理装置2−0,2
−1,…,2−nが第p段目の計算を終了したとき、制御装
置1の指示によって、第2の高速記憶装置3Bの内容即ち は第1の高速記憶装置3Aに転送され、次段即ち第(p+
1)段目の計算が開始される。
The (i 1, i 2, ... , i n) each processing unit all combinations of 2-0,2-1, ..., each processing unit after transferring the 2-n 2-0,2
When -1, ..., 2-n finishes the calculation of the p-th stage, the contents of the second high-speed storage device 3B, namely Is transferred to the first high-speed storage device 3A and is transferred to the next stage, that is, the (p +
1) The calculation of the first stage is started.

この動作を第1段目から第N段目まで繰返した後に、制
御装置1は、出力装置5を制御して、低速記憶装置4の
内容即ち第1図図示の如きテーブルの内容を用いて、最
適制御の系列を出力せしめるようにする。
After repeating this operation from the first stage to the Nth stage, the control device 1 controls the output device 5 to use the contents of the low speed storage device 4, that is, the contents of the table as shown in FIG. Make sure that the optimum control sequence is output.

第3図は、第2図図示の処理装置2−0,2−1,…,2−n
の一実施例構成を示す。図中の符号6は記憶装置部、7
は計算部、8はアドレス発生部、9は内挿計算部、10
11はg計算部、12は加算部、13はMiN決定部を表わして
いる。
FIG. 3 shows the processing device 2-0,2-1, ..., 2-n shown in FIG.
1 shows the configuration of an embodiment. Reference numeral 6 in the drawing is a storage device portion, 7
Is a calculation unit, 8 is an address generation unit, 9 is an interpolation calculation unit, 10
Is 11 is a g calculation unit, 12 is an addition unit, and 13 is a MiN determination unit.

計算部7は、第(11)式および第(12)式に対応した計算
を行なって、(i′1,i′2,…,i′n)および(Δ1,Δ
2,…,Δn)を生成する。アドレス発生部8は、該生成
された(i′1,i′2,…,i′n)にもとづいて、第(14)
式に示される 即ち第1の高速記憶装置3Aに対するアクセス・アドレス
を発生し、第1の高速記憶装置3Aをアクセスして、第(1
5)式に対応する第(p−1)段目の をフエッチするよう制御する。内挿計算部9は、第1の
高速記憶装置3Aからの読出しデータにもとづいて、第(1
6)式に対応する第(p−1)段目の値 の値を計算する。
The calculation unit 7 performs calculations corresponding to the equations (11) and (12) to obtain (i ′ 1 , i ′ 2 , ..., i ′ n ) and (Δ 1 , Δ
2 , ..., Δ n ) is generated. The address generator 8 generates the (14) th based on the generated (i ′ 1 , i ′ 2 , ..., i ′ n ).
Shown in the formula That is, an access address for the first high speed storage device 3A is generated, the first high speed storage device 3A is accessed, and the first (1
The (p-1) th stage corresponding to equation (5) Control so that the The interpolation calculation unit 9 calculates the first (1) based on the read data from the first high speed storage device 3A.
Value of the (p-1) th stage corresponding to equation (6) Calculate the value of.

10は、第(6)式の(j1,j2,…,jm)を順次発生して を発生する。g計算部11は、(i1,i2,…,in)および
(j1,j2,…,jm)から第(13)式に対応する を計算する。加算部12は第(4)式に示すものに対応す
る。
10 sequentially generates (j 1 , j 2 , ..., j m ) of the equation (6) and To occur. g calculation unit 11, (i 1, i 2, ..., i n) and (j 1, j 2, ... , j m) corresponding from the first (13) To calculate. The addition unit 12 corresponds to the one shown in the expression (4).

をつくり、MiN決定部13に転送する。そしてMiN決定部13
は、加算部12から送られてくる。値を比較して最小なも
のを抽出して、該最小なものとそれに対応する(j1
j2,…,jm)を記憶しておく。そして 10が全ての(j1,j2,…,jm)を発生し終ったとき、第
2の高速記憶装置3Bに上記最小のものおよび を転送し、低速記憶装置4に上記最小のものとそれに対
応する(j1,j2,…,jm)を送る。
And transfer it to the MiN determination unit 13. And MiN decision unit 13
Is sent from the adder 12. The values are compared to extract the smallest one, and the smallest one and its corresponding (j 1 ,
j 2 , ..., j m ) is stored. And When 10 has finished generating all (j 1 , j 2 , ..., J m ), the second minimum storage device 3B has the above minimum and , And sends the above-mentioned smallest one and the corresponding (j 1 , j 2 , ..., J m ) to the low-speed storage device 4.

以上説明した如く、本発明によれば、複数個のデータ処
理装置によって第p段目の演算を分担して実行し、少な
くとも2つの高速記憶装置を用いて第(p−1)段目の
結果を第p段目の演算に導入するようにしている。この
ために、処理が高速化され、大規模な問題であっても十
分な速度をもって最適方策を求めることが可能となる。
As described above, according to the present invention, a plurality of data processing devices share and execute the operation of the p-th stage, and the result of the (p-1) -th stage is obtained by using at least two high-speed storage devices. Is introduced into the operation of the p-th stage. For this reason, the processing is speeded up, and it becomes possible to obtain the optimum measure with sufficient speed even for a large-scale problem.

なお上記第3図において、第2の高速記憶装置3Bの内容
を第1の高速記憶装置3Aに転送するものとしたが、必要
に応じて両者の役割を交替するようにすることは任意で
あり、本発明は第3図図示の構成に限られるものではな
い。
In FIG. 3, the contents of the second high-speed storage device 3B are transferred to the first high-speed storage device 3A, but it is optional to switch the roles of the two, if necessary. The present invention is not limited to the configuration shown in FIG.

【図面の簡単な説明】[Brief description of drawings]

第1図は最適方策を求めるために計算されるテーブルの
構成を説明する説明図、第2図は本発明の一実施例全体
構成図、第3図は第2図図示の処理装置の一実施例構成
を示す。 図中、1は制御装置、2はデータ処理装置、3A、3Bは夫
々高速記憶装置、4は低速記憶装置、5は出力装置を表
わす。
FIG. 1 is an explanatory view for explaining the structure of a table calculated for obtaining an optimum measure, FIG. 2 is an overall structure view of an embodiment of the present invention, and FIG. 3 is an implementation of the processing device shown in FIG. An example configuration is shown. In the figure, 1 is a control device, 2 is a data processing device, 3A and 3B are high-speed storage devices, 4 is a low-speed storage device, and 5 is an output device.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】N段の多段決定問題を動的計画法にもとづ
いて演算する動的計画法計算用データ処理システムにお
いて、 動的計画法の第p段目の計算を分割して実行する複数個
のデータ処理装置と, 該複数個のデータ処理装置に対して上記第p段目の計算
を分割して分配する制御装置と, 第(p−1)段目の計算結果を格納する第1の高速記憶
装置と, 第p段目の計算結果を上記各データ処理装置から受取っ
て格納する第2の高速記憶装置と, 第1段目から第N段目までの各段における計算結果を記
憶する低速記憶装置と, 該低速記憶装置の内容にもとづいて最適出力を抽出する
出力装置とをそなえ, 上記複数個のデータ処理装置は第p段目の計算を実行す
るに当って第(p−1)段目の計算結果を上記第1の高
速記憶装置から受取りかつ第p段目の計算結果を上記第
2の高速記憶装置に格納しかつ第p段目の計算結果にも
とづく情報を上記低速記憶装置に格納すると共に, 上記第p段目の計算結果が上記複数個のデータ処理装置
すべてにおいて終了したとき上記制御装置の指示によっ
て上記第2の高速記憶装置の内容を上記第1の高速記憶
装置に転送し、その上で第(p+1)段目の計算を実行
するようにした ことを特徴とする動的計画法計算用データ処理システ
ム。
1. A data processing system for calculating a dynamic programming method for calculating an N-stage multi-stage decision problem based on dynamic programming, wherein a plurality of p-stage calculations of dynamic programming are divided and executed. A plurality of data processing devices, a control device that divides and distributes the calculation of the p-th stage to the plurality of data processing devices, and a first result that stores the calculation result of the (p-1) -th stage. High speed storage device, a second high speed storage device for receiving the calculation result of the p-th stage from each of the data processing devices, and storing the calculation result in each stage from the first stage to the N-th stage. And the output device for extracting the optimum output based on the contents of the low-speed storage device, and the plurality of data processing devices execute the (p- 1) Receive the calculation result of the first stage from the first high speed storage device and The calculation result of the p-th stage is stored in the second high-speed storage device, the information based on the calculation result of the p-th stage is stored in the low-speed storage device, and When the processing is completed in all the data processing devices, the contents of the second high speed storage device are transferred to the first high speed storage device according to the instruction of the control device, and the calculation of the (p + 1) th stage is executed. A data processing system for dynamic programming calculation, characterized in that
JP55098211A 1980-07-18 1980-07-18 Data processing system for dynamic programming calculation. Expired - Lifetime JPH06101016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55098211A JPH06101016B2 (en) 1980-07-18 1980-07-18 Data processing system for dynamic programming calculation.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55098211A JPH06101016B2 (en) 1980-07-18 1980-07-18 Data processing system for dynamic programming calculation.

Publications (2)

Publication Number Publication Date
JPS5723173A JPS5723173A (en) 1982-02-06
JPH06101016B2 true JPH06101016B2 (en) 1994-12-12

Family

ID=14213638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55098211A Expired - Lifetime JPH06101016B2 (en) 1980-07-18 1980-07-18 Data processing system for dynamic programming calculation.

Country Status (1)

Country Link
JP (1) JPH06101016B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139738U (en) * 1983-03-07 1984-09-18 三菱重工業株式会社 Soda recovery boiler

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844266B2 (en) * 1977-11-07 1983-10-01 富士通株式会社 Multiprocessor parallel operation execution processing method
JPS5485647A (en) * 1977-12-21 1979-07-07 Hitachi Ltd Operation unit

Also Published As

Publication number Publication date
JPS5723173A (en) 1982-02-06

Similar Documents

Publication Publication Date Title
US5396625A (en) System for binary tree searched vector quantization data compression processing each tree node containing one vector and one scalar to compare with an input vector
EP0018396B1 (en) Processor for dynamic programming
EP0053457A1 (en) Data processing apparatus
Que et al. Mapping large LSTMs to FPGAs with weight reuse
Chilan et al. Automated design of multiphase space missions using hybrid optimal control
Pease Organization of large scale Fourier processors
JP7070653B2 (en) Learning devices, speech recognition ranking estimators, their methods, and programs
US20240086682A1 (en) Function-based activation of memory tiers
CN101479698A (en) Multiplying two numbers
US20210192315A1 (en) Method and apparatus with neural network convolution operation
CN110533176B (en) Caching device for neural network computation and related computing platform thereof
US6711596B1 (en) Method and apparatus for determining the approximate valve of a logarithmic function
CN114239794A (en) Operation method and electronic device
CN116796793A (en) Calculation method and device for neural network model
JPH06101016B2 (en) Data processing system for dynamic programming calculation.
CN112069370B (en) Neural network structure search method, device, medium and equipment
CN116205275A (en) Training method and device for quantization parameter model, electronic equipment and storage medium
CN116127040B (en) Training methods, prediction methods, and devices for multi-turn dialogue models
CN113592075B (en) Convolution operation device, method and chip
CN116841727A (en) Resource allocation methods, processors, chips and electronic devices
US4365309A (en) Digital differential analyzing processor
JP7279507B2 (en) Information processing device, information processing program and control method
US5684730A (en) Booth multiplier for trigonometric functions
CN121072598B (en) Attention computing implementation methods, devices, media, equipment and products
US20240256901A1 (en) Information processing apparatus, information processing method and non-transitory computer-readable storage medium