JPH06101662B2 - フイルタ集積回路 - Google Patents
フイルタ集積回路Info
- Publication number
- JPH06101662B2 JPH06101662B2 JP12606485A JP12606485A JPH06101662B2 JP H06101662 B2 JPH06101662 B2 JP H06101662B2 JP 12606485 A JP12606485 A JP 12606485A JP 12606485 A JP12606485 A JP 12606485A JP H06101662 B2 JPH06101662 B2 JP H06101662B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- filter
- signal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、シリコン上などに形成するモノリシシツクIC
内にフイルタを集積化する場合に適したフイルタ集積回
路に関する。
内にフイルタを集積化する場合に適したフイルタ集積回
路に関する。
従来、電子回路では所望の信号を得るために低域波
器，高域波器，帯域波器，位相等化器としてインダ
クタンス，容量，抵抗で構成された外付けのブロツクフ
イルタが多く使われている。例えば、VHS方式の磁気記
録再生装置（以下、VTRと略す）では、第４図に示すよ
うに、ビデオ信号から分離された輝度信号ａは集積化さ
れたFM変調器１でFM変調され、次に、色信号処理回路
（図示せず）で低域に変換されたクロマ信号ｂの帯域と
重なり合わないようにするために、外付けの高域波器
２で帯域が制限され、混合器３で低域変換クロマ信号ｂ
と混合された後、ヘツド４でテープに記録される。近
年、能動素子回路の集積化が増々進んでいるが、このよ
うに、フイルタ類はICの外付け部品となり、このこと
が、電子回路を用いる装置のコスト低減，小型，軽量化
の阻止要因となつている。特に、小型，軽量化が望まれ
るポータブルVTRでは、フイルタ類の集積化は是非とも
必要な技術である。
器，高域波器，帯域波器，位相等化器としてインダ
クタンス，容量，抵抗で構成された外付けのブロツクフ
イルタが多く使われている。例えば、VHS方式の磁気記
録再生装置（以下、VTRと略す）では、第４図に示すよ
うに、ビデオ信号から分離された輝度信号ａは集積化さ
れたFM変調器１でFM変調され、次に、色信号処理回路
（図示せず）で低域に変換されたクロマ信号ｂの帯域と
重なり合わないようにするために、外付けの高域波器
２で帯域が制限され、混合器３で低域変換クロマ信号ｂ
と混合された後、ヘツド４でテープに記録される。近
年、能動素子回路の集積化が増々進んでいるが、このよ
うに、フイルタ類はICの外付け部品となり、このこと
が、電子回路を用いる装置のコスト低減，小型，軽量化
の阻止要因となつている。特に、小型，軽量化が望まれ
るポータブルVTRでは、フイルタ類の集積化は是非とも
必要な技術である。
インダクタンスは、集積化に不適当であり、このこと
が、フイルタ類を集積化できない原因となつているが、
なかには容量，抵抗のみで構成できるものもあり、この
ようなものは集積化に適している。例えば、トラツプフ
イルタとして、第５図に示すように、容量と抵抗のみで
構成されるTwin−Ｔ回路が知られている。第５図におい
て、抵抗，容量をそれぞれ とすると、トラツプ周波数Tは となる。
が、フイルタ類を集積化できない原因となつているが、
なかには容量，抵抗のみで構成できるものもあり、この
ようなものは集積化に適している。例えば、トラツプフ
イルタとして、第５図に示すように、容量と抵抗のみで
構成されるTwin−Ｔ回路が知られている。第５図におい
て、抵抗，容量をそれぞれ とすると、トラツプ周波数Tは となる。
一方、かかるトラツプフイルタを集積化する場合、特性
のばらつきの問題が生じる。すなわち、IC内の容量値，
抵抗値は、半導体内の不純物濃度，マスクずれなどによ
るばらつきの影響を受け、一例として 容量の絶対置±15％ 抵抗の絶対置±10％ など大きな変動を生じる。したがつて、このトラツプフ
イルタのトラツプ周波数Tも、第６図のように、ａ
からｂの範囲で変動し、上記例では最大±25％変動す
ることとなり、実用化は極めて困難である。この対策と
しては、特公昭57-58083号公報に、ICチツプ上でレーザ
ートリミングなどにより抵抗値を変化させ、ばらつきを
吸収することが示され、また、実施されているが、精
度，歩留まりの点でまだ多くの問題を残している。
のばらつきの問題が生じる。すなわち、IC内の容量値，
抵抗値は、半導体内の不純物濃度，マスクずれなどによ
るばらつきの影響を受け、一例として 容量の絶対置±15％ 抵抗の絶対置±10％ など大きな変動を生じる。したがつて、このトラツプフ
イルタのトラツプ周波数Tも、第６図のように、ａ
からｂの範囲で変動し、上記例では最大±25％変動す
ることとなり、実用化は極めて困難である。この対策と
しては、特公昭57-58083号公報に、ICチツプ上でレーザ
ートリミングなどにより抵抗値を変化させ、ばらつきを
吸収することが示され、また、実施されているが、精
度，歩留まりの点でまだ多くの問題を残している。
また、特公昭52-36813号公報，米国特許第3761741号に
は、トランジスタのエミツタ抵抗がエミツタ電流によつ
て変化することを利用した可変減衰回路が開示されてお
り、同様の考え方でIC内素子のばらつきによるフイルタ
特性の変動を調整するようにすることが考えられる。し
かし、この技術では、例えば第５図に示したような抵抗
R1，R2，R3からなるトラツプフイルタに適用することは
困難であり、また、すべてのフイルタに適用するのも難
しい。さらに、調整手段を設け、外部から調整してIC内
素子ばらつきを吸収しなければならず、ICピン数の増加
や調整作業を要するなどにより、コストアツプはまぬが
れない。
は、トランジスタのエミツタ抵抗がエミツタ電流によつ
て変化することを利用した可変減衰回路が開示されてお
り、同様の考え方でIC内素子のばらつきによるフイルタ
特性の変動を調整するようにすることが考えられる。し
かし、この技術では、例えば第５図に示したような抵抗
R1，R2，R3からなるトラツプフイルタに適用することは
困難であり、また、すべてのフイルタに適用するのも難
しい。さらに、調整手段を設け、外部から調整してIC内
素子ばらつきを吸収しなければならず、ICピン数の増加
や調整作業を要するなどにより、コストアツプはまぬが
れない。
本発明の目的は、上記従来技術の問題点を解消し、IC内
の容量値や抵抗値のばらつきによつて生じるフイルタ特
性のばらつきを自動的に吸収でき、かつICピン数，周辺
部品の少ない構成のフイルタ集積回路を提供するにあ
る。
の容量値や抵抗値のばらつきによつて生じるフイルタ特
性のばらつきを自動的に吸収でき、かつICピン数，周辺
部品の少ない構成のフイルタ集積回路を提供するにあ
る。
上記した目的を達成するため、本発明は、比精度の充分
得られた複数個のIC内抵抗（外付け抵抗でも可）からな
る基準レベル発生回路とIC内抵抗RaとIC内接合容量Caか
らなる擬似フイルタ回路とにある基準周波数の信号を入
力し、上記基準レベル発生回路の出力レベルと上記擬似
フイルタ回路の出力レベルを比較回路で比較し、両出力
レベルが一致するように上記比較回路出力Vaを上記IC内
接合容量Caの一端に負帰還する（もう一方の端子には固
定電圧Vbを印加）。上記IC内接合容量Caは両端印加電圧
の変化に応じてその容量値が変化し、擬似フイルタ回路
のフイルタ特性のばらつきを吸収する。さらに上記擬似
フイルタ回路のIC内抵抗Ra,IC内接合容量Caと各々十分
比精度の得られたIC内抵抗Rb,IC内接合容量Cbにより所
望フイルタ回路を構成し、上記IC内接合容量Cbに上記比
較回路出力Vaを供給して、自動的に所望フイルタ回路の
フイルタ特性のばらつきを精度よく吸収し無調整化す
る。
得られた複数個のIC内抵抗（外付け抵抗でも可）からな
る基準レベル発生回路とIC内抵抗RaとIC内接合容量Caか
らなる擬似フイルタ回路とにある基準周波数の信号を入
力し、上記基準レベル発生回路の出力レベルと上記擬似
フイルタ回路の出力レベルを比較回路で比較し、両出力
レベルが一致するように上記比較回路出力Vaを上記IC内
接合容量Caの一端に負帰還する（もう一方の端子には固
定電圧Vbを印加）。上記IC内接合容量Caは両端印加電圧
の変化に応じてその容量値が変化し、擬似フイルタ回路
のフイルタ特性のばらつきを吸収する。さらに上記擬似
フイルタ回路のIC内抵抗Ra,IC内接合容量Caと各々十分
比精度の得られたIC内抵抗Rb,IC内接合容量Cbにより所
望フイルタ回路を構成し、上記IC内接合容量Cbに上記比
較回路出力Vaを供給して、自動的に所望フイルタ回路の
フイルタ特性のばらつきを精度よく吸収し無調整化す
る。
さらに所望フイルタ回路の入力段に差動増幅器を構成
し、上記差動増幅器の出力負荷の電源側一端には上記固
定電圧Vbに相当した電圧を印加して、フイルタ入力信号
へ固定電圧Vbに相当した電圧を重畳させる。かつ上記比
較回路出力Vaに相当した電圧を上記IC内接合容量C2の一
端に供給して、上記IC内接合容量Ca,Cbともに同じ両端
印加電圧を供給する。これにより、ICピン数，周辺部品
の増加なしにフイルタ入力端で直流電圧レベルを与えな
おすことができる。
し、上記差動増幅器の出力負荷の電源側一端には上記固
定電圧Vbに相当した電圧を印加して、フイルタ入力信号
へ固定電圧Vbに相当した電圧を重畳させる。かつ上記比
較回路出力Vaに相当した電圧を上記IC内接合容量C2の一
端に供給して、上記IC内接合容量Ca,Cbともに同じ両端
印加電圧を供給する。これにより、ICピン数，周辺部品
の増加なしにフイルタ入力端で直流電圧レベルを与えな
おすことができる。
以下、本発明の実施例を図面によつて説明する。
第１図は本発明によるフイルタ集積回路の一実施例を示
す構成図であつて、５は基準信号源,6は互いに比精度の
充分得られたIC内抵抗ReRfからなる基準レベル発生回
路,7はIC内抵抗RaとIC内接合容量Caとからなる擬似フイ
ルタ回路,8,9は入力信号のレベルを検出するレベル検出
器,10は比較回路,11は外付け容量,12は基準電圧Vbの定
電圧源,13はトランジスタ14,15,負荷抵抗16および定電
流源17からなる差動増幅器,18は抵抗19と定電流源20と
からなる直流シフト回路,21はトランジスタ22〜26,定電
流源27〜31,IC内抵抗Rb1，Rb2，Rb3，Rb4およびIC内接
合容量Cb1，Cb2，Cb3，Cb4で構成された高域波器,32
はFM変調器,33,34はICピンである。
す構成図であつて、５は基準信号源,6は互いに比精度の
充分得られたIC内抵抗ReRfからなる基準レベル発生回
路,7はIC内抵抗RaとIC内接合容量Caとからなる擬似フイ
ルタ回路,8,9は入力信号のレベルを検出するレベル検出
器,10は比較回路,11は外付け容量,12は基準電圧Vbの定
電圧源,13はトランジスタ14,15,負荷抵抗16および定電
流源17からなる差動増幅器,18は抵抗19と定電流源20と
からなる直流シフト回路,21はトランジスタ22〜26,定電
流源27〜31,IC内抵抗Rb1，Rb2，Rb3，Rb4およびIC内接
合容量Cb1，Cb2，Cb3，Cb4で構成された高域波器,32
はFM変調器,33,34はICピンである。
同図において、ICピン33から入力された基準信号は、基
準レベル発生回路６と擬似フイルタ回路７に供給され
る。基準レベル発生回路６からは、第２図の直線Ｄで示
すある一定レベルの信号が取り出され、レベル検出器８
に供給される。一方、上記擬似フイルタ回路７からはそ
のフイルタ特性に応じて減衰した信号が取り出され、レ
ベル検出器９に供給される。レベル検出器8,9の出力信
号はそれぞれ比較回路10に入力され、容量11により直流
電圧制御信号Vaとなつた比較出力が得られる。この比較
出力は、制御信号として、擬似フイルタ回路７のIC内接
合容量Caの一端に帰還し、IC内接合容量Caの両端印加電
圧を変化させる。この帰還制御により、上記IC内接合容
量Caの容量値を変化させ、擬似フイルタ回路３の出力が
基準レベル発生回路６の出力と同じレベルとなるように
制御される。即ち、IC内抵抗RaおよびIC内接合容量Caの
ばらつきによつて生じる第２図の曲線A,Bで示すような
フイルタ特性のばらつきに対して、基準信号源５の周波
数inで発生回路６の出力Ｄと一致するような第２図の
フイルタ特性Ｃに制御される。つまり、抵抗Raと容量Ca
の積（時定数）は常に一定となる。さらに、所望の集積
化フイルタである高域波器21を構成しているIC内抵抗
Rb1〜Rb4,IC内接合容量Cb1〜Cb4とIC内抵抗Ra,IC内接合
容量Caとの比精度を各々充分取り、かつ上記IC内接合容
量Ca,Cb1〜Cb4の両端印加電圧が共に等しくなるように
することにより、各々のIC内接合容量の容量値が同様に
変化し、高域波器21におけるフイルタ特性のばらつき
が自動的に吸収されることとなる。
準レベル発生回路６と擬似フイルタ回路７に供給され
る。基準レベル発生回路６からは、第２図の直線Ｄで示
すある一定レベルの信号が取り出され、レベル検出器８
に供給される。一方、上記擬似フイルタ回路７からはそ
のフイルタ特性に応じて減衰した信号が取り出され、レ
ベル検出器９に供給される。レベル検出器8,9の出力信
号はそれぞれ比較回路10に入力され、容量11により直流
電圧制御信号Vaとなつた比較出力が得られる。この比較
出力は、制御信号として、擬似フイルタ回路７のIC内接
合容量Caの一端に帰還し、IC内接合容量Caの両端印加電
圧を変化させる。この帰還制御により、上記IC内接合容
量Caの容量値を変化させ、擬似フイルタ回路３の出力が
基準レベル発生回路６の出力と同じレベルとなるように
制御される。即ち、IC内抵抗RaおよびIC内接合容量Caの
ばらつきによつて生じる第２図の曲線A,Bで示すような
フイルタ特性のばらつきに対して、基準信号源５の周波
数inで発生回路６の出力Ｄと一致するような第２図の
フイルタ特性Ｃに制御される。つまり、抵抗Raと容量Ca
の積（時定数）は常に一定となる。さらに、所望の集積
化フイルタである高域波器21を構成しているIC内抵抗
Rb1〜Rb4,IC内接合容量Cb1〜Cb4とIC内抵抗Ra,IC内接合
容量Caとの比精度を各々充分取り、かつ上記IC内接合容
量Ca,Cb1〜Cb4の両端印加電圧が共に等しくなるように
することにより、各々のIC内接合容量の容量値が同様に
変化し、高域波器21におけるフイルタ特性のばらつき
が自動的に吸収されることとなる。
ここで、FM変調器32の出力信号は差動増幅器13に入力さ
れる。差動増幅器13の出力信号は定電圧源12の基準電圧
Vbから抵抗16の抵抗値R16と定電流源17の電流値I17の約
半分の値の積に相当する だけ低下した電圧を直流成分とする信号となる。次に、
この信号がトランジスタ22のベース・エミツタ間電圧V
BEだけ直流シフトしてIC内接合容量Cb1〜Cb3のアノード
側に印加される。さらに、トランジスタ24,25を介し
て、IC内接合容量Cb4のアノード側に供給される。即
ち、IC内接合容量Caのアノード側に印加された電圧Vbか
ら だけ直流シフトされた電圧を直流成分とするFM信号が高
域波器21を構成するIC内接合容量Cb1〜Cb4のアノード
側に供給される。
れる。差動増幅器13の出力信号は定電圧源12の基準電圧
Vbから抵抗16の抵抗値R16と定電流源17の電流値I17の約
半分の値の積に相当する だけ低下した電圧を直流成分とする信号となる。次に、
この信号がトランジスタ22のベース・エミツタ間電圧V
BEだけ直流シフトしてIC内接合容量Cb1〜Cb3のアノード
側に印加される。さらに、トランジスタ24,25を介し
て、IC内接合容量Cb4のアノード側に供給される。即
ち、IC内接合容量Caのアノード側に印加された電圧Vbか
ら だけ直流シフトされた電圧を直流成分とするFM信号が高
域波器21を構成するIC内接合容量Cb1〜Cb4のアノード
側に供給される。
一方、IC内接合容量Caのカソード側には、上述の帰還制
御により、直流電圧Vaが供給されている。この電圧Va
は、抵抗19により、電流値が である定電流源20（定電流源17と高い比精度可能）の電
流値I20と抵抗値がR16である抵抗19（抵抗16と比精度を
充分とれる）の抵抗値R19との積の電圧だけ低下し、さ
らに、トランジスタ23によつてベース・エミツタ間電圧
VBEだけ直流シフトされてIC内接合容量Cb1〜Cb4のカソ
ード側に供給される。即ち、IC内接合容量Caのカソード
側に印加された だけ直流シフトされた電圧が、IC内接合容量Cb1〜Cb4の
カソード側に供給される。
御により、直流電圧Vaが供給されている。この電圧Va
は、抵抗19により、電流値が である定電流源20（定電流源17と高い比精度可能）の電
流値I20と抵抗値がR16である抵抗19（抵抗16と比精度を
充分とれる）の抵抗値R19との積の電圧だけ低下し、さ
らに、トランジスタ23によつてベース・エミツタ間電圧
VBEだけ直流シフトされてIC内接合容量Cb1〜Cb4のカソ
ード側に供給される。即ち、IC内接合容量Caのカソード
側に印加された だけ直流シフトされた電圧が、IC内接合容量Cb1〜Cb4の
カソード側に供給される。
したがつて、IC内接合容量Caの両端印加電圧と同じ電圧
をIC内接合容量Cb1〜Cb4に印加させることができ、IC内
の簡単な構成でFM変調器32の出力信号にIC内接合容量の
両端印加直流制御信号を与えることができる。また、こ
の両端印加直流制御信号を与えるために、FM変調器32の
出力信号を一度IC外に出力し、大きな容量値の外付け容
量で直流カツトさせるという従来方法に対して、この実
施例はICピン数を増加させることなく、無調整のフイル
タ集積回路を実現できるという効果があり、不要となつ
たICピンによつてさらに高集積化が図れる。なお高域
波器21では、IC内接合容量Cb1〜CB3とIC内抵抗Rb1〜Rb3
とにより、トラツプフイルタ特性が得られ、IC内接合容
量Cb4とIC内抵抗Rb4とにより、高域通過１次フイルタ特
性が得られて、総合的に低域を急峻に低下させている。
をIC内接合容量Cb1〜Cb4に印加させることができ、IC内
の簡単な構成でFM変調器32の出力信号にIC内接合容量の
両端印加直流制御信号を与えることができる。また、こ
の両端印加直流制御信号を与えるために、FM変調器32の
出力信号を一度IC外に出力し、大きな容量値の外付け容
量で直流カツトさせるという従来方法に対して、この実
施例はICピン数を増加させることなく、無調整のフイル
タ集積回路を実現できるという効果があり、不要となつ
たICピンによつてさらに高集積化が図れる。なお高域
波器21では、IC内接合容量Cb1〜CB3とIC内抵抗Rb1〜Rb3
とにより、トラツプフイルタ特性が得られ、IC内接合容
量Cb4とIC内抵抗Rb4とにより、高域通過１次フイルタ特
性が得られて、総合的に低域を急峻に低下させている。
第３図は本発明によるフイルタ集積回路の他の実施例を
示す構成図であつて、35は差動増幅器13の電源側へ定電
圧源12の電圧Vbに相当した電圧を供給する直流シフト回
路,36〜43はトランジスタ,42,43は抵抗,44は定電圧源,4
5,46は定電流源であり、第１図と同一あるいは同等部分
に同一符号を付している。
示す構成図であつて、35は差動増幅器13の電源側へ定電
圧源12の電圧Vbに相当した電圧を供給する直流シフト回
路,36〜43はトランジスタ,42,43は抵抗,44は定電圧源,4
5,46は定電流源であり、第１図と同一あるいは同等部分
に同一符号を付している。
第３図において、各々比精度の充分得られたトランジス
タ40,41,抵抗42,43及び定電圧源44により定電流源20,17 を構成し、トランジスタ36,37はカレントミラー回路を
構成している。抵抗19の一端（トランジスタ38と接続さ
れている側）には、上記定電圧源12の電圧Vbは抵抗19
（第１図と同様、抵抗値は抵抗16と同じ値でR16）を介
して となり、さらに、比精度の充分得られたトランジスタ3
8,39を介して、抵抗16の一端（差動増幅器13の電源側）
に となつて供給される。したがつて抵抗16の他端に生じる
FM変調器32の平均直流出力は、抵抗16に電流源17が流れ
たり流れなかったりするので、 を直流成分とする信号となる。
タ40,41,抵抗42,43及び定電圧源44により定電流源20,17 を構成し、トランジスタ36,37はカレントミラー回路を
構成している。抵抗19の一端（トランジスタ38と接続さ
れている側）には、上記定電圧源12の電圧Vbは抵抗19
（第１図と同様、抵抗値は抵抗16と同じ値でR16）を介
して となり、さらに、比精度の充分得られたトランジスタ3
8,39を介して、抵抗16の一端（差動増幅器13の電源側）
に となつて供給される。したがつて抵抗16の他端に生じる
FM変調器32の平均直流出力は、抵抗16に電流源17が流れ
たり流れなかったりするので、 を直流成分とする信号となる。
次に、比精度の充分得られたトランジスタ42,43を介し
て、同じ直流成分（電圧Vb）の信号がIC内接合容量Cb1
〜Cb4のアノード側に供給される。一方、IC内接合容量C
b1〜Cb4のカソード側には、電圧Vaと同じ両端印加電圧
が、常に、IC内接合容量Cb1〜Cb4に印加されることとな
る。ここで、IC内接合容量Caの端子印加電圧とIC内接合
容量Cb1〜Cb4の各々の端子印加電圧とに差があると、例
えば、第１図では、 の差があるが、この場合、与えられた電流電圧に対して
その分だけIC内接合容量の制御範囲が狭くなる。第３図
の実施例では、上述のように、上記の差がないから、フ
イルタ特性のばらつきに対して最大の吸収範囲が得られ
るという効果がある。
て、同じ直流成分（電圧Vb）の信号がIC内接合容量Cb1
〜Cb4のアノード側に供給される。一方、IC内接合容量C
b1〜Cb4のカソード側には、電圧Vaと同じ両端印加電圧
が、常に、IC内接合容量Cb1〜Cb4に印加されることとな
る。ここで、IC内接合容量Caの端子印加電圧とIC内接合
容量Cb1〜Cb4の各々の端子印加電圧とに差があると、例
えば、第１図では、 の差があるが、この場合、与えられた電流電圧に対して
その分だけIC内接合容量の制御範囲が狭くなる。第３図
の実施例では、上述のように、上記の差がないから、フ
イルタ特性のばらつきに対して最大の吸収範囲が得られ
るという効果がある。
なお、以上夫々の実施例では、フイルタ集積回路への入
力信号としてFM変調器出力を示しているが、ビデオ信
号、音声信号でも同様の効果が得られることは明白であ
る。
力信号としてFM変調器出力を示しているが、ビデオ信
号、音声信号でも同様の効果が得られることは明白であ
る。
以上説明したように、本発明によれば、フイルタ特性の
ばらつきを自動的に吸収でき、IC内の簡単な回路構成で
ICピン数の増加なく上記吸収制御範囲の向上が図れるも
のであつて、従来外付け部品とされていた大型ブロツク
フイルタを、外部からの調整手段を必要とせず、集積化
が可能となり、低コスト化，小型，軽量化を可能とした
フイルタ集積回路を提供できる。
ばらつきを自動的に吸収でき、IC内の簡単な回路構成で
ICピン数の増加なく上記吸収制御範囲の向上が図れるも
のであつて、従来外付け部品とされていた大型ブロツク
フイルタを、外部からの調整手段を必要とせず、集積化
が可能となり、低コスト化，小型，軽量化を可能とした
フイルタ集積回路を提供できる。
第１図は本発明によるフイルタ集積回路の一実施例を示
す構成図、第２図はこの実施例の動作説明図、第３図は
本発明によるフイルタ集積回路の他の実施例を示す構成
図、第４図はフイルタを用いる磁気記録再生装置のブロ
ツク図、第５図はトラツプ特性を有するフイルタの一例
を示す回路図、第６図はその周波数特性を示す特性図で
ある。 ５……基準信号源、６……基準レベル発生回路、７……
疑似フイルタ回路、8,9……レベル検出器、10……比較
回路、13……差動増幅器、18……直流シフト回路、21…
…高域波器、33,34……ICピン、35……直流シフト回
路
す構成図、第２図はこの実施例の動作説明図、第３図は
本発明によるフイルタ集積回路の他の実施例を示す構成
図、第４図はフイルタを用いる磁気記録再生装置のブロ
ツク図、第５図はトラツプ特性を有するフイルタの一例
を示す回路図、第６図はその周波数特性を示す特性図で
ある。 ５……基準信号源、６……基準レベル発生回路、７……
疑似フイルタ回路、8,9……レベル検出器、10……比較
回路、13……差動増幅器、18……直流シフト回路、21…
…高域波器、33,34……ICピン、35……直流シフト回
路
Claims (1)
- 【請求項１】入力された基準信号を互いに高い比精度が
取られた複数個の第１の抵抗器群によって減衰させる基
準レベル発生回路と、上記基準信号を入力信号とし上記
第１の抵抗器群と高い比精度が取られた第２の抵抗器と
第１の接合容量で構成された擬似フイルタ回路と、上記
第１の接合容量の一端に直流電圧信号を供給する基準電
圧源と、上記基準レベル発生回路の出力レベルを検出す
る第１のレベル検出回路と、上記擬似フイルタ回路の出
力レベルを検出する第２のレベル検出回路と、上記第１
および第２のレベル検出回路の両出力を入力信号とし出
力を上記第１の接合容量のもう一端に制御信号として帰
還する電圧比較回路と、上記第２の抵抗器と高い比精度
が取られた第３の抵抗器群と上記第１の接合容量と高い
比精度が取られた第２の接合容量群で構成されたフイル
タ回路を具備し、上記フイルタ回路の入力段に差動増幅
器を有し、上記差動増幅器の電源として上記基準電圧源
から供給される電圧を印加して上記基準電圧源と同一又
はある一定電圧増減した電圧を上記第２の接合容量の一
端に供給するとともに、上記制御信号と上記同一又はあ
る一定電圧と同じだけ増減した電圧を上記第２の接合容
量のもう一端に供給することを特徴とするフイルタ集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12606485A JPH06101662B2 (ja) | 1985-06-12 | 1985-06-12 | フイルタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12606485A JPH06101662B2 (ja) | 1985-06-12 | 1985-06-12 | フイルタ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285816A JPS61285816A (ja) | 1986-12-16 |
| JPH06101662B2 true JPH06101662B2 (ja) | 1994-12-12 |
Family
ID=14925730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12606485A Expired - Lifetime JPH06101662B2 (ja) | 1985-06-12 | 1985-06-12 | フイルタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101662B2 (ja) |
-
1985
- 1985-06-12 JP JP12606485A patent/JPH06101662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285816A (ja) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929621A (en) | Generation of temperature compensated low noise symmetrical reference voltages | |
| EP0158231B1 (en) | Filter integrated circuit | |
| US4498053A (en) | Current amplifier | |
| JPH01212105A (ja) | 集積ジャイレータ発振器 | |
| CA1132197A (en) | Precision rectifier circuits | |
| Nauta et al. | Analog line driver with adaptive impedance matching | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPS59184924A (ja) | 電流源装置 | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| US4222012A (en) | Amplifier device | |
| US5325070A (en) | Stabilization circuit and method for second order tunable active filters | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| JPH06101662B2 (ja) | フイルタ集積回路 | |
| US4255769A (en) | Low-noise preamplifier | |
| US4405901A (en) | Signal processing circuit | |
| JP3012281B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| JPS63193710A (ja) | 積分回路 | |
| JPH07297677A (ja) | フィルタ回路 | |
| JPH0626296B2 (ja) | 無調整フイルタ | |
| JPH07183763A (ja) | フィルタ回路 | |
| CN85100788B (zh) | 滤波集成电路频率特性的自动控制 | |
| JPH0626295B2 (ja) | フイルタ回路 | |
| JPH1155109A (ja) | 電流源回路 |