Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH06105852B2 - Modulation / demodulation circuit - Google Patents
[go: Go Back, main page]

JPH06105852B2 - Modulation / demodulation circuit - Google Patents

Modulation / demodulation circuit

Info

Publication number
JPH06105852B2
JPH06105852B2 JP60087750A JP8775085A JPH06105852B2 JP H06105852 B2 JPH06105852 B2 JP H06105852B2 JP 60087750 A JP60087750 A JP 60087750A JP 8775085 A JP8775085 A JP 8775085A JP H06105852 B2 JPH06105852 B2 JP H06105852B2
Authority
JP
Japan
Prior art keywords
circuit
time constant
transistor
modulation
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60087750A
Other languages
Japanese (ja)
Other versions
JPS61247067A (en
Inventor
隆史 古賀
秀幸 萩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60087750A priority Critical patent/JPH06105852B2/en
Publication of JPS61247067A publication Critical patent/JPS61247067A/en
Publication of JPH06105852B2 publication Critical patent/JPH06105852B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、同一半導体基板に形成された変調及び復調
回路の調整が容易な変復調回路に関する。
Description: TECHNICAL FIELD The present invention relates to a modulation / demodulation circuit in which the modulation and demodulation circuits formed on the same semiconductor substrate can be easily adjusted.

〔発明の技術的背景〕[Technical background of the invention]

半導体集積回路の高集積化に伴ない、近年、該集積回路
に、時定数回路の容量素子を内蔵することがしばしば行
われている。
Along with the high integration of semiconductor integrated circuits, in recent years, it has been frequently practiced to incorporate a time constant circuit capacitive element in the integrated circuit.

半導体集積回路ICに内蔵される容量素子は、一般に、第
4図に示すような構造をしている。すなわち、第4図
は、Al層‐絶縁層‐半導体層n+によってMOS構造の容量
素子を形成したものである。この容量素子は、その面積
(左側のAl)の精度は良いが、絶縁層の厚みおよび誘電
率は相当なばらつきをもつ。したがって、その容量値
は、±20%〜30%の範囲でばらつく。
The capacitive element built in the semiconductor integrated circuit IC generally has a structure as shown in FIG. That is, FIG. 4 shows a capacitive element having a MOS structure formed by the Al layer-insulating layer-semiconductor layer n + . Although the area (Al on the left side) of this capacitive element has high accuracy, the thickness and dielectric constant of the insulating layer have considerable variations. Therefore, the capacitance value varies within the range of ± 20% to 30%.

このような容量素子を半導体集積回路内の時定数回路の
容量素子として用いた従来回路例を第5図に示す。
FIG. 5 shows an example of a conventional circuit using such a capacitive element as a capacitive element of a time constant circuit in a semiconductor integrated circuit.

第5図に示す回路は、1個の半導体集積回路内に複数個
(n個)の時定数回路CkT1〜CkTnをもつ。そして、各時
定数回路CkT1〜CkTnは、それぞれ容量素子C1〜Cnをも
つ。
The circuit shown in FIG. 5 has a plurality of (n) time constant circuits CkT 1 to CkTn in one semiconductor integrated circuit. Then, each time constant circuit CkT 1 ~CkTn each having a capacitive element C 1 to Cn.

これらの容量素子C1〜Cnは、±20〜30%の範囲内で容量
値がばらつくため、各時定数回路CkT1〜CkTnを希望する
値(設計値)に正確に合わせようとすれば、それぞれに
端子T1〜Tnを設け、そのそれぞれに可変抵抗VR1〜VRnを
接続して、その抵抗値の調整によって設計値を得る必要
がある。
The capacitance values of these capacitive elements C 1 to Cn vary within a range of ± 20 to 30%, so if the time constant circuits CkT 1 to CkTn are accurately matched to desired values (design values), It is necessary to provide terminals T 1 to Tn respectively, connect variable resistors VR 1 to VRn to each of them, and obtain design values by adjusting the resistance values.

〔背景技術の問題点〕[Problems of background technology]

しかしながら、上記の如く、各時定数回路CkT1〜CkTnご
とに、その時定数を設ける構成においては、時定数回路
CkT1〜CkTnの増加に伴なって端子や可変抵抗の増加を招
く。これにより、回路規模が増大し、さらには、各時定
数回路CkT1〜CkTnごとに、その時定数を調整する必要が
あるため、調整工程の増加を招き、極めて不経済であ
る。
However, as described above, in the configuration in which the time constant is provided for each time constant circuit CkT 1 to CkTn, the time constant circuit is
As CkT 1 to CkTn increase, the number of terminals and variable resistance increases. Thus, increasing the circuit scale, and further, each time constant circuit CkT 1 ~CkTn, it is necessary to adjust the time constant, causes an increase in the adjustment step, it is extremely uneconomical.

〔発明の目的〕[Object of the Invention]

この発明は、上記したような複数の時定数回路の時定数
の調整部を共通化できることを応用して、同一半導体基
板に形成された変調及び復調回路の発振周波数及び復調
感度の調整を容易に得られるようにした変復調回路を提
供することを目的とする。
INDUSTRIAL APPLICABILITY The present invention applies the fact that the time constant adjusting unit of a plurality of time constant circuits as described above can be made common to facilitate adjustment of the oscillation frequency and demodulation sensitivity of the modulation and demodulation circuits formed on the same semiconductor substrate. It is an object of the present invention to provide a modulation / demodulation circuit that can be obtained.

〔発明の概要〕[Outline of Invention]

この発明は、マルチバイブレータを用いた変調回路と、
パルスカウント方式の復調回路と、変調回路の発振周波
数を決定する電流源及び復調回路のパルス幅を決定する
電流源をカレントミラー接続する接続回路とを具備し、
前記変調回路、前記復調回路及び前記接続回路を同一の
半導体集積回路素子内に形成するとともに、前記変調回
路の発振周波数、または前記復調回路の復調感度のいず
れか一方を調整することで、他方を自動調整するように
構成したものである。
The present invention is a modulation circuit using a multivibrator,
A pulse count type demodulation circuit and a connection circuit for connecting a current source that determines the oscillation frequency of the modulation circuit and a current source that determines the pulse width of the demodulation circuit with a current mirror are provided.
The modulation circuit, the demodulation circuit, and the connection circuit are formed in the same semiconductor integrated circuit device, and the other is adjusted by adjusting either the oscillation frequency of the modulation circuit or the demodulation sensitivity of the demodulation circuit. It is configured to be automatically adjusted.

〔発明の実施例〕Example of Invention

以下、図面を参照してこの発明の実施例を詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図はこの発明の前提となる回路図である。FIG. 1 is a circuit diagram on which the present invention is based.

第1図において、CkT1〜CkTnはこの半導体集積回路ICに
内蔵される時定数回路である。各時定数回路CkT1〜CkTn
はそれぞれ容量素子C1〜Cnをもつ。
In FIG. 1, CkT 1 to CkTn are time constant circuits built in this semiconductor integrated circuit IC. Time constant circuit CkT 1 to CkTn
Have capacitive elements C 1 to Cn, respectively.

各容量素子C1〜Cnは、それぞれ電流源トランジスタQ1
Qnのコレクタに接続されている。各トランジスタQ1〜Qn
のエミッタはそれぞれ抵抗R1〜Rnを介して電源VCCに接
続されている。また、全トランジスタQ1〜Qnのベース
は、ダイオード接続のトランジスタQ0のベースに共通接
続されている。このトランジスタQ0のエミッタは抵抗R0
を介して電源VCCに接続されている。また、トランジス
タQ0のベースとコレツアの共通接続点は、トランジスタ
Q0〜Qnとは逆極性のトランジスタQのコレクタに接続さ
れている。このトランジスタQのエミッタは端子T0に接
続され、この端子T0には、可変抵抗VR0が外付けされて
いる。トランジスタQのベースには、バイアス電源VB
接続されている。
Each of the capacitive elements C 1 to Cn has a current source transistor Q 1 to
It is connected to the collector of Qn. Each transistor Q 1 ~Qn
The emitters of are connected to the power supply V CC through resistors R 1 to Rn, respectively. The base of all the transistors Q 1 Qn are commonly connected to the base of the transistor Q 0 of the diode connection. The emitter of this transistor Q 0 is a resistor R 0
Connected to the power supply V CC via. The common connection point between the base of the transistor Q 0 and the core is
It is connected to the collector of a transistor Q having a polarity opposite to that of Q 0 to Qn. The emitter of the transistor Q is connected to the terminal T 0, The terminal T 0, the variable resistor VR 0 is external. A bias power supply V B is connected to the base of the transistor Q.

上記構成においては、各時定数回路CkT1〜CkTnに対応す
るトランジスタQ1〜QnはそれぞれトランジスタQ0とカレ
ントミラー回路を成す。つまり、これらカレントミラー
回路は、トランジスタQ0のコレクタを共通入力端とし、
各トランジスタQ1〜Qnのコレクタをそれぞれの出力端と
する。各カレントミラー回路のカレントミラー比は、抵
抗R0とそれぞれの抵抗R1〜Rnの抵抗比によって設定され
る。例えば、時定数回路CkT1に関係するトランジスタ
Q0,Q1によって構成されるカレントミラー回路のカレン
トミラー比は抵抗R0,R1の比によって決定される。ま
た、これら複数のカレントミラー回路間のカレントミラ
ー比の比は、時定数回路CkT1〜CkTn間の時定数の比に応
じて決定される。そして、複数のカレントミラー回路の
共通入力端の入力電流は、可変抵抗VR0によって調整さ
れる。
In the above structure, the transistor Q 1 Qn corresponding to the time constant circuit CkT 1 ~CkTn each form a transistor Q 0 and a current mirror circuit. That is, these current mirror circuits use the collector of the transistor Q 0 as a common input terminal,
The collectors of the transistors Q 1 Qn the respective output terminals. The current mirror ratio of each current mirror circuit is set by the resistance ratio of the resistor R 0 and the resistors R 1 to Rn. For example, the transistor related to the time constant circuit CkT 1
The current mirror ratio of the current mirror circuit formed by Q 0 and Q 1 is determined by the ratio of resistors R 0 and R 1 . The ratio of the current mirror ratios among the plurality of current mirror circuits is determined according to the ratio of the time constants among the time constant circuits CkT 1 to CkTn. Then, the input current at the common input end of the plurality of current mirror circuits is adjusted by the variable resistor VR 0 .

上記構成において動作を説明する。半導体集積回路にお
いては、一般に、上記の如く、各素子の特性は大きくば
らつくものであるが、同種の素子であれば、その変動傾
向はほとんど同じである(ペア性がある)。したがっ
て、同種の素子間の特性比は、素子の特性のばらつきに
関係なく、常に所望の値のものを得ることができる。そ
こで、設計段階で、時定数回路CkT1〜CkTnを構成する容
量素子C1〜Cnの容量比や抵抗の抵抗比を、所望の時定数
に合わせて設定することにより、素子特性がばらついて
も、上記所望の時定数を得ることができる。同様に、抵
抗R0〜Rnの抵抗値を上記所望の時定数比に合わせて適宜
設定することにより、複数のカレントミラー回路間のカ
レントミラー比の比も、また、複数の時定数回路の時定
数の比に合わせることができる。さらに、このように素
子特性を設定することにより、各カレントミラー回路と
これに対応する各容量素子C1〜Cnによって構成される複
数の時定数回路間の時定数の比も、上記所望の時定数比
と一致することになる。したがって、時定数回路CkT1
CkTnの少なくとも1つの時走数を測定し、これが所望の
値となるように、可変抵抗VR0によってカレントミラー
回路の入力電流を調整してやれば、1度に、全ての時定
数回路CkT1〜CkTnの時定数を、精度良く値に設定するこ
とができる。
The operation of the above configuration will be described. In a semiconductor integrated circuit, generally, the characteristics of each element largely vary as described above, but if the elements are of the same kind, the fluctuation tendency is almost the same (there is a pair property). Therefore, the characteristic ratio between elements of the same type can always be a desired value regardless of variations in the characteristics of the elements. Therefore, at the design stage, when the capacity ratio and the resistance of the resistance ratio of the time constant circuit Ckt 1 capacitive element C 1 constituting the ~CkTn to Cn, by setting in accordance with a desired time constant, even if variations in device characteristics The desired time constant can be obtained. Similarly, by appropriately setting the resistance values of the resistors R 0 to Rn in accordance with the desired time constant ratio, the ratio of the current mirror ratios among the plurality of current mirror circuits can also be increased. It can be adjusted to a constant ratio. Furthermore, by setting the element characteristics in this way, the ratio of the time constants among the plurality of time constant circuits configured by the respective current mirror circuits and the corresponding capacitance elements C1 to Cn is also the desired time constant. Will match the ratio. Therefore, the time constant circuit CkT 1 ~
If at least one of the time constants of CkTn is measured and the input current of the current mirror circuit is adjusted by the variable resistor VR 0 so that this value becomes a desired value, all the time constant circuits CkT 1 to CkTn can be adjusted at once. The time constant of can be accurately set to a value.

以上詳述したようにこの実施例は、各時定数回路CkT1
CkTnごとにカレントミラー回路を設け、これらカレント
ミラー回路の入力端を共通にするとともに、各カレント
ミラー回路間のカレントミラー比の比を、上記時定数回
路CkT1〜CkTn間の時定数比に合わせるようにしたもので
ある。このような構成によれば、上記複数のカレントミ
ラー回路の共通入力端の入力電流を調整する1つの可変
抵抗VR0を設けるだけで、全ての時定数回路CkT1〜CkTn
の時定数を調整可能である。しかも、この調整は全て同
時になされるという利点がある。その結果、時定数回路
CkT1〜CkTnを集積回路ICに内蔵するに際して、その数が
増加しても、端子T0や可変抵抗VR0の数が増加すること
がなく、回路規模の増大及び製造経費の上昇を防止する
ことができる。
As described in detail above, this embodiment is provided with each time constant circuit CkT 1 ~
A current mirror circuit is provided for each CkTn, the input ends of these current mirror circuits are made common, and the ratio of the current mirror ratio between the current mirror circuits is adjusted to the time constant ratio between the time constant circuits CkT 1 to CkTn. It was done like this. According to such a configuration, all the time constant circuits CkT 1 to CkTn are provided by only providing one variable resistor VR 0 that adjusts the input current at the common input end of the plurality of current mirror circuits.
The time constant of can be adjusted. Moreover, there is an advantage that this adjustment is performed all at the same time. As a result, the time constant circuit
When CkT 1 to CkTn are built in an integrated circuit IC, even if the number increases, the number of terminals T 0 and variable resistors VR 0 does not increase, preventing an increase in circuit scale and manufacturing cost. be able to.

第2図はバイアス電源VBの具体的構成の一例を示す回路
図である。第2図のバイアス電源VBは、トランジスタQ
のベース・エミッタ間電圧のばらつき、温度ドリフトに
起因するトランジスタQのコレクタ電流のばらつき及び
温度ドリフトによる時定数のばらつきを補償し得るよう
に構成されたものである。
FIG. 2 is a circuit diagram showing an example of a specific configuration of the bias power supply V B. The bias power supply V B in FIG.
Of the base-emitter voltage, the variation of the collector current of the transistor Q due to the temperature drift, and the variation of the time constant due to the temperature drift.

すなわち、図示の回路は、ダイオード接続のトランジス
タQ0及び抵抗R0とカレントミラー回路を成すトランジス
タQA及び抵抗RAをもつ。トランジスタQAのコレクタに
は、トランジスタQと同極性でかつダイオード接続のト
ランジスタQBのベースとコレクタの共通接続点に接続さ
れている。このトランジスタQBのエミッタは抵抗Rを介
して接地されている。そして、トランジスタQAのベース
は、トランジスタQ0のベースに接続され、トランジスタ
QBのベースとコレクタの共通接続点は、トランジスタQ
のベースに接続されている。
That is, the illustrated circuit has a diode-connected transistor Q 0 and a resistor R 0, and a transistor Q A and a resistor R A that form a current mirror circuit. The collector of the transistor Q A is connected to the common connection point of the base and collector of the transistor Q B , which has the same polarity as the transistor Q and is diode-connected. The emitter of the transistor Q B is grounded via the resistor R. The base of transistor Q A is then connected to the base of transistor Q 0
The common connection point between the base and collector of Q B is transistor Q
Connected to the base of.

上記構成においては、トランジスタQAのコレクタ電圧が
トランジスタQのバイアス電圧となる。そこで抵抗R0,R
Aの抵抗やトランジスタQA,Q0,QB,Qのエミッタ面積AEの
比に、次のような関係を設定すれば、上述した補償を完
全に実現することができる。
In the above configuration, the collector voltage of the transistor Q A becomes the bias voltage of the transistor Q. So the resistance R 0 , R
The above-described compensation can be completely realized by setting the following relationship in the ratio of the resistance of A and the emitter area AE of the transistors Q A , Q 0 , Q B , and Q.

R0:RA=AE(QA):AE(Q0)=AE(QB):AE(Q) ……
(1) 第3図は、本発明の一実施例であり、ビデオテープレコ
ーダの輝度信号用FM変調器及びFM復調器に適用した例で
ある。
R 0 : R A = AE (Q A ): AE (Q 0 ) = AE (Q B ): AE (Q)
(1) FIG. 3 shows an embodiment of the present invention, which is an example applied to a luminance signal FM modulator and an FM demodulator of a video tape recorder.

第3図において、トランジスタQ11,Q12及び抵抗R10,R11
はバイアス回路11を構成する。トランジスタQM1〜QM6,
抵抗RM1〜RM4及び容量素子CMを含むエミッタ結合無安定
マルチバイブレータはFM変調器12を構成する。トランジ
スタQD1〜QD6,抵抗RD1〜RD4及び容量素子CDを含むエミ
ッタ結合単安定マルチバイブレータ131,それに掛算器13
2はFM復調器13を構成する。
In FIG. 3, transistors Q 11 , Q 12 and resistors R 10 , R 11 are shown.
Constitutes the bias circuit 11. Transistors Q M1 to Q M6 ,
The emitter-coupled astable multivibrator including the resistors R M1 to R M4 and the capacitive element C M constitutes the FM modulator 12. An emitter-coupled monostable multivibrator 131 including transistors Q D1 to Q D6 , resistors R D1 to R D4 and a capacitor CD, and a multiplier 13
2 constitutes the FM demodulator 13.

また、半導体集積回路ICの変調用入力端子Taは、シンク
チップキャリア調整用可変抵抗VRCを介して電源VCCに接
続されている。この入力端子Taには、記録時、ビデオ信
号源Siから の直流レベルをもつビデオ信号がデビエーション調整用
可変抵抗VRDを介して入力される。そして、このビデオ
信号の変調出力(FMビデオ信号)は、出力端子Tbから出
力される。再生時、FMビデオ信号の復調出力は、復調パ
ルス出力端子Tcより外付けのローパスフィルタ14を介し
て、端子15に導びかれる。
Further, the modulation input terminal Ta of the semiconductor integrated circuit IC is connected to the power supply V CC via the sync chip carrier adjustment variable resistor VR C. This input terminal Ta is connected from the video signal source Si during recording. A video signal having a DC level of is input via a deviation adjusting variable resistor VR D. The modulated output (FM video signal) of this video signal is output from the output terminal Tb. During reproduction, the demodulated output of the FM video signal is guided to the terminal 15 from the demodulated pulse output terminal Tc via the external low-pass filter 14.

上記構成において動作を説明する。The operation of the above configuration will be described.

まず、記録モードRにおけるFM変調動作から説明する。
この場合、モード指示信号S1,S2がそれぞれハイレベル
にあるため、トランジスタQD6がオフ,トランジスタQM6
がオンする。また、バイアス回路11によって、トランジ
スタQM3のエミッタ電位は に設定される。したがって、可変抵抗VRDには、直流電
流は流れず、交流電流のみ流れる。
First, the FM modulation operation in the recording mode R will be described.
In this case, since the mode instruction signals S 1 and S 2 are at high level, respectively, the transistor Q D6 is turned off and the transistor Q M6 is turned off.
Turns on. Also, the bias circuit 11 causes the emitter potential of the transistor Q M3 to Is set to. Therefore, the direct current does not flow through the variable resistor VR D , but only the alternating current flows.

ここで、エミッタ結合無安定マルチバイブレータを駆動
する電流IMは、 となる。上式の右辺第1項は直流分,第2項は交流のみ
となっている。この電流IMと容量素子CMで決定される時
定数でFM変調器12の発振周波数が決定されるので、容量
素子CMの容量値が±20〜30%の範囲でばらついても、可
変抵抗VRC,VRDを調整することによって規定のシンクチ
ップキャリア周波数及びデビエーションに合わせること
ができる。
Here, the current I M driving the emitter-coupled astable multivibrator is Becomes The first term on the right side of the above equation is a direct current component, and the second term is an alternating current only. Since the oscillation frequency of F M modulator 12 with a time constant determined by the current I M and the capacitance element C M is determined, the capacitance value of the capacitive element C M is also varied in the range of 20 to 30% ±, By adjusting the variable resistors VR C and VR D , it is possible to adjust to the specified sync chip carrier frequency and deviation.

一方、再生モードPのFM復調動作においては、トランジ
スタQM6がオフし、トランジスタQD6がオンする。これに
より、トランジスタQD3のエミッタ電位は、 に設定される。このとき、信号源Siからのビデオ信号の
振幅はOに設定され、(信号源(Si)を構成する半導体
集積回路によってそのように設定される),可変抵抗VR
Dには、全く電流が流れない。したがって、エミッタ結
合単安定マルチバイブレータを駆動する電流IDは、 となる。上式は直流電流を表わしている。この電流ID
容量素子CDの容量値で決定される時定数でFM復調器の復
調感度が決定される。
On the other hand, in F M demodulation operation of reproduction mode P, the transistor Q M6 is turned off, the transistor Q D6 is turned on. As a result, the emitter potential of the transistor Q D3 becomes Is set to. At this time, the amplitude of the video signal from the signal source Si is set to O (as set by the semiconductor integrated circuit forming the signal source (Si)), and the variable resistance VR
No current flows through D. Therefore, the current I D driving the emitter-coupled monostable multivibrator is Becomes The above formula represents the direct current. Demodulation sensitivity of F M demodulator is determined by the time constant determined by the capacitance value of the current I D and the capacitor C D.

ここで、容量素子CDの容量値は±20〜30%のばらつきを
もつが、容量素子CMとの相対精度(ペア性)が良いの
で、FM復調器13の調整において、ばらついた容量素子CM
の容量値に対して、可変抵抗VRCの抵抗値が正しく調整
されていれば、この抵抗値をそのまま式(3)に代入し
て得られる電流IDと容量CDとで決定される時定数はほと
んどばらつかない。
Here, since the capacity of the capacitor C D will have a variation of ± 20 to 30%, relative accuracy (pairability) of the capacitor element C M is good, the adjustment of the F M demodulator 13, varied capacity Element C M
If the resistance value of the variable resistor VR C is properly adjusted with respect to the capacitance value of, when this resistance value is directly substituted into the equation (3), it is determined by the current I D and the capacitance C D. The constants vary little.

以上の説明において、この発明に関係する部分をまとめ
ると、第3図に示す回路の全ての回路定数を希望するFM
変調器12の発振周波数及びFM復調器13の復調感度となる
ように決定しておけば、容量値(絶対値)のばらつきが
極めて多い容量素子CM,CDを用いても、その容量値のば
らつきに対して、可変抵抗VRCによってFM変調動作時の
発振周波数を所望の値に調整することにより、FM復調動
作の復調感度は希望値によりほぼ合っており、容量素子
CDの容量値(絶対値)のばらつきに起因する復調感度の
ばらつきは生じない。このとき、復調感度のばらつき
は、容量素子CM,CDの容量値比のばらつき、抵抗RM2,RM3
の抵抗比のばらつき、それに、抵抗RD2RD3の抵抗比のば
らつきで決定されるが、これらの同種の素子の特性の比
のばらつきは、半導体集積回路においては、極めて少な
い。
In the above description, when the parts related to the present invention are summarized, the FM which is desired to have all the circuit constants of the circuit shown in FIG.
By determining the oscillation frequency of the modulator 12 and the demodulation sensitivity of the FM demodulator 13, even if the capacitance elements C M and C D with extremely large variations in capacitance value (absolute value) are used, By adjusting the oscillation frequency during FM modulation operation to the desired value with the variable resistor VR C , the demodulation sensitivity of the FM demodulation operation almost matches the desired value.
The capacitance value of C D variation of the demodulation sensitivity caused by variations in the (absolute value) does not occur. At this time, variations in demodulation sensitivity include variations in the capacitance value ratio of the capacitive elements C M and C D , and resistances R M2 and R M3.
It is determined by the variation in the resistance ratio of the resistors and the variation in the resistance ratio of the resistors R D2 R D3 , but the variation in the ratio of the characteristics of these similar elements is extremely small in the semiconductor integrated circuit.

なお、可変抵抗VRCによりFM変調動作時の発振周波数を
所望の値に調整することで、FM復調動作時の復調感度が
所望の値に設定されるということは、FM復調動作時の復
調感度を所望の値に調整(同じく可変抵抗VRCにより行
う)することで、FM変調動作時の発振周波数が所望の値
に設定されることを意味する。
Note that the demodulation sensitivity during FM demodulation operation is set to the desired value by adjusting the oscillation frequency during FM modulation operation to the desired value with the variable resistor VR C. Is adjusted to a desired value (also performed by the variable resistor VR C ), which means that the oscillation frequency during the FM modulation operation is set to a desired value.

このようにこの発明を、VTRの輝度信号用FM変調器12の
時定数回路とFM復調器13の時定数回路の時定数の調整に
適用した場合、FM変調器12の時定数を調整して発振周波
数を所望の値に設定するだけで、FM復調器13の時定数も
自動的に所望の値に設定され、その復調感度も所望の感
度に設定される。
As described above, when the present invention is applied to the adjustment of the time constant of the time constant circuit of the FM modulator 12 for the VTR luminance signal and the time constant circuit of the FM demodulator 13, the time constant of the FM modulator 12 is adjusted. The time constant of the FM demodulator 13 is automatically set to a desired value only by setting the oscillation frequency to a desired value, and the demodulation sensitivity is also set to the desired sensitivity.

なお、この発明は、半導体集積回路化される時定数回路
以外の時定数回路の時定数の調整にも適用可能なことは
勿論である。
Of course, the present invention can be applied to the adjustment of the time constant of a time constant circuit other than the time constant circuit which is made into a semiconductor integrated circuit.

〔発明の効果〕〔The invention's effect〕

このようにこの発明によれば、同一半導体基板に形成さ
れた変調及び復調回路の発振周波数及び復調感度の調整
を容易に得られるようにした変復調回路を提供できる。
As described above, according to the present invention, it is possible to provide a modulation / demodulation circuit in which the oscillation frequency and the demodulation sensitivity of the modulation and demodulation circuits formed on the same semiconductor substrate can be easily obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の前提となる回路図、第2図は第1図
に示すバイアス電源の具体的構成の一例を示す回路図、
第3図はこの発明の一実施例を示す回路図、第4図は容
量素子の半導体集積回路化構造を示す図、第5図は従来
装置を示す回路図である。 CkT1〜CkTn……時定数回路、C1〜Cn……容量素子、R0
Rn……抵抗、Q1,Q0〜Qn……トランジスタ、VB……バイ
アス電源、VR……可変抵抗。
1 is a circuit diagram on which the present invention is based, and FIG. 2 is a circuit diagram showing an example of a specific configuration of the bias power supply shown in FIG.
FIG. 3 is a circuit diagram showing an embodiment of the present invention, FIG. 4 is a diagram showing a semiconductor integrated circuit structure of a capacitor, and FIG. 5 is a circuit diagram showing a conventional device. CkT 1 to CkTn …… Time constant circuit, C 1 to Cn …… Capacitance element, R 0
Rn ...... resistance, Q 1, Q 0 ~Qn ...... transistor, V B ...... bias power, VR ...... variable resistance.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H03K 7/06 7402−5J 17/28 G 9184−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H03K 7/06 7402-5J 17/28 G 9184-5J

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マルチバイブレータを用いた変調回路と、 パルスカウント方式の復調回路と、 調整可能な第1の電流源と、 前記変調回路の発振周波数を決定する、電流値が第1の
電流源に追従する第2の電流源と、 前記復調回路のパルス幅を決定する、電流値が第1の電
流源に追従する第3の電流源とを具備し、 前記変調回路、復調回路及び第1乃至第3の電流源を同
一の半導体集積回路素子内に形成すると共に、前記変調
回路の発振周波数、または復調回路の復調感度のいずれ
か一方を観測して前記第1の電流源を調整することで、
他方を自動調整するように構成したことを特徴とする変
復調回路。
1. A modulation circuit using a multivibrator, a pulse count type demodulation circuit, an adjustable first current source, and a current source having a first current value that determines an oscillation frequency of the modulation circuit. And a third current source that determines the pulse width of the demodulation circuit and that has a current value that follows the first current source, the modulation circuit, the demodulation circuit, and the first current source. To adjust the first current source by forming the third current source in the same semiconductor integrated circuit device and observing either the oscillation frequency of the modulation circuit or the demodulation sensitivity of the demodulation circuit. so,
A modulation / demodulation circuit characterized in that the other is automatically adjusted.
JP60087750A 1985-04-24 1985-04-24 Modulation / demodulation circuit Expired - Fee Related JPH06105852B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60087750A JPH06105852B2 (en) 1985-04-24 1985-04-24 Modulation / demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60087750A JPH06105852B2 (en) 1985-04-24 1985-04-24 Modulation / demodulation circuit

Publications (2)

Publication Number Publication Date
JPS61247067A JPS61247067A (en) 1986-11-04
JPH06105852B2 true JPH06105852B2 (en) 1994-12-21

Family

ID=13923609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087750A Expired - Fee Related JPH06105852B2 (en) 1985-04-24 1985-04-24 Modulation / demodulation circuit

Country Status (1)

Country Link
JP (1) JPH06105852B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650108B2 (en) * 1988-03-18 1997-09-03 株式会社日立製作所 FM modulation circuit
JP2660027B2 (en) * 1988-11-17 1997-10-08 株式会社東芝 Bias supply circuit for integrated circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370569A (en) * 1980-10-30 1983-01-25 Hewlett-Packard Company Integratable single pulse circuit
JPS58184817A (en) * 1982-02-26 1983-10-28 Yokogawa Hewlett Packard Ltd Delay circuit

Also Published As

Publication number Publication date
JPS61247067A (en) 1986-11-04

Similar Documents

Publication Publication Date Title
JPS59184924A (en) Current source unit
JPH0324815B2 (en)
JPS5895408A (en) Improved temperature compensating circuit
JPH06105852B2 (en) Modulation / demodulation circuit
JPS631454Y2 (en)
US4280100A (en) Time modulation pulse averaging demodulator
JPH0570962B2 (en)
JPS6258009B2 (en)
JPS61295701A (en) Differential amplifier circuit type detector
JPH04165511A (en) Current source circuit
JPH0533105Y2 (en)
JPS6019372Y2 (en) temperature compensation circuit
JPS6022845B2 (en) voltage controlled oscillator
JPH0330828B2 (en)
JPS58108814A (en) Peak clipping circuit
JPS621374A (en) Vertical deflecting circuit
JPH063469B2 (en) Bipolar voltage detection circuit
JPS59171822A (en) Temperature detecting circuit
JPH0628328B2 (en) Filter circuit
JPS60261209A (en) Ic-converted stable resistance circuit
JPH0411409A (en) Data delay circuit
JPS6213841B2 (en)
JPH0318767B2 (en)
JPS622309A (en) Regulated power supplying circuit
JPS5924469B2 (en) Voltage-current conversion circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees